JPWO2017033216A1 - ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法 - Google Patents

ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2017033216A1
JPWO2017033216A1 JP2016507304A JP2016507304A JPWO2017033216A1 JP WO2017033216 A1 JPWO2017033216 A1 JP WO2017033216A1 JP 2016507304 A JP2016507304 A JP 2016507304A JP 2016507304 A JP2016507304 A JP 2016507304A JP WO2017033216 A1 JPWO2017033216 A1 JP WO2017033216A1
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
conductivity type
type semiconductor
wide gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016507304A
Other languages
English (en)
Other versions
JP6030806B1 (ja
Inventor
雄介 前山
雄介 前山
俊一 中村
俊一 中村
小笠原 淳
淳 小笠原
良平 大澤
良平 大澤
昭彦 渋川
昭彦 渋川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6030806B1 publication Critical patent/JP6030806B1/ja
Publication of JPWO2017033216A1 publication Critical patent/JPWO2017033216A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ワイドギャップ型半導体装置は、第1導電型半導体層(32)と、第1導電型半導体層(32)上に設けられた第2導電型領域(41),(42)と、一部が第2導電型領域(41),(42)上に位置し、残部が第1導電型半導体層(32)上に位置する第1電極(10)と、第1導電型半導体層(32)上であって第1電極(10)に隣接して設けられ、ワイドギャップ型半導体装置の端部まで延びた絶縁層(51),(52),(53)と、第1電極(10)とワイドギャップ型半導体装置の端部との間に設けられ、第1導電型半導体層(32)とショットキー接合を形成する第2電極(20)と、を備えている。

Description

本発明は、ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法に関する。
近年、様々な利点があることからワイドギャップ型半導体装置の一例である炭化ケイ素半導体装置(SiC半導体装置)が注目を集めている。しかしながら、このような炭化ケイ素半導体装置において、アクティブ領域に形成される電極又は配線から炭化ケイ素半導体装置の端部までの距離が短くなった場合では、サージ電圧のような負電圧が炭化ケイ素半導体装置の表面側の電極に印加されると、電極と炭化ケイ素半導体装置の端部との間において放電が起こるという問題がある(特開2009−231321号公報参照)。
これを防止するために、炭化ケイ素半導体装置の第1導電型半導体層の表面を絶縁層(絶縁膜を含む)によって完全に覆うことが考えられる。しかしながら、絶縁層と炭化ケイ素からなる第1導電型半導体層との間の界面には、界面準位が存在している。特に、絶縁層と炭化ケイ素との間の界面における界面準位密度は絶縁層とケイ素(Si)との間の界面と比較して大きくなっている。絶縁層と炭化ケイ素からなる第1導電型半導体層との間の界面に存在するこの界面準位によって電子がトラップされることになるが、捕えられた電子のうち、深い界面準位にある電子は時定数が大きく脱出できないので、実質的には負の固定電荷として振る舞う(図6(a)参照)。特に、炭化ケイ素はケイ素よりもバンドギャップが大きいため、固定電荷は−1×1011〜−1×1013とケイ素の場合と比較して大きくなってしまう。このため、絶縁層の直下に位置する第1導電型半導体層は、トラップされた電子によってバンドが持ち上がり、第2導電型化する(この第2導電型化した領域を「反転層」という。)。この結果、第2導電型領域、反転層及び炭化ケイ素半導体装置の端部(チップ端)を介して流れる漏れ電流が大きくなってしまう。このような炭化ケイ素半導体装置における問題は、炭化ケイ素以外の窒化ガリウム(GaN)、酸化ガリウム(Ga)といったワイドギャップ型半導体でも生じうる。
本発明はこのような観点からなされたものであり、放電を抑制しつつ漏れ電流を小さくすることができるワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法を提供する。
本発明によるワイドギャップ型半導体装置は、
第1導電型半導体層と、
前記第1導電型半導体層上に設けられた第2導電型領域と、
一部が第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置する第1電極と、
前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層と、
前記第1電極と前記ワイドギャップ型半導体装置の端部との間に設けられ、前記第1導電型半導体層とショットキー接合を形成する第2電極と、
を備えている。
本発明によるワイドギャップ型半導体装置において、
前記第1電極の一部又は全体を連続的又は断続的に取り囲むようにして、1つの前記第2電極が設けられてもよい。
本発明によるワイドギャップ型半導体装置において、
前記第2導電型領域の端部と、前記第2電極と第1導電型半導体層との間の接触面の端部との間の距離は、理論的な空乏層幅より大きくなってもよい。
本発明によるワイドギャップ型半導体装置において、
前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層を有し、
前記第2電極は、前記第1絶縁層上に平面方向で突出した突出部を有してもよい。
本発明によるワイドギャップ型半導体装置において、
前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層と、前記第1絶縁層上に設けられ、前記第2電極を完全に覆う第2絶縁層とを有してもよい。
本発明によるワイドギャップ型半導体装置において、
前記第2電極は、前記ワイドギャップ型半導体装置の端部上には設けられていなくてもよい。
本発明によるワイドギャップ型半導体装置において、
前記第2電極の下方に第2導電型電界緩和領域の少なくとも一部が設けられてもよい。
本発明によるワイドギャップ型半導体装置において、
前記第2導電型電界緩和領域は、高濃度第2導電型電界緩和領域と、前記高濃度第2導電型電界緩和領域よりも第2導電型不純物濃度が低い低濃度第2導電型電界緩和領域とを含み、
前記高濃度第2導電型電界緩和領域が、前記低濃度第2導電型電界緩和領域の内側に位置してもよい。
本発明によるワイドギャップ型半導体装置の製造方法は、
第1導電型半導体層上に第2導電型領域を設けることと、
一部が第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置するように第1電極を設けることと、
前記第1電極と前記ワイドギャップ型半導体装置の端部との間に、前記第1導電型半導体層とショットキー接合を形成する第2電極を設けることと、
前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層を設けることと、
を備える。
本発明によるワイドギャップ型半導体装置の製造方法において、
前記第1電極を設ける際に前記第2電極を設け、
前記第1電極は前記第1導電型半導体層とショットキー接合を形成してもよい。
本発明によるワイドギャップ型半導体装置の製造方法において、
前記第2導電型領域を設ける際に第2導電型電界緩和領域を設け、
前記第2導電型電界緩和領域の少なくとも一部の上方に前記第2電極が設けられてもよい。
本発明によれば、絶縁層がワイドギャップ型半導体装置の端部まで延びていることから第1電極とワイドギャップ型半導体装置の端部との間で放電が発生することを防止できる。また、第1電極とワイドギャップ型半導体装置の端部との間に第2電極が設けられ、当該第2電極と第1導電型半導体層とがショットキー接合を形成していることから、当該位置において電子がトラップされず、バンドが持ち上がらないので「反転層」が形成されない。その結果、漏れ電流を小さくすることができる。
図1は、第1の実施の形態による炭化ケイ素半導体装置における層構成の概略を示した縦断面図である。 図2は、図1において第2電極近辺を拡大して示した縦断面図である。 図3は、第1の実施の形態の変形例による炭化ケイ素半導体装置における層構成の概略を示した縦断面図である。 図4は、第1の実施の形態の別の変形例による炭化ケイ素半導体装置における層構成の概略を示した縦断面図である。 図5は、第1の実施の形態による炭化ケイ素半導体装置の上方平面図である。 図6は、第1の実施の形態による炭化ケイ素半導体装置で解決される課題及びその解決手段を説明するための図である。 図7は、第1の実施の形態のさらに別の変形例による炭化ケイ素半導体装置の上方平面図である。 図8は、第1の実施の形態による炭化ケイ素半導体装置の製造方法を説明するための縦断面図である。 図9は、第2の実施の形態の一態様による炭化ケイ素半導体装置における層構成の概略を示した縦断面図である。 図10は、第2の実施の形態の別の態様による炭化ケイ素半導体装置における層構成の概略を示した縦断面図である。
第1の実施の形態
《構成》
本実施の形態では、ワイドギャップ型半導体装置の一例として炭化ケイ素半導体装置を用いて説明するが、これに限られることはなく、例えば窒化ガリウム、酸化ガリウムといった他のワイドギャップ型半導体装置にも本発明を用いることができる。
図1に示すように、本実施の形態の炭化ケイ素半導体装置は、第1導電型半導体基板31と、第1導電型半導体基板31上に設けられ、第1導電型半導体基板31よりも不純物濃度の低い第1導電型半導体層32と、第1導電型半導体層32上に設けられた第2導電型領域41,42と、を備えている。本実施の形態では、以下、「第1導電型」としてn型を用いて説明し、「第2導電型」としてp型を用いて説明し、第1導電型半導体基板31をn型半導体基板31とも呼び、第1導電型半導体層32をn型半導体層32とも呼び、第2導電型領域41,42をp型領域41,42とも呼ぶ。ただし、このような態様に限られることはなく、「第1導電型」としてp型を用い、「第2導電型」としてn型を用いてもよい。なお、本実施の形態において、第1導電型半導体基板31は、その上方側の面が一方の主面となり下方側の面が他方の主面となっている。
炭化ケイ素半導体装置は、一部がp型領域41,42上に位置し、残部がn型半導体層32上に位置する第1電極10を備えている。第1電極10は第1導電型半導体層32とショットキー接合を形成している。本実施の形態では、この第1電極10の周縁部下方にp型領域41,42が位置しており、このp型領域41,42は電界を緩和する機能を有している。炭化ケイ素半導体装置は、n型半導体層32上であって第1電極10に隣接して設けられ、炭化ケイ素半導体装置の端部(図1の右端部)まで延びた絶縁層51,52,53と、第1電極10と炭化ケイ素半導体装置の端部との間に設けられ、n型半導体層32とショットキー接合を形成する第2電極20と、を備えている。本実施の形態において「炭化ケイ素半導体装置の端部」とは炭化ケイ素半導体装置の端面近辺領域のことを意味している。この端面近辺領域の表面が絶縁層51,52,53で覆われていない状態で負の高電圧を印加すると、第1電極10から放出された電子が、この端面近辺領域に落雷しやすくなる。すなわち、「放電」が起こりやすくなる。
本実施の形態の絶縁層51,52,53は、図1に示すように、n型半導体層32及びp型領域41,42上に設けられた第1絶縁層51と、第1絶縁層51上に設けられ、第2電極20を完全に覆う第2絶縁層52とを有してもよい。また、本実施の形態では、第1絶縁層51の上面に第3絶縁層53が設けられ、第2絶縁層52が第3絶縁層53を覆うようにもなってもよい。第2絶縁層52が第2電極20を完全に覆う場合には、平面図において(図1の上方から見た場合において)、第2電極20が第2絶縁層52から露出していないことを意味する。一例としては、第1絶縁層51としてはPSG(Phosphorus Silicon Glass)及びSiOを含むものを用いることができ、第2絶縁層52としてはポリイミド、例えば高耐熱ポリイミドを含むものを用いることができ、第3絶縁層53としてはSiNを含むものを用いることができる。
端面近辺領域の表面上に位置する第1絶縁層51は放電を抑制するために、半導体装置端部まで達している方がよい。この場合には、ダイシング分割前においては、第1絶縁層51は隣接する素子の端部に達することになる。第3絶縁層53は、リーク電流や、第2導電型領域41,42における電界集中を抑制するために追加してもよい。第2電極20を完全に覆う第2絶縁層52を設けてもよい。この場合であっても、図1に示すように、第2絶縁層52は第1絶縁層51の端面(図1の右端面)まで延びている必要はない(ワイドギャップ型半導体装置の端部上には設けられていなくてもよい。)。このような第2絶縁層52を設けることで、第1電極10と第2電極20との間の放電を抑制することができる。第2絶縁層52が第1電極10の端部と第2電極20を覆う場合には、放電を抑制する観点では望ましい。他方、図1のように、ワイドギャップ型半導体装置の端部まで達していなくても放電の抑制を期待できる。なぜならば、第1絶縁層51の効果と、第2絶縁層52によって第1電極10と第2電極20との間の放電を抑える効果だけでも放電を大幅に抑制できるからである。なお、一例として第2絶縁層52がワイドギャップ型半導体装置の端部まで達する設計で、かつ粘性の大きいポリイミド樹脂を用いる場合、ダイシング分割の際、装置をチョコ停止させる原因となる。このため、生産性を考慮すると第2絶縁層52はワイドギャップ型半導体装置の端部まで達していない方がよい場合もある。この点、第2絶縁層52に適用する材質や、ダイシング分割の方法によって適宜選択できる。なお、第1絶縁層51は第1電極10と炭化ケイ素半導体装置の端部との間で放電が発生しない程度まで延びていれば足りる。このため、わずかに第1絶縁層51が設けられていない領域が炭化ケイ素半導体装置の端面近辺に存在してもよい。
なお、一例ではあるが、n型半導体基板31の不純物濃度(例えば窒素濃度)は5×1017cm−3〜5×1019となり、n型半導体層32の不純物濃度は1×1015〜1×1018cm−3となってもよい。また、n型半導体基板31は例えば30μ〜400μmの厚さとなり、n型半導体層32は例えば3μm〜20μmの厚さとなってもよい。また、第1電極10は、複数種類の金属を用いた積層構造となっていてもよく、例えば0.5μmの厚さであるチタンと、当該チタンの上に設けられた例えば3μmの厚さのアルミニウムとを有してもよい。また、アルミニウムの上にニッケルを設けてもよい。
本実施の形態の第1電極10とn型半導体層32とはショットキー接合を形成している。しかしながら、これに限られることはなく、変形例としては、第1電極10’とn型半導体層32又はp型領域41,42とがオーミック接合を形成してもよい。図3に示す態様では、後述する高濃度p型領域41が第1電極10’の下方に位置しており、高濃度p型領域41と第1電極10’とがオーミック接合を形成している。また、図7に示すように、n型半導体層32内に島領域を形成するようにして島状p型領域59が形成されてもよく、このp型領域と第1電極10とはオーミック接合を形成し、n型半導体層32と第1電極10とはショットキー接合を形成するようになっていてもよい。
本実施の形態では、第1電極10の一部又は全体を連続的又は断続的に取り囲むようにして、1つの第2電極20が設けられてもよい(図5参照)。つまり、本実施の形態では複数の第2電極20が設けられてはおらず、1つの第2電極20だけが設けられてもよい。もちろん、複数の第2電極20が設けられてもよく、複数の第2電極20が設けられる場合には、一の第2電極20の一部又は全体を別の第2電極20が連続的又は断続的に取り囲むようにして設けられてもよい。また、複数の第2電極20は中心部から等間隔に設けられてもよいし、徐々に間隔が狭まるようにして設けられてもよいし、徐々に間隔が広がるようにして設けられてもよい。
第1電極10の一部を第2電極20が取り囲む場合には、第2電極20によって取り囲まれない部分が発生する。他方、第1電極10の全部を第2電極20が取り囲む場合には、第1電極10の全てが連続的に取り囲まれることになる。本実施の形態において、第1電極10の全てを第2電極20が連続的に取り囲むというのは、図5に示すように、平面図において(図1の上方から見た場合において)、第1電極10の全てを第2電極20が連続的に取り囲んでいることを意味する。図5では、説明の便宜上、第1電極10、第2電極20及び後述する第1絶縁層51だけを示しており、第2絶縁層52、第3絶縁層53等は示していない。なお、図5では、第2電極20が略矩形状となって略矩形状の第1電極10を取り囲んでいるが、これに限られることはなく、第2電極20は例えば略円形状となって第1電極10を取り囲んでもよい。
本実施の形態では、p型領域41,42の端部と、第2電極20とn型半導体層32との間の接触面の端部との間の距離X(図1等参照)は、理論的な空乏層幅より大きくなっていてもよい。理論的な空乏層幅としては、例えば、
Figure 2017033216
を挙げることができる。距離Xを理論的な空乏層幅よりも大きくする場合には、距離Xを上記(式1)で得られる値の1.5倍〜2倍以上の大きさとしてもよい。なお、(式1)において、εは半導体の誘電率であり、Vbiは内蔵電位であり、Nはドナー濃度である。
本実施の形態の第2電極20は、図2に示すように、第1絶縁層51上に平面方向で突出した突出部20aを有してもよい。この突出部20aの幅W2は、例えば、第2電極20とn型半導体層32との接触面の幅W1の1倍よりも大きく1.5倍以下となり、より好ましくは1.1倍以上1.3倍以下となっている。もちろん、この突出部20aは設けられなくてもよく、この場合には、第2電極20の縦断面における形状は略矩形状となる。
図1に示すように、本実施の形態のp型領域41,42は、高濃度p型領域41と、高濃度p型領域41よりもp型不純物濃度が低い低濃度p型領域42とを有している。高濃度p型領域41は低濃度p型領域42よりも第1電極10側に位置しており、高濃度p型領域41を取り囲むようにして低濃度p型領域42が設けられている。また、低濃度p型領域42の深さは高濃度p型領域41の深さよりも深くなっている。低濃度p型領域42の幅は高濃度p型領域41の幅よりも広くなっている。前述した本実施の形態における距離Xは、低濃度p型領域42の端部(図1における低濃度p型領域42の右端)と、第2電極20とn型半導体層32との間の接触面の端部(図1における当該接触面の左端部)との間の距離を意味している。
図1に示すように、本実施の形態では、第1電極10の周縁部は段形状部11を有している。この段形状部11は第1絶縁層51上に載るように設けられている。また、第2絶縁層52の第1電極10側の端部(図1の左側端部)は段形状部11の少なくとも一部を覆うようにして設けられている。
本実施の形態の炭化ケイ素半導体装置は、n型半導体基板31の裏面側(図1の下方側)に、裏面側電極であるオーミック電極80を有している。このオーミック電極80はn型半導体基板31とオーミック接合を形成している。オーミック電極80は例えばニッケルの単層構造となってもよいし、ニッケルとチタンを含む多層構造からなってもよい。
≪製造方法≫
次に、上述した構成からなる炭化ケイ素半導体装置の製造方法の概略を説明する。ここでは第1電極10も第1導電型半導体層32とショットキー接合を形成する態様について説明するが、あくまでも一例であることには留意が必要である。
まず、高濃度のn型半導体基板31を準備する(図8(a)参照)。
次に、高濃度のn型半導体基板31上に、エピタキシャル成長によって低濃度のn型半導体層32を形成する(図8(a)参照)。
次に、低濃度p型領域42及び高濃度p型領域41を含むp型領域41,42を形成する(図8(b)参照)。このようにp型領域41,42を形成し活性化する際には、周知の方法を用いることができる。一例としては、以下に述べるような方法を用いることができる。まず、p型領域41,42に対応する部分に開口を有するマスクを形成する。その後、当該マスクを介して、n型半導体層32の所定部位にp型不純物イオン(例えば、アルミニウムイオン)を、多段階に分けて、比較的高エネルギー量でかつ比較的少量打ち込む。その後、マスクを除去する。次に、高濃度p型領域41に対応する部分に開口を有するマスクを形成する。その後、当該マスクを介してn型半導体層32の所定部位にp型不純物イオン(例えば、アルミニウムイオン)を、多段階に分けて、比較的低エネルギー量でかつ多量打ち込む。その後、マスクを除去する。そして、例えば1600℃以上の温度に加熱することでp型不純物を活性化させる。
次に、n型半導体層32及びp型領域41,42上に第1絶縁層51を設ける。その後で、第1絶縁層51のうち、一部が第2導電型領域41,42上に位置し残部が第1導電型半導体層32上に位置する位置に第1電極用開口部51aを形成し、第1電極用開口部51aと炭化ケイ素半導体装置の端部との間に第2電極用開口部51bを形成する(図8(b)参照)。この際には、第1電極用開口部51aと第2電極用開口部51bの両方を同時に、つまり同じ処理工程で形成する。このため、第1電極用開口部51aを形成する工程と別の工程を設けることなく、第2電極用開口部51bを形成することができる。また、このように第1電極用開口部51a及び第2電極用開口部51bを形成する際には、例えば緩衝フッ酸を用いることができる。
次に、第1電極用開口部51a内に第1電極10を設け、第2電極用開口部51b内に第2電極20を設ける(図8(c)参照)。このように第1電極10及び第2電極20を設ける際にも、周知の方法を用いることができる。一例を挙げると、チタン、ニッケル及び/又はアルミニウム等を含む電極が、例えば蒸着、化学気相成長法(CVD法)、塗布・コーティング法、電気メッキ法等によって設けられる。この際、第2電極20は突出部20aを有するようにして形成され、また、第1電極10は、その周縁部に段形状部11を有するようにして形成される。
次に、第1絶縁層51上に第3絶縁層53が設けられる(図8(d)参照)。その後で、第1電極10の段形状部11の一部(周縁部)、第3絶縁層53の全部及び第2電極20の全部を覆うようにして第2絶縁層52が設けられる。
n型半導体基板31の下面(裏面)にはオーミック電極80が形成される(図8(d)参照)。この際にも周知の方法を用いてオーミック電極80を形成することができ、例えば、ニッケル及び/又はチタン等を含む金属が、例えば蒸着、化学気相成長法(CVD法)、塗布・コーティング法、電気メッキ法等によって設けられる。
第1電極10及び第2電極20の各々はn型半導体層32とがショットキー接合を形成するように、前述した工程内の適宜のタイミングかつ所定の温度(例えば500℃)で加熱処理が行われる。また、n型半導体基板31の下面(裏面)とオーミック電極80とがオーミック接合を形成するように、前述した工程内の適宜のタイミングかつ所定の温度(例えば1000℃以上)で加熱処理が行われる。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果について説明する。
本実施の形態によれば、図1に示すように絶縁層51,52,53が炭化ケイ素半導体装置の端部まで延びていることから第1電極10と炭化ケイ素半導体装置の端部との間で放電が発生することを防止できる。
また、第1電極10と炭化ケイ素半導体装置の端部との間に第2電極20が設けられ、当該第2電極20とn型半導体層32とがショットキー接合を形成しているので、当該位置において電子がトラップされずバンドが持ち上がらないので、「反転層」が形成されない(図6(b)参照)。その結果として漏れ電流を小さくすることができる。
この点、第2電極20を設ける代わりにn型不純物濃度の高い高濃度n型半導体領域を設けることで、漏れ電流を防止することも考えられる。しかしながら、このような高濃度n型半導体領域を設ける場合には、ワイドギャップ型半導体専用(例えば炭化ケイ素専用)のイオン注入装置が必要となり大きな投資が必要となることから、製造コストが高くかかってしまう。
また、第1電極10もn型半導体層32とショットキー接合を形成する場合には、第1電極10と第2電極20とを同じ材料とすることができるだけではなく、第1電極10と第2電極20とを同時に形成することができる。このため、製造工程を新たに設けることがなく、製造コストをより一層低く抑えることができる。
本実施の形態の第2電極20が第1電極10を取り囲むようにして設けられた場合には(図5参照)、上述したショットキー接合を、第1電極10を取り囲むようにして形成することができ、バンドを第1電極10の周りで持ち上がらない点で有益である。複数の第2電極20を設けた場合には、各第2電極20において上述したショットキー接合を形成でき、より確実に漏れ電流を小さくすることができる。なお、第2電極20が1つだけ設けられるような場合であっても、漏れ電流を小さくする効果として十分なものを得ることを期待できることには留意が必要である。また、このように第2電極20の数を1つとすることで製造コストを抑えるとともに半導体装置の平面方向の大きさが大きくなることを抑えることもできる。
また、状況によっては、第2電極20は、第1電極10を取り囲むようにして断続的に設けられてもよいし、第1電極10の一部のみを取り囲むようにして設けられてもよい。
また、図1に示すp型領域41,42の端部と第2電極20と第1導電型半導体層32との間の接触面の端部との間の距離Xを理論的な空乏層幅より大きくすることで、一般的なガードリングとは異なる効果を得ることができる。仮に第2電極20をガードリングとして機能させるのであれば、空乏層を繋げてアノード電位を徐々に小さくすることによって電界を緩和するために、上記距離Xは空乏層幅以下となるようにして設計される。しかしながら、本実施の形態の第2電極20は、空乏層を繋げることを目的とはしていない。そもそも伸びた空乏層が第2電極20を超えてしまうと、第2電極20によって反転チャネルを抑制する効果が十分に発揮されないことになってしまう。このため、本実施の形態では、上記距離Xが理論的な空乏層幅より大きくなるようにして設計される。
製造誤差やその他の要因も鑑みると、距離Xを
Figure 2017033216
で得られる値の1.5倍〜2倍以上の大きさとしてもよい。このような態様を採用することで、予期せず空乏層が繋がってしまうということを防止することができる。例えば、定格電圧1200Vの炭化ケイ素ショットキーバリアダイオードの場合、Nが0.8×1016cm−3だとして、定格電圧1200Vを印加する場合は、距離Xは最低でも12.9μmは必要である。このような場合には、予期せず空乏層が繋がってしまうということを防止する観点から、距離Xを20μm程度に設計することが考えられる。
また、第2電極20は、図4に示すように、炭化ケイ素半導体装置の端部に設けられてもよい。このような態様を採用することで、距離Xを大きくとることができ、空乏層が繋がってしまうということをより確実に防止することができる。
逆電圧をかけた場合には、第2電極20とn型半導体層32との接触面の端に電界が集中してかかることになる。
本件発明者らの研究によれば、逆電圧をかけた場合には、炭化ケイ素半導体装置の端面(図1の右端面)と内側に入り込んだ領域(図1において第2電極20が設けられる領域)との間には電位差(残留電位差)が発生することが分かっている。このため、この電位差が原因となって第2電極20に不具合が発生する可能性が危惧される。この点、第2電極20が第1絶縁層51上に平面方向で突出した突出部20aを有している場合には(図2参照)、この突出部20aによって、第2電極20と第1導電型半導体層32との間の接触面の端部に発生する電界集中を緩和することができる点で有益である。このように第2電極20と第1導電型半導体層32との間の接触面の端部に発生する電界集中を効率よく緩和するためには、突出部20aの幅W2が第2電極20とn型半導体層32との接触面の幅W1の1.1倍以上1.3倍以下となっていることが好ましい。
第2電極20が絶縁層51,52,53で完全に覆われる場合には、第2電極20が表面に露出しないことになるので、第1電極10と第2電極20との間で放電が発生することを防止できる。また、第2電極20を第1絶縁層51とは異なる第2絶縁層52で覆うことで、第1電極10を設けた後で第1電極10を覆うことができることから、その製造が容易になり、製造コストを抑えることもできる。
第2の実施の形態
次に、本発明の第2の実施の形態について説明する。
第2の実施の形態では、第2電極20の下方に、p型電界緩和領域21,22(請求の範囲の「第2導電型電界緩和領域」に該当する)の少なくとも一部が設けられている態様となっている。このp型電界緩和領域21,22は、図9に示すように、1種類の領域からなってもよい。しかしながら、これに限られることはなく、p型電界緩和領域21,22は2種類以上の領域から構成されてもよい。一例としては、図10に示すように、p型電界緩和領域21,22は、高濃度p型電界緩和領域21(請求の範囲の「高濃度第2導電型電界緩和領域」に該当する)と、高濃度p型電界緩和領域21よりもp型不純物濃度が低い低濃度p型電界緩和領域22(請求の範囲の「低濃度第2導電型電界緩和領域」に該当する)とを含んでもよい。そして、高濃度p型電界緩和領域21は、低濃度p型電界緩和領域22の内側に位置してもよい。この「内側」というのは、図10に示すように第2電極20側のことを意味する。また、低濃度p型電界緩和領域22の深さは高濃度p型電界緩和領域21よりも深くなっていてもよいし、低濃度p型電界緩和領域22の幅は高濃度p型電界緩和領域21の幅より広くなっていてもよい。
p型電界緩和領域21,22は第2電極20の下方の全ての領域に連続的に設けられてもよい(図5参照)。また、これに限られることはなく、p型電界緩和領域21,22は第2電極20の下方の全ての領域に断続的に設けられてもよい。また、p型電界緩和領域21,22は第2電極20の下方の領域の一部のみに設けられてもよい。
第2の実施の形態において、その他の構成は、第1の実施の形態と略同一の態様となっている。
本実施の形態でも、第1の実施の形態と同様の効果を奏することができる。より具体的には、第1の実施の形態で達成できた効果に加え、以下に示すような効果も得ることができる。
前述したように、逆電圧をかけた場合には、炭化ケイ素半導体装置の端面と内側に入り込んだ領域との間には残留電位差が発生することが分かっている。このため、この電位差が原因となって第2電極20に不具合が発生する可能性が危惧される。
この点、本実施の形態では、第2電極20の下方にp型電界緩和領域21,22が設けられていることから、第2電極20に加わる電界を緩和することができ、ひいては、第2電極20に不具合が発生することを防止することができる。また、p型電界緩和領域21,22が、高濃度p型電界緩和領域21と、当該高濃度p型電界緩和領域21の内側に設けられた低濃度p型電界緩和領域22とを含んでいる場合には、より効率的に第2電極20に加わる電界を緩和することができ、高い電位差(残留電位差)に耐えることができる。なお、残留電位差に対する耐久力は、第1の実施の形態で述べた「突出部20a」を設けた場合よりも大きくなる。
なお、p型電界緩和領域21,22はp型領域41,42と同じタイミングで形成することができるので、製造コストを上げることなく形成することができる点で有益である。より具体的には、高濃度p型領域41を形成する際に高濃度p型電界緩和領域21を形成し、低濃度p型領域42を形成する際に低濃度p型電界緩和領域22を形成することもできる。そして、高濃度p型領域41と高濃度p型電界緩和領域21とは概ね同じ深さとなるようにして形成され、低濃度p型領域42と低濃度p型電界緩和領域22とはは概ね同じ深さとなるようにして形成されてもよい。このような態様を用いることで、p型電界緩和領域21,22が設けられていない態様と同程度の製造コストで、p型電界緩和領域21,22を設けることができる点で有益である。
最後になったが、上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。
10 第1電極
20 第2電極
20a 突出部
21 高濃度p型電界緩和領域(高濃度第2導電型電界緩和領域)
22 低濃度p型電界緩和領域(低濃度第2導電型電界緩和領域)
31 第1導電型半導体基板
32 第1導電型半導体層
41 高濃度p型領域(高濃度第2導電型領域)
42 低濃度p型領域(低濃度第2導電型領域)
51 第1絶縁層(絶縁層)
52 第2絶縁層(絶縁層)
53 第3絶縁層(絶縁層)
59 島状p型領域
80 オーミック電極

Claims (11)

  1. ワイドギャップ型半導体装置において、
    第1導電型半導体層と、
    前記第1導電型半導体層上に設けられた第2導電型領域と、
    一部が第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置する第1電極と、
    前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層と、
    前記第1電極と前記ワイドギャップ型半導体装置の端部との間に設けられ、前記第1導電型半導体層とショットキー接合を形成する第2電極と、
    を備えたことを特徴とするワイドギャップ型半導体装置。
  2. 前記第1電極の一部又は全体を連続的又は断続的に取り囲むようにして、1つの前記第2電極が設けられていることを特徴とする請求項1に記載のワイドギャップ型半導体装置。
  3. 前記第2導電型領域の端部と、前記第2電極と第1導電型半導体層との間の接触面の端部との間の距離は、理論的な空乏層幅より大きくなっていることを特徴とする請求項1又は2のいずれかに記載のワイドギャップ型半導体装置。
  4. 前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層を有し、
    前記第2電極は、前記第1絶縁層上に平面方向で突出した突出部を有することを特徴とする請求項1乃至3のいずれか1項に記載のワイドギャップ型半導体装置。
  5. 前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層と、前記第1絶縁層上に設けられ、前記第2電極を完全に覆う第2絶縁層とを有することを特徴とする請求項1乃至4のいずれか1項に記載のワイドギャップ型半導体装置。
  6. 前記第2電極は、前記ワイドギャップ型半導体装置の端部上には設けられていないことを特徴とする請求項5に記載のワイドギャップ型半導体装置。
  7. 前記第2電極の下方に第2導電型電界緩和領域の少なくとも一部が設けられていることを特徴とする請求項1乃至6のいずれか1項に記載のワイドギャップ型半導体装置。
  8. 前記第2導電型電界緩和領域は、高濃度第2導電型電界緩和領域と、前記高濃度第2導電型電界緩和領域よりも第2導電型不純物濃度が低い低濃度第2導電型電界緩和領域とを含み、
    前記高濃度第2導電型電界緩和領域が、前記低濃度第2導電型電界緩和領域の内側に位置することを特徴とする請求項7に記載のワイドギャップ型半導体装置。
  9. ワイドギャップ型半導体装置の製造方法において、
    第1導電型半導体層上に第2導電型領域を設けることと、
    一部が第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置するように第1電極を設けることと、
    前記第1電極と前記ワイドギャップ型半導体装置の端部との間に、前記第1導電型半導体層とショットキー接合を形成する第2電極を設けることと、
    前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層を設けることと、
    を備えたことを特徴とするワイドギャップ型半導体装置の製造方法。
  10. 前記第1電極を設ける際に前記第2電極を設け、
    前記第1電極は前記第1導電型半導体層とショットキー接合を形成することを特徴とする請求項9に記載のワイドギャップ型半導体装置の製造方法。
  11. 前記第2導電型領域を設ける際に第2導電型電界緩和領域を設け、
    前記第2導電型電界緩和領域の少なくとも一部の上方に前記第2電極が設けられることを特徴とする請求項9又は10のいずれかに記載のワイドギャップ型半導体装置の製造方法。
JP2016507304A 2015-08-27 2015-08-27 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法 Active JP6030806B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/004312 WO2017033216A1 (ja) 2015-08-27 2015-08-27 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6030806B1 JP6030806B1 (ja) 2016-11-24
JPWO2017033216A1 true JPWO2017033216A1 (ja) 2017-08-24

Family

ID=57358758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016507304A Active JP6030806B1 (ja) 2015-08-27 2015-08-27 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9960228B2 (ja)
EP (1) EP3159933B1 (ja)
JP (1) JP6030806B1 (ja)
CN (1) CN107078167B (ja)
TW (1) TWI584466B (ja)
WO (1) WO2017033216A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックIpマネジメント株式会社 半導体素子およびその製造方法
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
JP7113230B2 (ja) 2019-02-19 2022-08-05 パナソニックIpマネジメント株式会社 半導体素子
JP2021118218A (ja) * 2020-01-23 2021-08-10 パナソニックIpマネジメント株式会社 半導体素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
JPH03185870A (ja) * 1989-12-15 1991-08-13 Toshiba Corp 半導体装置
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 SiC半導体デバイスの製造方法
JP2015109292A (ja) * 2012-03-19 2015-06-11 三菱電機株式会社 半導体モジュール
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
JP6194779B2 (ja) * 2013-12-09 2017-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20170263697A1 (en) 2017-09-14
CN107078167B (zh) 2020-07-17
EP3159933B1 (en) 2021-04-28
TW201709515A (zh) 2017-03-01
EP3159933A1 (en) 2017-04-26
US9960228B2 (en) 2018-05-01
WO2017033216A1 (ja) 2017-03-02
EP3159933A4 (en) 2017-08-09
CN107078167A (zh) 2017-08-18
TWI584466B (zh) 2017-05-21
JP6030806B1 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6030806B1 (ja) ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
JP6241572B2 (ja) 半導体装置
US11081598B2 (en) Trench MOS Schottky diode
CN105990456B (zh) 半导体装置及其制造方法
JP5642191B2 (ja) 半導体装置
WO2015166608A1 (ja) 炭化珪素半導体装置
WO2013074291A1 (en) Method and system fabricating floating guard rings in gan materials
JP2015156489A (ja) 後側の電極に直接隣接するゾーンを有する半導体素子およびrc−igbt
WO2013085748A1 (en) VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE
JP2014236153A (ja) 半導体装置及びその製造方法
US9455148B2 (en) Method for manufacturing semiconductor device
KR20160012879A (ko) 반도체 장치
US9257544B2 (en) Semiconductor device and fabrication method of semiconductor device
JP2017191817A (ja) スイッチング素子の製造方法
CN114830353A (zh) 肖特基势垒二极管
JP2012248736A (ja) 半導体装置
US10559514B2 (en) Semiconductor device
JP6200107B1 (ja) ワイドギャップ型半導体装置
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
TWI688100B (zh) 寬帶隙半導體裝置
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
JP7505892B2 (ja) 半導体装置及び半導体装置の製造方法
KR100888290B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
TWI685977B (zh) 寬帶隙半導體裝置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150