JP4822484B2 - 表面実装型電子部品とその製造方法 - Google Patents
表面実装型電子部品とその製造方法 Download PDFInfo
- Publication number
- JP4822484B2 JP4822484B2 JP2001184240A JP2001184240A JP4822484B2 JP 4822484 B2 JP4822484 B2 JP 4822484B2 JP 2001184240 A JP2001184240 A JP 2001184240A JP 2001184240 A JP2001184240 A JP 2001184240A JP 4822484 B2 JP4822484 B2 JP 4822484B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin substrate
- resin
- electronic component
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表面実装型電子部品とその製造方法に関し、特に実装密度を高めて小型化に適応した表面実装型電子部品とその製造方法に関する。
【０００２】
【従来の技術】
（従来技術の第１例）
発光ダイオ−ド（ＬＥＤ）を用いた表面実装型電子部品における従来技術の第１例として、図１１、図１２、図１３に示されているような構成のものが知られている。図１１は、表面実装型電子部品１の斜視図、図１２は平面図、図１３は、その断面図である。図に示すように、基板２の表面に導電材料よりなる一対の電極パタ−ン４、５が形成されている。又、形状が長穴状のスルーホール７、８の内壁には、メッキ層等の導電膜が形成されて基板２の裏面に延在し、基板２の表面に形成される一対の電極パタ−ン４、５と電気的に接続されている。
【０００３】
前記一対の電極パタ−ンの一方の電極パタ−ン４には矩形状のパッド部１３を形成し、パッド部１３の上に発光ダイオ−ド（ＬＥＤ）３を搭載する。発光ダイオ−ド（ＬＥＤ）３は、他方の電極パタ−ン５と金属線６によりワイヤ−ボンデングされている。発光ダイオ−ド（ＬＥＤ）３と金属線６は、図１３の表面実装型電子部品１の断面図に示すように、透光性の合成樹脂による封止樹脂９で封止される。このような構成の表面実装型電子部品１は、プリント基板等に表面実装され、基板の裏面に形成された導電膜とプリント基板の回路パタ−ンが電気的に接続される。
【０００４】
図１１に示すように表面実装型電子部品１は、基板２の両端にスルーホール７、８が設けられており、その内壁には導電膜が形成されている。このため、発光ダイオ−ド（ＬＥＤ）３と金属線６を透光性の封止樹脂９により封止する際に、導電膜の導電性を保持する上から封止樹脂９がスルーホール７、８に流入しないように、封止樹脂９の端面の位置をスルーホール７、８の位置よりも内側となるように位置合わせをして封止している。このため、図１２に示すように封止樹脂９の長さＢは基板２の長さＡよりも短く設定されている。
【０００５】
図１１に示す斜視図は、シート状の基板上に封止樹脂を形成した表面実装型電子部品も示している。この種の表面実装型電子部品１は、その製造工程でシート状の基板をダイシング装置などを用いて分断し、最終的には、個々の単位の面実装可能な表面実装型電子部品１として完成され、これが図にはない別のプリント基板に実装される。
【０００６】
（従来技術の第２例）
発光ダイオ−ド（ＬＥＤ）を用いた表面実装型電子部品における従来技術の第２例として、図１４、図１５、図１６に示されているような構成のものが知られている。図１４は、表面実装型電子部品１ａの斜視図、図１５は、平面図、図１６は、断面図である。従来技術の第１例の図１１〜図１３に示した表面実装型電子部品１と同じ部分または対応する部分については同一の符号を付してある。
【０００７】
図に示す表面実装型電子部品１ａは、基板２に事前に張り付けられた銅箔、もしくは、銅箔上にメッキを施した電極部を有し、その一方の電極パターン４に発光ダイオード（ＬＥＤ）３を導電性接着剤で接着し、発光ダイオード（ＬＥＤ）３の他方の面の電極と基板２の他方の電極パターン５とを金線からなる金属線６で結線し封止樹脂９を成形したものである。又、半円形のスルーホール７ａ、８ａの内壁には導電膜が形成され基板２の裏面電極と前記電極パターン４、５とが電気的に接続されている。又、前記スルーホール７ａ、８ａの表面側開口部はドライフィルム１０により被覆されている。
【０００８】
前記ドライフィルム１０は、発光ダイオ−ド（ＬＥＤ）３の搭載前の基板２上に貼り付けた後、写真蝕刻技術によりパターン形成することができる。また、ドライフィルム１０の形成には、予めパターン成形されたフィルム状のものを熱圧着する手法も実用可能である。
【０００９】
前記スルーホール７ａ、８ａはドライフィルム１０により被覆されている為、封止樹脂９がスルーホール７ａ、８ａへ漏出することを防止でき、封止樹脂９の大きさを基板２とほぼ同じ大きさになっている。又、前記表面実装型電子部品１ａは、シート状の基板をスルーホール７ａ、８ａの中央部でダイシング装置などを用いて分断し、個々の単位の面実装可能な表面実装型電子部品１ａとして完成される。
【００１０】
（従来技術の第３例）
発光ダイオ−ド（ＬＥＤ）を用いた表面実装型電子部品の従来技術の第３例として、図１７、図１８、図１９に示されているような構成のものが知られている。図１７は、表面実装型電子部品１ｂの斜視図、図１８は、平面図、図１９は、その断面図である。従来技術の第２例に示した表面実装型電子部品１ａと同じ部分または対応する部分については同一の符号を付しある。
【００１１】
図１８、図１９において、表面実装型電子部品１ｂの基板２の表面には導電箔または導電膜等で形成される電極パタ−ン４ａ、５ａが配置される。電極パタ−ン４ａ、５ａの端部は、半円形のスルーホール７ａ、８ａを覆う位置まで延在させている。スルーホール７ａ、８ａの内壁には、メッキ等により導電膜４ｂ、５ｂを形成して基板２の裏面まで延在させ裏面電極と電気的に接続される。また、導電膜４ｂ、５ｂは基板２の表面に形成される電極パタ−ン４ａ、５ａと電気的に接続される。
【００１２】
スルーホール７ａ、８ａの樹脂基板表面側の開口部は、電極パタ−ン４ａ、５ａにより覆われている。このため、発光ダイオ−ド（ＬＥＤ）３と金属線６を封止する透光性の合成樹脂からなる封止樹脂９の端面位置を、電極パタ−ン４ａ、５ａの端面の位置に揃えて形成してもスルーホール７ａ、８ａ内には封止樹脂９は流入しない。
【００１３】
このスルーホール７ａ、８ａは、基板２の表裏両面の電極をパターニングする際に、スルーホールを形成する部分の裏面の導電膜を同時にパターニングにより開口して基板表面を露出させ、裏面からレーザ加工により基板２をエッチングする。パターニングにより露出する形状で基板２がエッチングされて、表面の導電膜に達するとエッチングが止まる。
【００１４】
これは、レーザ加工の強さが基板２をエッチングすることができるが、銅箔などの導電膜をエッチングすることができないように調整されているためである。これによって、表面側を閉塞したスルーホール７ａ、８ａを形成することができる。その後、スルーホール７ａ、８ａ内に導電膜４ｂ、５ｂを形成することにより、電極パターン４ａ、５ａと裏面電極とを接続する。
【００１５】
図１７は、表面実装型電子部品１ｂの概略の斜視図である。図１７に示すように、封止樹脂９の長さ、幅、は、基板２とほぼ同じ大きさである。又、本例も従来技術の第２の例と同じように、表面実装型電子部品１ｂは、その製造工程でシート状の基板をスルーホール７ａ、８ａの中央部でダイシング装置などを用いて分断し、最終的には、個々の単位の面実装可能な表面実装型電子部品１ｂとして完成される。
【００１６】
【発明が解決しようとする課題】
（第１の従来技術の問題点）
第１の従来例の表面実装型電子部品１では、封止樹脂９を成型する金型と基板２との位置ずれなどを考慮し、封止樹脂９と基板２に形成されているスルーホール７、８との間に間隔を取っている。従って、通常では、封止樹脂がスルーホール７、８に流れ込む危険は少ないが、このためには封止樹脂体９の長さＢは基板２の長さＡよりも短く設定する必要がある。
【００１７】
しかしながら表面実装型電子部品１を小型化する上で、間隔を大きくすることには限界があるため、現実には封止樹脂９と基板２との位置ずれが大きい場合、基板２のスルーホール７、８に封止樹脂が流れ込んで基板２の電極パターン４、５を覆い、これが別のプリント基板へ実装する際に、その別のプリント基板上に形成された配線体電極部との電気的接続を阻害ないし不安定にする。そして、流れ込んだ封止樹脂を除去するには余分に工程が掛かり、工数の増加をもたらすことになる。
【００１８】
このように、封止樹脂９が基板２の両端のスルーホール７、８に流入しないよう端面位置を調整し、しかも基板２の長さよりも最大長さを短くして封止樹脂９を形成するためには特別な金型が必要であり、表面実装型電子部品１の製造コストが高くなるという問題があった。また、更に小型の表面実装型電子部品１が要求される場合には、金型が制約されて製造が困難でありこのような要求には対応できないという問題があった。
【００１９】
（第２の従来技術の問題点）
第２の従来例の表面実装型電子部品１ａでは、基板２のスルーホール７ａ、８ａはドライフィルム１０により被覆されているから封止樹脂９がスルーホール７ａ、８ａへ漏出することが防止される。しかし、この例においては、ドライフィルム１０をスルーホール７ａ、８ａに被覆する工程を必要とし表面実装型電子部品１ａの製造コストが高くなるという問題があった。
【００２０】
又、表面実装型電子部品に対しては小型化の要請が増大している。一方表面実装型電子部品の大きさは基板の大きさで規定される。第２の従来例においては、基板２の表面上にドライフィルム１０を形成するための面積が必要であり、このため発光ダイオ−ド（ＬＥＤ）３の搭載される有効な基板面積が少なくなる。従って、基板面積の有効利用を阻害するという問題があった。
【００２１】
（第３の従来技術の問題点）
又、第３の従来例の表面実装型電子部品１ｂでは、基板２のスルーホール７ａ、８ａが電極パターン４ａ、５ａにより被覆されており、第２の従来例と同じく、封止樹脂９がスルーホール７ａ、８ａへ漏出することはない。しかし、スルーホール７ａ、８ａを形成するためには、基板２のみ加工し電極パターン４ａ、５ａは加工しない所謂メクラ穴加工に出力の大きいレーザー加工が必要となり、この為、製造コストが高くなるという問題があった。
【００２２】
（発明の目的）
本発明はこのような問題に鑑みてなされたものであり、従来技術におけるドライフィルムや銅箔等でスルーホールを覆う工程を省き、スルーホールへの樹脂の流入を防止すると共に、ドライフィルムを無くすことによって電子部品素子の搭載される有効面積を増加させ高密度実装による小型化の実現と、製造コストの低減が可能な表面実装型電子部品とその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
前述した目的を達成するために、本発明の表面実装型電子部品は、ビアホールを有する第１の樹脂基板とスルーホールを有する第２の樹脂基板とに電極パターンを形成して積層構造とし、前記第１の樹脂基板の表面に形成する表面電極パターンと前記第２の樹脂基板の上面に形成する中間層電極パターンとを前記ビアホールに形成するビア導体により接続し、前記中間層電極パターンと前記第２の樹脂基板の底面に形成する底面電極パターンとを前記スルーホールに形成する周面電極により接続する多層基板と、該多層基板の表面上に搭載する電子部品素子と、該電子部品素子周域及び前記多層基板表面を封止する封止樹脂とを備える表面実装型電子部品であって、前記第１の樹脂基板がガラス繊維を含浸しない樹脂材料からなり、前記第２の樹脂基板がガラス繊維を含浸した樹脂材料からなり、前記第２の樹脂基板の厚さが前記第１の樹脂基板の厚さに比較して大きい値に設定されており、前記第２の樹脂基板に前記第１の樹脂基板を積層し、前記第２の樹脂基板に形成されるスルーホールの開口部を前記第１の樹脂基板で塞ぐことによって、前記封止樹脂が前記スルーホールに流入することを防止するように構成されていることを特徴とする。
【００２４】
又、前記スルーホールは複数からなり、該複数のスルーホールが前記第２樹脂基板の同一側面に形成されていることを特徴とする。
【００２５】
又、本発明の表面実装型電子部品の製造方法は、第１の樹脂基板と第２の樹脂基板とに電極パターンを形成して積層構造とした多層基板の表面上に電子部品素子を搭載し、該電子部品素子周域及び前記多層基板表面に封止樹脂を成形する表面実装型電子部品の製造方法において、ガラス繊維を含浸しない樹脂材料からなる第１の樹脂基板にビアホールをレーザー加工により形成するとともに、ビア導体及び該ビア導体と導通する表面電極パターンを形成する工程と、ガラス繊維を含浸した樹脂材料からなり基板の厚さが前記第１の樹脂基板の厚さに比較して大きい値に設定されている第２の樹脂基板にスルーホールをドリル加工により形成するとともに、スルーホールの周面電極を形成し、該周面電極と導通する中間層電極パターンと底面電極パターンとを前記第２の樹脂基板の上面と底面とにそれぞれ形成する工程と、前記中間層電極パターンと前記第１の樹脂基板の表面電極パターンとを前記ビア導体で導通させると共に前記第２の樹脂基板に形成されるスルーホールの開口部を前記第１の樹脂基板によって塞ぐように前記第１の樹脂基板と前記第２の樹脂基板とを積層する工程とを含み、前記スルーホールの開口部を前記第１の樹脂基板で塞ぐことによって、前記電子部品素子周域及び前記多層基板表面に封止樹脂を成形する工程で前記封止樹脂が前記第２の樹脂基板のスルーホールに流入することを防止することを特徴とする。
【００２６】
（作用）
本発明は、第２の樹脂基板に設けるスルーホールの開口部（第２の樹脂基板の上面側）を第１の樹脂基板で塞ぐ構成となっているので、スルーホールへの樹脂の流入を防止し、且つ従来技術におけるドライフィルムをなくすことによって電子部品素子の搭載される有効面積を増加させ高密度実装を実現できる。更に、ドライフィルムや電極でスルーホールを覆う工程が不要となる。以下、本発明の実施の形態により詳述する。
【００２７】
【発明の実施の形態】
（第１の実施形態）
図１、図２、図３は本発明における表面実装型電子部品の第１の実施形態を説明するための図である。図１は本発明の第１の実施形態における表面実装型電子部品を示す斜視図、図２は平面図、図３は断面図である。以下、図１、図２、図３を用いて第１の実施形態における表面実装型電子部品について説明する。なお、前記従来例と同一部分には同一番号を付与してその説明は簡略する。
【００２８】
図１に示すように、本実施形態における表面実装型電子部品２０は、多層基板３０と、該多層基板３０の表面上に搭載する電子部品素子としての発光ダイオード（ＬＥＤ）３と、該発光ダイオード（ＬＥＤ）３周域及び前記多層基板３０の表面を封止する封止樹脂９とを備えている。
【００２９】
前記多層基板３０は、矩形状の第１の樹脂基板２１と第２の樹脂基板２２とを積層した構造をなしている。前記第１の樹脂基板２１は、ガラス繊維の含浸されていないエポキシ樹脂からなる。又、前記第２の樹脂基板２２は、ガラス繊維を含浸したエポキシ樹脂からなり通称ガラスエポキシ基板と呼ばれている。
【００３０】
又、図２、図３にも示すように前記多層基板３０（第１の樹脂基板２１）の表面には表面電極パターン２３、２３ａが形成され、一方の表面電極パターン２３には発光ダイオード（ＬＥＤ）３が銀ペースト等の導電性接着剤で電気的に接続され且つ接着されている。更に発光ダイオード（ＬＥＤ）３と他方の表面電極２３ａとが金線等の金属線６で結線され電気的に接続されている。又、封止樹脂９は表面実装型電子部品２０の機械的強度を得るため透光性のエポキシ系樹脂で成形されている。
【００３１】
更に、図３に示すように前記第１の樹脂基板２１と前記第２の樹脂基板２２の中間で、前記第２の樹脂基板２２の上面２２ａには、中間層電極パターン２４、２４ａが形成され、底面には、底面電極パターン２５、２５ａが形成されている。更に、前記中間層電極パターン２４、２４ａと前記底面電極パターン２５、２５ａとをそれぞれ接続するための半円状のスルーホール（電極貫通孔）２６、２６ａ及び該スルーホール２６、２６ａの内周面に形成される周面電極膜２７、２７ａが第２の樹脂基板２２の対抗する両側面にそれぞれ形成されている。尚、前記スルーホール２６、２６ａは、図１に示すようにシート状多層基板を個々の多層基板３０に分割して形成されるため半円状となる。
【００３２】
又、図２、図３に示すように前記第１の樹脂基板２１の中央付近には、前記表面電極パターン２３、２３ａと、前記第２の樹脂基板２２に形成されている中間層電極パターン２４、２４ａとをそれぞれ接続するためのビアホール（貫通穴）２８、２８ａ及び該ビアホール２８、２８ａにビア導体２９、２９ａが形成されている。図３においては、ビアホール２８、２８ａに導電材料を隙間無く充填したビア導体が示されているが、充填されていなくても差し支えない。
【００３３】
又、図３に示すように本実施形態における表面実装型電子部品２０は、前記第２の樹脂基板２２に前記第１の樹脂基板２１を積層することによって、前記表面電極２３、２３ａと前記中間層電極２４、２４ａとを前記ビア導体２９、２９ａを介してそれぞれ接続し、更に中間層電極２４、２４ａと前記底面電極２５、２５ａとを前記スルーホールの周面電極２７、２７ａを介してそれぞれ接続するように構成されている。
【００３４】
更に、本実施形態における表面実装型電子部品２０は、前記第２の樹脂基板２２に前記第１の樹脂基板２１を積層することによって、前記第２の樹脂基板２２に形成されるスルーホール２６、２６ａの上面側の開口部３１、３１ａを前記第１の樹脂基板２１の端部で閉塞する構造になっている。
これにより前記封止樹脂９が前記スルーホール２６、２６ａに流入することを防止することが可能となり、前記多層基板３０のほぼ表面全体を覆うように前記封止樹脂９が形成できる。
【００３５】
更に、本実施形態における多層基板の表面は、従来技術におけるドライフィルム１０を無くすことによって、発光ダイオード（ＬＥＤ）の搭載される有効面積を増加させ、高密度実装を実現することができる。
【００３６】
（表面実装型電子部品の製造方法）
次に、本実施形態における表面実装型電子部品を製造する工程について図８、図９、図１０の工程図を参照して説明する。
【００３７】
図８（ａ）に示すシ−ト状の基板５２は、厚さが約５００μｍで、ガラス繊維を含浸したエポキシ樹脂からなり、通称ガラスエポキシ基板と呼ばれている。このシ−ト状の基板５２の上下面には銅箔５２ａ、５２ｂが事前に張り付けられている。次に、図８（ｂ）に示すように、前記シ−ト状のガラスエポキシ基板５２と銅箔５２ａ、５２ｂとを貫通する円形のスルーホール５６ａ、５６ｂをドリル加工で形成する。図の例ではスルーホールを２個所のみ表示しているが、全体ではマトリクス状に所定数の円形スルーホールが形成される。
【００３８】
次に図８（ｃ）に示すように基板５２に無電解メッキ法によりに銅メッキを施し、前記スルーホール５６ａ、５６ｂの内周面に周面電極５７ａ、５７ｂをそれぞれ形成する。この時、前記基板５２の上下面に形成されている銅箔５２ａ、５２ｂの表面も銅メッキされる。
【００３９】
次に図８（ｄ）に示すように前記基板５２の銅箔５２ａ、５２ｂの不要部分をエッチングで除去して、所定の中間層電極パターン５４ａ、５４ｂと底面電極パターン５５ａ、５５ｂとを形成する。更に前記中間層電極パターン５４ａ、５４ｂ、前記底面電極パターン５５ａ、５５ｂ、及び周面電極５７ａ、５７ｂの表面には、Ｎｉ＋Ａｕメッキが施される。これによって、中間層電極パターン５４ａ、５４ｂと、底面電極パターン５５ａ、５５ｂとが周面電極５７ａ、５７ｂを介してそれぞれ電気的に接続されたシート状の第２の樹脂基板６２が形成される。
【００４０】
次に図９（ａ）に示すように、前記シート状の第２の樹脂基板６２の上面にシート状の第１の樹脂基板６１を接着材５０を用いて積層する。この時、前記第２の樹脂基板６２のスルーホール５６ａ、５６ｂの上面側の開口部６０ａ、６０ｂが第１の樹脂基板６１で閉塞される。第１の樹脂基板６１は、シート状の基板５１の上面に銅箔５１ａを事前に張り付けたものである。又、前記シ−ト状の基板５１は、厚さが約５０μｍでガラス繊維を含浸しないエポキシ樹脂からなる。
【００４１】
次に、図９（ｂ）に示すように、前記第１の樹脂基板６１の銅箔５１ａのビアホールを形成する部分をパターニングにより開口して孔６８ａ、６８ｂを形成し、基板５１の表面を露出させる。
【００４２】
次に図９（ｃ）に示すように、第１の樹脂基板６１の上面をレーザ加工によりエッチング加工する。これによってパターニングにより露出した前記孔６８ａ、６８ｂの形状で前記基板５１と接着材５０とがエッチングされて、前記中間層電極パターン５４ａ、５４ｂに達するとエッチングが止まる。これによって第１の樹脂基板６１に円形のビアホール５８ａ、５８ｂを形成し、前記中間層電極パターン５４ａ、５４ｂの表面の一部が露出する。（図の例ではビアホールを２個所のみ表示しているが、全体ではマトリクス状に所定数のビアホールが形成される）
。
【００４３】
次に図１０（ａ）に示すように前記第１の樹脂基板６１に無電解メッキ法により銅メッキを施し、前記ビアホール５８ａ、５８ｂにビア導体５９ａ、５９ｂを形成する。この時、前記基板５１の上面に形成されている銅箔５１ａ及び前記中間層電極パターン５４ａ、５４ｂの露出された表面にも銅メッキされる。
【００４４】
次に図１０（ｂ）に示すように前記第１の樹脂基板６１の表面に形成した銅箔５１ａの不要部分をエッチングで除去して所定の表面電極パターン５３ａ、５３ｂを形成する。更に前記表面電極パタ−ン５３ａ、５３ｂの表面には、Ｎｉ＋Ａｕメッキが施される。これによって、表面電極パターン５３ａ、５３ｂと前記中間層電極パターン５４ａ、５４ｂとが前記ビア導体５９ａ、５９ｂを介してそれぞれ電気的に接続する。そして表面電極パターン５３ａ、５３ｂと底面電極５５ａ、５５ｂとがそれぞれ電気的に接続したシート状の多層基板６３が形成される。
【００４５】
次に、図１０（ｂ）に示すように、発光ダイオード（ＬＥＤ）３をシート状の多層基板６３の一方の表面電極５３ａに導電性接着剤等で接着し、発光ダイオード（ＬＥＤ）３と他方の表面電極５３ｂとを金属線６にてワイヤボンデングする。その後、シ−ト状多層基板６３の表面を全体的に金型等を用いて封止樹脂９となる透光性のエポキシ樹脂で覆い、発光ダイオード（ＬＥＤ）３と金属線６とを封止する。最後にスル−ホ−ルの中央付近で封止樹脂９となるエポキシ樹脂、シート状の多層基板６３を切断し個々の表面実装型電子部品２０を形成する。その後、マザーボード（図示しない）に平面実装され、多層基板の底面に形成された底面電極とマザーボード（図示しない）電極パターンとが電気的に接続される。
【００４６】
以上のように本実施形態における表面実装型電子部品の製造方法によれば、図１０に示すようにスル−ホ−ルの上面側の開口部６０ａ、６０ｂを第１の樹脂基板６１で覆い、前記開口部６０ａ、６０ｂが閉塞した状態で透光性のエポキシ樹脂による封止を行うので、封止樹脂９を形成する過程で透光性のエポキシ樹脂がスル−ホ−ル５６ａ、５６ｂに流入することを確実に防止でき、スル−ホ−ル５６ａ、５６ｂに形成された周面電極５７ａ、５７ｂの導電性を良好に保持することができる。
【００４７】
又、本実施形態における表面実装型電子部品の製造方法によれば、従来技術におけるドライフィルムや電極によってスルーホールを覆う工程を必要としない。又、スルーホールの形成はドリル加工が可能となり従来技術のような出力の大きいレーザー加工を必要としない。尚、本実施形態におけるビアホールのレーザー加工は、加工する基板の厚さ、孔径が小さい為、スルーホールの加工と比較して格段に小さい出力でよい。この結果、製造コストの低減が可能となる。
【００４８】
尚、本実施形態においては、シ−ト状樹脂基板に円形状のスル−ホ−ルを形成して得られる表面実装型電子部品の例で説明したが、シ−ト状基板に長穴状のスル−ホ−ルを形成して得られる表面実装型電子部品にも適用できる。
【００４９】
（第２の実施形態）
図４、図５、図６、図７は本発明における表面実装型電子部品の第２の実施形態を説明するための図である。図４は本発明の第２の実施形態における表面実装型電子部品を示す斜視図、図５は平面図、図６は側面図、図７は図４における表面実装型電子部品をマザーボード側から見た図である。以下、図４、図５、図６、図７を用いて第２の実施形態における表面実装型電子部品について説明する。なお、第１の実施形態と同一部分には同一番号を付与して、その説明は簡略する。
【００５０】
図４、図６に示すように、第２の実施形態における表面実装型電子部品２０ａは、側面実装タイプの例であり、二つのスルーホールを第２の樹脂基板の同一側面に形成した点が第１の実施形態と異なっている。その他の構成は、第１の実施形態と同様であるため説明は簡略する。
【００５１】
前記表面実装型電子部品２０ａは、多層基板３０ａと、発光ダイオード（ＬＥＤ）３と、封止樹脂９とを備えている。又、前記表面実装型電子部品２０ａは、マザーボード１１に側面実装されている。
【００５２】
前記多層基板３０ａは、図４、図５、図７に示すように矩形状の第１の樹脂基板２１と第２の樹脂基板３２とを積層した構造をなしていて、該第２の樹脂基板３２は、ガラス繊維の含浸したエポキシ樹脂からなる通称ガラスエポキシ基板である。尚、前記第１の樹脂基板２１は第１の実施形態と同様であるため説明を省略する。
【００５３】
更に、図５、図７に示すように前記第１の樹脂基板２１と前記第２の樹脂基板３２の中間で、前記第２の樹脂基板３２の上面３２ａには、中間層電極パターン３４、３４ａが形成され、底面３２ｂには、底面電極パターン３５、３５ａが形成されている。更に、前記中間層電極パターン３４、３４ａと前記底面電極パターン３５、３５ａとをそれぞれ接続するための半円状のスルーホール（電極貫通孔）３６、３６ａ及び該スルーホール３６、３６ａの内周面に形成される周面電極膜３７、３７ａが第２の樹脂基板３２の同一側面に形成されている。尚、前記スルーホール３６、３６ａは、第１の実施形態と同様にシート状多層基板を個々の多層基板３０ａに分割して形成されるため半円状となる。
【００５４】
又、図７に示すように本実施形態における表面実装型電子部品２０ａは、前記第２の樹脂基板３２に、前記第１の樹脂基板２１を積層することによって、前記第２の樹脂基板３２に形成されるスルーホール３６、３６ａの上面側の開口部４１、４１ａが前記第１の樹脂基板２１で塞がれる構造になっている。これにより前記封止樹脂９が前記スルーホール３６、３６ａに流入することを防止することが可能となり、前記多層基板３０ａのほぼ表面全体を覆うように前記封止樹脂９が形成できる。
【００５５】
図７は、スルーホールの中央付近で切断して得られる表面実装型電子部品２０ａの側面を示している。本実施形態においては、前記表面実装型電子部品２０ａの側面がマザーボード１１の表面に接合され、図６に示すようにマザーボード１１に側面実装される。この時、マザーボード１１の表面に形成されている一方の電極パターン１５と、前記表面実装型電子部品２０ａの一方の周面電極３７及び底面電極３５とを半田１４で電気的に接続する。又、図示していないがマザーボード１１の表面に形成されている他方の電極パターンも同様に周面電極３７ａ及び底面電極３５ａと電気的に接続される。
【００５６】
尚、第２の実施形態における表面実装型電子部品２０ａの製造方法は、第２の樹脂基板３２に形成するスルーホールの位置が第１の実施形態と異なるだけで他は同様であるため説明を省略する。
【００５７】
以上のように第２の実施形態における表面実装型電子部品２０ａによれば、図７に示すようにスル−ホ−ル３６、３６ａの上面側の開口部４１、４１ａを第１の樹脂基板２１の端部で覆い閉塞した状態で透光性のエポキシ樹脂による封止を行うので、封止樹脂９を形成する過程で透光性のエポキシ樹脂がスル−ホ−ル３６、３６ａに流入することを確実に防止でき、スル−ホ−ル３６、３６ａに形成された周面電極３７、３７ａの導電性を良好に保持できる。従って、側面実装の場合においても、電気的接続を確実にすることが出来る。又、本実施形態においても前述の第１の実施形態と同様の効果を得ることができる。
【００５８】
以上のように、本発明による表面実装型電子部品とその製造方法は、表面実装型電子部品を小型化する場合に特に効果が大である。
尚、本発明の実施形態においては、発光ダイオード（ＬＥＤ）を搭載した表面実装型電子部品を例として説明したが、この他の電子部品素子を搭載した表面実装型電子部品においても同様の効果を得ることができる。
【００５９】
【発明の効果】
本発明における表面実装型電子部品とその製造方法によれば、多層基板を製造する段階で第２の樹脂基板に第１の樹脂基板を積層し、第２の樹脂基板に形成されるスルーホールの上面側の開口部を第１の樹脂基板の端部で確実に閉塞した状態でシ−ト状の多層基板の表面を封止樹脂で封止している。この結果、封止樹脂を形成する際に封止樹脂がスル−ホ−ルに流入することを防止し、電気的接続を安定させることが出来る。又、本発明によれば、従来技術における多層基板の表面に形成されるドライフィルムを排除することが出来るため電子部品素子の搭載される有効面積を増加させ、高密度実装を実現できる。
【００６０】
又、封止樹脂を形成するための金型は、封止樹脂がスルーホールの位置にかからないようにするための特別の金型を用いることなく封止樹脂を形成できるので、安価にしかも小型の多層基板からなる表面実装型電子部品を提供できる。
更に、従来技術におけるドライフィルムや電極によってスルーホールを覆う工程を省く事が出来る。又、スルーホールの形成にレーザー加工を必要とすることもない。従って、製造工程が簡素化され製造コストの低減化が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における表面実装型電子部品を示す斜視図である。
【図２】本発明の第１の実施形態における表面実装型電子部品を示す平面図である。
【図３】本発明の第１の実施形態における表面実装型電子部品を示す断面図である。
【図４】 本発明の第２の実施形態における表面実装型電子部品を示す斜視図である。
【図５】本発明の第２の実施形態における表面実装型電子部品を示す正面図である。
【図６】本発明の第２の実施形態における表面実装型電子部品を示す側面図である。
【図７】図４における側面発光ＬＥＤをマザーボード側から見た図である。
【図８】本発明の第１の実施形態における表面実装型電子部品の製造工程を示す図である。
【図９】本発明の第１の実施形態における表面実装型電子部品の製造工程を示す図である。
【図１０】本発明の第１の実施形態における表面実装型電子部品の製造工程を示す図である。
【図１１】従来例における表面実装型電子部品の第１例を示す斜視図である。
【図１２】従来例における表面実装型電子部品の第１例を示す平面図である。
【図１３】従来例における表面実装型電子部品の第１例を示す断面図である。
【図１４】従来例における表面実装型電子部品の第２例を示す斜視図である。
【図１５】従来例における表面実装型電子部品の第２例を示す平面図である。
【図１６】従来例における表面実装型電子部品の第２例を示す断面図である。
【図１７】従来例における表面実装型電子部品の第３例を示す斜視図である。
【図１８】従来例における表面実装型電子部品の第３例を示す平面図である。
【図１９】従来例における表面実装型電子部品の第３例を示す断面図である。
【符号の説明】
１、１ａ、１ｂ 表面実装型電子部品
２ 基板
３ 発光ダイオード（ＬＥＤ）
４、５ 電極パターン
４ａ、５ａ 端部がスルーホールを覆う電極パターン
４ｂ、５ｂ スルーホールの周面電極
６ 金属線
７、７ａ、８、８ａ スルーホール
９ 封止樹脂
１０ ドライフィルム
１１ マザーボード
１３ パッド部
１４ 半田
１５ 電極パターン
２０ 表面実装型電子部品
２０ａ 表面実装型電子部品
２１ 第１の樹脂基板
２２ 第２の樹脂基板
２２ａ 第２の樹脂基板の上面
２２ｂ 第２の樹脂基板の底面
２３、２３ａ 表面電極パターン
２４、２４ａ 中間層電極パターン
２５、２５ａ 底面電極パターン
２６、２６ａ スルーホール
２７、２７ａ 周面電極
２８、２８ａ ビアホール
２９、２９ａ ビア導体
３０、３０ａ多層基板
３１、３１ａ スルーホールの上面側の開口部
３２ 第２の樹脂基板
３２ａ 第２の樹脂基板の上面
３２ｂ 第２の樹脂基板の底面
３４、３４ａ 中間層電極パターン
３５、３５ａ 底面電極パターン
３６、３６ａ スルーホール
３７、３７ａ 周面電極
５０ 接着材
５１ 第１の樹脂基板
５２ 第２の樹脂基板
５２ａ 第２の樹脂基板の上面
５２ｂ 第２の樹脂基板の底面
５３ 表面導電層
５３ａ、５３ｂ 表面電極パターン
５４ 中間導電層
５４ａ、５４ｂ 中間層電極パターン
５５ 底面導電層
５５ａ、５５ｂ 底面電極パターン
５６ａ、５６ｂ スルーホール
５７ａ、５７ｂ 周面電極
５８ａ、５８ｂ ビアホール
５９ａ、５９ｂ ビア導体
６０ａ、６０ｂ スルーホールの上面側の開口部
６１ 第１の樹脂基板
６２ 第２の樹脂基板
６３ 多層基板
６８ａ、６８ｂ 孔
【発明の属する技術分野】
本発明は表面実装型電子部品とその製造方法に関し、特に実装密度を高めて小型化に適応した表面実装型電子部品とその製造方法に関する。
【０００２】
【従来の技術】
（従来技術の第１例）
発光ダイオ−ド（ＬＥＤ）を用いた表面実装型電子部品における従来技術の第１例として、図１１、図１２、図１３に示されているような構成のものが知られている。図１１は、表面実装型電子部品１の斜視図、図１２は平面図、図１３は、その断面図である。図に示すように、基板２の表面に導電材料よりなる一対の電極パタ−ン４、５が形成されている。又、形状が長穴状のスルーホール７、８の内壁には、メッキ層等の導電膜が形成されて基板２の裏面に延在し、基板２の表面に形成される一対の電極パタ−ン４、５と電気的に接続されている。
【０００３】
前記一対の電極パタ−ンの一方の電極パタ−ン４には矩形状のパッド部１３を形成し、パッド部１３の上に発光ダイオ−ド（ＬＥＤ）３を搭載する。発光ダイオ−ド（ＬＥＤ）３は、他方の電極パタ−ン５と金属線６によりワイヤ−ボンデングされている。発光ダイオ−ド（ＬＥＤ）３と金属線６は、図１３の表面実装型電子部品１の断面図に示すように、透光性の合成樹脂による封止樹脂９で封止される。このような構成の表面実装型電子部品１は、プリント基板等に表面実装され、基板の裏面に形成された導電膜とプリント基板の回路パタ−ンが電気的に接続される。
【０００４】
図１１に示すように表面実装型電子部品１は、基板２の両端にスルーホール７、８が設けられており、その内壁には導電膜が形成されている。このため、発光ダイオ−ド（ＬＥＤ）３と金属線６を透光性の封止樹脂９により封止する際に、導電膜の導電性を保持する上から封止樹脂９がスルーホール７、８に流入しないように、封止樹脂９の端面の位置をスルーホール７、８の位置よりも内側となるように位置合わせをして封止している。このため、図１２に示すように封止樹脂９の長さＢは基板２の長さＡよりも短く設定されている。
【０００５】
図１１に示す斜視図は、シート状の基板上に封止樹脂を形成した表面実装型電子部品も示している。この種の表面実装型電子部品１は、その製造工程でシート状の基板をダイシング装置などを用いて分断し、最終的には、個々の単位の面実装可能な表面実装型電子部品１として完成され、これが図にはない別のプリント基板に実装される。
【０００６】
（従来技術の第２例）
発光ダイオ−ド（ＬＥＤ）を用いた表面実装型電子部品における従来技術の第２例として、図１４、図１５、図１６に示されているような構成のものが知られている。図１４は、表面実装型電子部品１ａの斜視図、図１５は、平面図、図１６は、断面図である。従来技術の第１例の図１１〜図１３に示した表面実装型電子部品１と同じ部分または対応する部分については同一の符号を付してある。
【０００７】
図に示す表面実装型電子部品１ａは、基板２に事前に張り付けられた銅箔、もしくは、銅箔上にメッキを施した電極部を有し、その一方の電極パターン４に発光ダイオード（ＬＥＤ）３を導電性接着剤で接着し、発光ダイオード（ＬＥＤ）３の他方の面の電極と基板２の他方の電極パターン５とを金線からなる金属線６で結線し封止樹脂９を成形したものである。又、半円形のスルーホール７ａ、８ａの内壁には導電膜が形成され基板２の裏面電極と前記電極パターン４、５とが電気的に接続されている。又、前記スルーホール７ａ、８ａの表面側開口部はドライフィルム１０により被覆されている。
【０００８】
前記ドライフィルム１０は、発光ダイオ−ド（ＬＥＤ）３の搭載前の基板２上に貼り付けた後、写真蝕刻技術によりパターン形成することができる。また、ドライフィルム１０の形成には、予めパターン成形されたフィルム状のものを熱圧着する手法も実用可能である。
【０００９】
前記スルーホール７ａ、８ａはドライフィルム１０により被覆されている為、封止樹脂９がスルーホール７ａ、８ａへ漏出することを防止でき、封止樹脂９の大きさを基板２とほぼ同じ大きさになっている。又、前記表面実装型電子部品１ａは、シート状の基板をスルーホール７ａ、８ａの中央部でダイシング装置などを用いて分断し、個々の単位の面実装可能な表面実装型電子部品１ａとして完成される。
【００１０】
（従来技術の第３例）
発光ダイオ−ド（ＬＥＤ）を用いた表面実装型電子部品の従来技術の第３例として、図１７、図１８、図１９に示されているような構成のものが知られている。図１７は、表面実装型電子部品１ｂの斜視図、図１８は、平面図、図１９は、その断面図である。従来技術の第２例に示した表面実装型電子部品１ａと同じ部分または対応する部分については同一の符号を付しある。
【００１１】
図１８、図１９において、表面実装型電子部品１ｂの基板２の表面には導電箔または導電膜等で形成される電極パタ−ン４ａ、５ａが配置される。電極パタ−ン４ａ、５ａの端部は、半円形のスルーホール７ａ、８ａを覆う位置まで延在させている。スルーホール７ａ、８ａの内壁には、メッキ等により導電膜４ｂ、５ｂを形成して基板２の裏面まで延在させ裏面電極と電気的に接続される。また、導電膜４ｂ、５ｂは基板２の表面に形成される電極パタ−ン４ａ、５ａと電気的に接続される。
【００１２】
スルーホール７ａ、８ａの樹脂基板表面側の開口部は、電極パタ−ン４ａ、５ａにより覆われている。このため、発光ダイオ−ド（ＬＥＤ）３と金属線６を封止する透光性の合成樹脂からなる封止樹脂９の端面位置を、電極パタ−ン４ａ、５ａの端面の位置に揃えて形成してもスルーホール７ａ、８ａ内には封止樹脂９は流入しない。
【００１３】
このスルーホール７ａ、８ａは、基板２の表裏両面の電極をパターニングする際に、スルーホールを形成する部分の裏面の導電膜を同時にパターニングにより開口して基板表面を露出させ、裏面からレーザ加工により基板２をエッチングする。パターニングにより露出する形状で基板２がエッチングされて、表面の導電膜に達するとエッチングが止まる。
【００１４】
これは、レーザ加工の強さが基板２をエッチングすることができるが、銅箔などの導電膜をエッチングすることができないように調整されているためである。これによって、表面側を閉塞したスルーホール７ａ、８ａを形成することができる。その後、スルーホール７ａ、８ａ内に導電膜４ｂ、５ｂを形成することにより、電極パターン４ａ、５ａと裏面電極とを接続する。
【００１５】
図１７は、表面実装型電子部品１ｂの概略の斜視図である。図１７に示すように、封止樹脂９の長さ、幅、は、基板２とほぼ同じ大きさである。又、本例も従来技術の第２の例と同じように、表面実装型電子部品１ｂは、その製造工程でシート状の基板をスルーホール７ａ、８ａの中央部でダイシング装置などを用いて分断し、最終的には、個々の単位の面実装可能な表面実装型電子部品１ｂとして完成される。
【００１６】
【発明が解決しようとする課題】
（第１の従来技術の問題点）
第１の従来例の表面実装型電子部品１では、封止樹脂９を成型する金型と基板２との位置ずれなどを考慮し、封止樹脂９と基板２に形成されているスルーホール７、８との間に間隔を取っている。従って、通常では、封止樹脂がスルーホール７、８に流れ込む危険は少ないが、このためには封止樹脂体９の長さＢは基板２の長さＡよりも短く設定する必要がある。
【００１７】
しかしながら表面実装型電子部品１を小型化する上で、間隔を大きくすることには限界があるため、現実には封止樹脂９と基板２との位置ずれが大きい場合、基板２のスルーホール７、８に封止樹脂が流れ込んで基板２の電極パターン４、５を覆い、これが別のプリント基板へ実装する際に、その別のプリント基板上に形成された配線体電極部との電気的接続を阻害ないし不安定にする。そして、流れ込んだ封止樹脂を除去するには余分に工程が掛かり、工数の増加をもたらすことになる。
【００１８】
このように、封止樹脂９が基板２の両端のスルーホール７、８に流入しないよう端面位置を調整し、しかも基板２の長さよりも最大長さを短くして封止樹脂９を形成するためには特別な金型が必要であり、表面実装型電子部品１の製造コストが高くなるという問題があった。また、更に小型の表面実装型電子部品１が要求される場合には、金型が制約されて製造が困難でありこのような要求には対応できないという問題があった。
【００１９】
（第２の従来技術の問題点）
第２の従来例の表面実装型電子部品１ａでは、基板２のスルーホール７ａ、８ａはドライフィルム１０により被覆されているから封止樹脂９がスルーホール７ａ、８ａへ漏出することが防止される。しかし、この例においては、ドライフィルム１０をスルーホール７ａ、８ａに被覆する工程を必要とし表面実装型電子部品１ａの製造コストが高くなるという問題があった。
【００２０】
又、表面実装型電子部品に対しては小型化の要請が増大している。一方表面実装型電子部品の大きさは基板の大きさで規定される。第２の従来例においては、基板２の表面上にドライフィルム１０を形成するための面積が必要であり、このため発光ダイオ−ド（ＬＥＤ）３の搭載される有効な基板面積が少なくなる。従って、基板面積の有効利用を阻害するという問題があった。
【００２１】
（第３の従来技術の問題点）
又、第３の従来例の表面実装型電子部品１ｂでは、基板２のスルーホール７ａ、８ａが電極パターン４ａ、５ａにより被覆されており、第２の従来例と同じく、封止樹脂９がスルーホール７ａ、８ａへ漏出することはない。しかし、スルーホール７ａ、８ａを形成するためには、基板２のみ加工し電極パターン４ａ、５ａは加工しない所謂メクラ穴加工に出力の大きいレーザー加工が必要となり、この為、製造コストが高くなるという問題があった。
【００２２】
（発明の目的）
本発明はこのような問題に鑑みてなされたものであり、従来技術におけるドライフィルムや銅箔等でスルーホールを覆う工程を省き、スルーホールへの樹脂の流入を防止すると共に、ドライフィルムを無くすことによって電子部品素子の搭載される有効面積を増加させ高密度実装による小型化の実現と、製造コストの低減が可能な表面実装型電子部品とその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
前述した目的を達成するために、本発明の表面実装型電子部品は、ビアホールを有する第１の樹脂基板とスルーホールを有する第２の樹脂基板とに電極パターンを形成して積層構造とし、前記第１の樹脂基板の表面に形成する表面電極パターンと前記第２の樹脂基板の上面に形成する中間層電極パターンとを前記ビアホールに形成するビア導体により接続し、前記中間層電極パターンと前記第２の樹脂基板の底面に形成する底面電極パターンとを前記スルーホールに形成する周面電極により接続する多層基板と、該多層基板の表面上に搭載する電子部品素子と、該電子部品素子周域及び前記多層基板表面を封止する封止樹脂とを備える表面実装型電子部品であって、前記第１の樹脂基板がガラス繊維を含浸しない樹脂材料からなり、前記第２の樹脂基板がガラス繊維を含浸した樹脂材料からなり、前記第２の樹脂基板の厚さが前記第１の樹脂基板の厚さに比較して大きい値に設定されており、前記第２の樹脂基板に前記第１の樹脂基板を積層し、前記第２の樹脂基板に形成されるスルーホールの開口部を前記第１の樹脂基板で塞ぐことによって、前記封止樹脂が前記スルーホールに流入することを防止するように構成されていることを特徴とする。
【００２４】
又、前記スルーホールは複数からなり、該複数のスルーホールが前記第２樹脂基板の同一側面に形成されていることを特徴とする。
【００２５】
又、本発明の表面実装型電子部品の製造方法は、第１の樹脂基板と第２の樹脂基板とに電極パターンを形成して積層構造とした多層基板の表面上に電子部品素子を搭載し、該電子部品素子周域及び前記多層基板表面に封止樹脂を成形する表面実装型電子部品の製造方法において、ガラス繊維を含浸しない樹脂材料からなる第１の樹脂基板にビアホールをレーザー加工により形成するとともに、ビア導体及び該ビア導体と導通する表面電極パターンを形成する工程と、ガラス繊維を含浸した樹脂材料からなり基板の厚さが前記第１の樹脂基板の厚さに比較して大きい値に設定されている第２の樹脂基板にスルーホールをドリル加工により形成するとともに、スルーホールの周面電極を形成し、該周面電極と導通する中間層電極パターンと底面電極パターンとを前記第２の樹脂基板の上面と底面とにそれぞれ形成する工程と、前記中間層電極パターンと前記第１の樹脂基板の表面電極パターンとを前記ビア導体で導通させると共に前記第２の樹脂基板に形成されるスルーホールの開口部を前記第１の樹脂基板によって塞ぐように前記第１の樹脂基板と前記第２の樹脂基板とを積層する工程とを含み、前記スルーホールの開口部を前記第１の樹脂基板で塞ぐことによって、前記電子部品素子周域及び前記多層基板表面に封止樹脂を成形する工程で前記封止樹脂が前記第２の樹脂基板のスルーホールに流入することを防止することを特徴とする。
【００２６】
（作用）
本発明は、第２の樹脂基板に設けるスルーホールの開口部（第２の樹脂基板の上面側）を第１の樹脂基板で塞ぐ構成となっているので、スルーホールへの樹脂の流入を防止し、且つ従来技術におけるドライフィルムをなくすことによって電子部品素子の搭載される有効面積を増加させ高密度実装を実現できる。更に、ドライフィルムや電極でスルーホールを覆う工程が不要となる。以下、本発明の実施の形態により詳述する。
【００２７】
【発明の実施の形態】
（第１の実施形態）
図１、図２、図３は本発明における表面実装型電子部品の第１の実施形態を説明するための図である。図１は本発明の第１の実施形態における表面実装型電子部品を示す斜視図、図２は平面図、図３は断面図である。以下、図１、図２、図３を用いて第１の実施形態における表面実装型電子部品について説明する。なお、前記従来例と同一部分には同一番号を付与してその説明は簡略する。
【００２８】
図１に示すように、本実施形態における表面実装型電子部品２０は、多層基板３０と、該多層基板３０の表面上に搭載する電子部品素子としての発光ダイオード（ＬＥＤ）３と、該発光ダイオード（ＬＥＤ）３周域及び前記多層基板３０の表面を封止する封止樹脂９とを備えている。
【００２９】
前記多層基板３０は、矩形状の第１の樹脂基板２１と第２の樹脂基板２２とを積層した構造をなしている。前記第１の樹脂基板２１は、ガラス繊維の含浸されていないエポキシ樹脂からなる。又、前記第２の樹脂基板２２は、ガラス繊維を含浸したエポキシ樹脂からなり通称ガラスエポキシ基板と呼ばれている。
【００３０】
又、図２、図３にも示すように前記多層基板３０（第１の樹脂基板２１）の表面には表面電極パターン２３、２３ａが形成され、一方の表面電極パターン２３には発光ダイオード（ＬＥＤ）３が銀ペースト等の導電性接着剤で電気的に接続され且つ接着されている。更に発光ダイオード（ＬＥＤ）３と他方の表面電極２３ａとが金線等の金属線６で結線され電気的に接続されている。又、封止樹脂９は表面実装型電子部品２０の機械的強度を得るため透光性のエポキシ系樹脂で成形されている。
【００３１】
更に、図３に示すように前記第１の樹脂基板２１と前記第２の樹脂基板２２の中間で、前記第２の樹脂基板２２の上面２２ａには、中間層電極パターン２４、２４ａが形成され、底面には、底面電極パターン２５、２５ａが形成されている。更に、前記中間層電極パターン２４、２４ａと前記底面電極パターン２５、２５ａとをそれぞれ接続するための半円状のスルーホール（電極貫通孔）２６、２６ａ及び該スルーホール２６、２６ａの内周面に形成される周面電極膜２７、２７ａが第２の樹脂基板２２の対抗する両側面にそれぞれ形成されている。尚、前記スルーホール２６、２６ａは、図１に示すようにシート状多層基板を個々の多層基板３０に分割して形成されるため半円状となる。
【００３２】
又、図２、図３に示すように前記第１の樹脂基板２１の中央付近には、前記表面電極パターン２３、２３ａと、前記第２の樹脂基板２２に形成されている中間層電極パターン２４、２４ａとをそれぞれ接続するためのビアホール（貫通穴）２８、２８ａ及び該ビアホール２８、２８ａにビア導体２９、２９ａが形成されている。図３においては、ビアホール２８、２８ａに導電材料を隙間無く充填したビア導体が示されているが、充填されていなくても差し支えない。
【００３３】
又、図３に示すように本実施形態における表面実装型電子部品２０は、前記第２の樹脂基板２２に前記第１の樹脂基板２１を積層することによって、前記表面電極２３、２３ａと前記中間層電極２４、２４ａとを前記ビア導体２９、２９ａを介してそれぞれ接続し、更に中間層電極２４、２４ａと前記底面電極２５、２５ａとを前記スルーホールの周面電極２７、２７ａを介してそれぞれ接続するように構成されている。
【００３４】
更に、本実施形態における表面実装型電子部品２０は、前記第２の樹脂基板２２に前記第１の樹脂基板２１を積層することによって、前記第２の樹脂基板２２に形成されるスルーホール２６、２６ａの上面側の開口部３１、３１ａを前記第１の樹脂基板２１の端部で閉塞する構造になっている。
これにより前記封止樹脂９が前記スルーホール２６、２６ａに流入することを防止することが可能となり、前記多層基板３０のほぼ表面全体を覆うように前記封止樹脂９が形成できる。
【００３５】
更に、本実施形態における多層基板の表面は、従来技術におけるドライフィルム１０を無くすことによって、発光ダイオード（ＬＥＤ）の搭載される有効面積を増加させ、高密度実装を実現することができる。
【００３６】
（表面実装型電子部品の製造方法）
次に、本実施形態における表面実装型電子部品を製造する工程について図８、図９、図１０の工程図を参照して説明する。
【００３７】
図８（ａ）に示すシ−ト状の基板５２は、厚さが約５００μｍで、ガラス繊維を含浸したエポキシ樹脂からなり、通称ガラスエポキシ基板と呼ばれている。このシ−ト状の基板５２の上下面には銅箔５２ａ、５２ｂが事前に張り付けられている。次に、図８（ｂ）に示すように、前記シ−ト状のガラスエポキシ基板５２と銅箔５２ａ、５２ｂとを貫通する円形のスルーホール５６ａ、５６ｂをドリル加工で形成する。図の例ではスルーホールを２個所のみ表示しているが、全体ではマトリクス状に所定数の円形スルーホールが形成される。
【００３８】
次に図８（ｃ）に示すように基板５２に無電解メッキ法によりに銅メッキを施し、前記スルーホール５６ａ、５６ｂの内周面に周面電極５７ａ、５７ｂをそれぞれ形成する。この時、前記基板５２の上下面に形成されている銅箔５２ａ、５２ｂの表面も銅メッキされる。
【００３９】
次に図８（ｄ）に示すように前記基板５２の銅箔５２ａ、５２ｂの不要部分をエッチングで除去して、所定の中間層電極パターン５４ａ、５４ｂと底面電極パターン５５ａ、５５ｂとを形成する。更に前記中間層電極パターン５４ａ、５４ｂ、前記底面電極パターン５５ａ、５５ｂ、及び周面電極５７ａ、５７ｂの表面には、Ｎｉ＋Ａｕメッキが施される。これによって、中間層電極パターン５４ａ、５４ｂと、底面電極パターン５５ａ、５５ｂとが周面電極５７ａ、５７ｂを介してそれぞれ電気的に接続されたシート状の第２の樹脂基板６２が形成される。
【００４０】
次に図９（ａ）に示すように、前記シート状の第２の樹脂基板６２の上面にシート状の第１の樹脂基板６１を接着材５０を用いて積層する。この時、前記第２の樹脂基板６２のスルーホール５６ａ、５６ｂの上面側の開口部６０ａ、６０ｂが第１の樹脂基板６１で閉塞される。第１の樹脂基板６１は、シート状の基板５１の上面に銅箔５１ａを事前に張り付けたものである。又、前記シ−ト状の基板５１は、厚さが約５０μｍでガラス繊維を含浸しないエポキシ樹脂からなる。
【００４１】
次に、図９（ｂ）に示すように、前記第１の樹脂基板６１の銅箔５１ａのビアホールを形成する部分をパターニングにより開口して孔６８ａ、６８ｂを形成し、基板５１の表面を露出させる。
【００４２】
次に図９（ｃ）に示すように、第１の樹脂基板６１の上面をレーザ加工によりエッチング加工する。これによってパターニングにより露出した前記孔６８ａ、６８ｂの形状で前記基板５１と接着材５０とがエッチングされて、前記中間層電極パターン５４ａ、５４ｂに達するとエッチングが止まる。これによって第１の樹脂基板６１に円形のビアホール５８ａ、５８ｂを形成し、前記中間層電極パターン５４ａ、５４ｂの表面の一部が露出する。（図の例ではビアホールを２個所のみ表示しているが、全体ではマトリクス状に所定数のビアホールが形成される）
。
【００４３】
次に図１０（ａ）に示すように前記第１の樹脂基板６１に無電解メッキ法により銅メッキを施し、前記ビアホール５８ａ、５８ｂにビア導体５９ａ、５９ｂを形成する。この時、前記基板５１の上面に形成されている銅箔５１ａ及び前記中間層電極パターン５４ａ、５４ｂの露出された表面にも銅メッキされる。
【００４４】
次に図１０（ｂ）に示すように前記第１の樹脂基板６１の表面に形成した銅箔５１ａの不要部分をエッチングで除去して所定の表面電極パターン５３ａ、５３ｂを形成する。更に前記表面電極パタ−ン５３ａ、５３ｂの表面には、Ｎｉ＋Ａｕメッキが施される。これによって、表面電極パターン５３ａ、５３ｂと前記中間層電極パターン５４ａ、５４ｂとが前記ビア導体５９ａ、５９ｂを介してそれぞれ電気的に接続する。そして表面電極パターン５３ａ、５３ｂと底面電極５５ａ、５５ｂとがそれぞれ電気的に接続したシート状の多層基板６３が形成される。
【００４５】
次に、図１０（ｂ）に示すように、発光ダイオード（ＬＥＤ）３をシート状の多層基板６３の一方の表面電極５３ａに導電性接着剤等で接着し、発光ダイオード（ＬＥＤ）３と他方の表面電極５３ｂとを金属線６にてワイヤボンデングする。その後、シ−ト状多層基板６３の表面を全体的に金型等を用いて封止樹脂９となる透光性のエポキシ樹脂で覆い、発光ダイオード（ＬＥＤ）３と金属線６とを封止する。最後にスル−ホ−ルの中央付近で封止樹脂９となるエポキシ樹脂、シート状の多層基板６３を切断し個々の表面実装型電子部品２０を形成する。その後、マザーボード（図示しない）に平面実装され、多層基板の底面に形成された底面電極とマザーボード（図示しない）電極パターンとが電気的に接続される。
【００４６】
以上のように本実施形態における表面実装型電子部品の製造方法によれば、図１０に示すようにスル−ホ−ルの上面側の開口部６０ａ、６０ｂを第１の樹脂基板６１で覆い、前記開口部６０ａ、６０ｂが閉塞した状態で透光性のエポキシ樹脂による封止を行うので、封止樹脂９を形成する過程で透光性のエポキシ樹脂がスル−ホ−ル５６ａ、５６ｂに流入することを確実に防止でき、スル−ホ−ル５６ａ、５６ｂに形成された周面電極５７ａ、５７ｂの導電性を良好に保持することができる。
【００４７】
又、本実施形態における表面実装型電子部品の製造方法によれば、従来技術におけるドライフィルムや電極によってスルーホールを覆う工程を必要としない。又、スルーホールの形成はドリル加工が可能となり従来技術のような出力の大きいレーザー加工を必要としない。尚、本実施形態におけるビアホールのレーザー加工は、加工する基板の厚さ、孔径が小さい為、スルーホールの加工と比較して格段に小さい出力でよい。この結果、製造コストの低減が可能となる。
【００４８】
尚、本実施形態においては、シ−ト状樹脂基板に円形状のスル−ホ−ルを形成して得られる表面実装型電子部品の例で説明したが、シ−ト状基板に長穴状のスル−ホ−ルを形成して得られる表面実装型電子部品にも適用できる。
【００４９】
（第２の実施形態）
図４、図５、図６、図７は本発明における表面実装型電子部品の第２の実施形態を説明するための図である。図４は本発明の第２の実施形態における表面実装型電子部品を示す斜視図、図５は平面図、図６は側面図、図７は図４における表面実装型電子部品をマザーボード側から見た図である。以下、図４、図５、図６、図７を用いて第２の実施形態における表面実装型電子部品について説明する。なお、第１の実施形態と同一部分には同一番号を付与して、その説明は簡略する。
【００５０】
図４、図６に示すように、第２の実施形態における表面実装型電子部品２０ａは、側面実装タイプの例であり、二つのスルーホールを第２の樹脂基板の同一側面に形成した点が第１の実施形態と異なっている。その他の構成は、第１の実施形態と同様であるため説明は簡略する。
【００５１】
前記表面実装型電子部品２０ａは、多層基板３０ａと、発光ダイオード（ＬＥＤ）３と、封止樹脂９とを備えている。又、前記表面実装型電子部品２０ａは、マザーボード１１に側面実装されている。
【００５２】
前記多層基板３０ａは、図４、図５、図７に示すように矩形状の第１の樹脂基板２１と第２の樹脂基板３２とを積層した構造をなしていて、該第２の樹脂基板３２は、ガラス繊維の含浸したエポキシ樹脂からなる通称ガラスエポキシ基板である。尚、前記第１の樹脂基板２１は第１の実施形態と同様であるため説明を省略する。
【００５３】
更に、図５、図７に示すように前記第１の樹脂基板２１と前記第２の樹脂基板３２の中間で、前記第２の樹脂基板３２の上面３２ａには、中間層電極パターン３４、３４ａが形成され、底面３２ｂには、底面電極パターン３５、３５ａが形成されている。更に、前記中間層電極パターン３４、３４ａと前記底面電極パターン３５、３５ａとをそれぞれ接続するための半円状のスルーホール（電極貫通孔）３６、３６ａ及び該スルーホール３６、３６ａの内周面に形成される周面電極膜３７、３７ａが第２の樹脂基板３２の同一側面に形成されている。尚、前記スルーホール３６、３６ａは、第１の実施形態と同様にシート状多層基板を個々の多層基板３０ａに分割して形成されるため半円状となる。
【００５４】
又、図７に示すように本実施形態における表面実装型電子部品２０ａは、前記第２の樹脂基板３２に、前記第１の樹脂基板２１を積層することによって、前記第２の樹脂基板３２に形成されるスルーホール３６、３６ａの上面側の開口部４１、４１ａが前記第１の樹脂基板２１で塞がれる構造になっている。これにより前記封止樹脂９が前記スルーホール３６、３６ａに流入することを防止することが可能となり、前記多層基板３０ａのほぼ表面全体を覆うように前記封止樹脂９が形成できる。
【００５５】
図７は、スルーホールの中央付近で切断して得られる表面実装型電子部品２０ａの側面を示している。本実施形態においては、前記表面実装型電子部品２０ａの側面がマザーボード１１の表面に接合され、図６に示すようにマザーボード１１に側面実装される。この時、マザーボード１１の表面に形成されている一方の電極パターン１５と、前記表面実装型電子部品２０ａの一方の周面電極３７及び底面電極３５とを半田１４で電気的に接続する。又、図示していないがマザーボード１１の表面に形成されている他方の電極パターンも同様に周面電極３７ａ及び底面電極３５ａと電気的に接続される。
【００５６】
尚、第２の実施形態における表面実装型電子部品２０ａの製造方法は、第２の樹脂基板３２に形成するスルーホールの位置が第１の実施形態と異なるだけで他は同様であるため説明を省略する。
【００５７】
以上のように第２の実施形態における表面実装型電子部品２０ａによれば、図７に示すようにスル−ホ−ル３６、３６ａの上面側の開口部４１、４１ａを第１の樹脂基板２１の端部で覆い閉塞した状態で透光性のエポキシ樹脂による封止を行うので、封止樹脂９を形成する過程で透光性のエポキシ樹脂がスル−ホ−ル３６、３６ａに流入することを確実に防止でき、スル−ホ−ル３６、３６ａに形成された周面電極３７、３７ａの導電性を良好に保持できる。従って、側面実装の場合においても、電気的接続を確実にすることが出来る。又、本実施形態においても前述の第１の実施形態と同様の効果を得ることができる。
【００５８】
以上のように、本発明による表面実装型電子部品とその製造方法は、表面実装型電子部品を小型化する場合に特に効果が大である。
尚、本発明の実施形態においては、発光ダイオード（ＬＥＤ）を搭載した表面実装型電子部品を例として説明したが、この他の電子部品素子を搭載した表面実装型電子部品においても同様の効果を得ることができる。
【００５９】
【発明の効果】
本発明における表面実装型電子部品とその製造方法によれば、多層基板を製造する段階で第２の樹脂基板に第１の樹脂基板を積層し、第２の樹脂基板に形成されるスルーホールの上面側の開口部を第１の樹脂基板の端部で確実に閉塞した状態でシ−ト状の多層基板の表面を封止樹脂で封止している。この結果、封止樹脂を形成する際に封止樹脂がスル−ホ−ルに流入することを防止し、電気的接続を安定させることが出来る。又、本発明によれば、従来技術における多層基板の表面に形成されるドライフィルムを排除することが出来るため電子部品素子の搭載される有効面積を増加させ、高密度実装を実現できる。
【００６０】
又、封止樹脂を形成するための金型は、封止樹脂がスルーホールの位置にかからないようにするための特別の金型を用いることなく封止樹脂を形成できるので、安価にしかも小型の多層基板からなる表面実装型電子部品を提供できる。
更に、従来技術におけるドライフィルムや電極によってスルーホールを覆う工程を省く事が出来る。又、スルーホールの形成にレーザー加工を必要とすることもない。従って、製造工程が簡素化され製造コストの低減化が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における表面実装型電子部品を示す斜視図である。
【図２】本発明の第１の実施形態における表面実装型電子部品を示す平面図である。
【図３】本発明の第１の実施形態における表面実装型電子部品を示す断面図である。
【図４】 本発明の第２の実施形態における表面実装型電子部品を示す斜視図である。
【図５】本発明の第２の実施形態における表面実装型電子部品を示す正面図である。
【図６】本発明の第２の実施形態における表面実装型電子部品を示す側面図である。
【図７】図４における側面発光ＬＥＤをマザーボード側から見た図である。
【図８】本発明の第１の実施形態における表面実装型電子部品の製造工程を示す図である。
【図９】本発明の第１の実施形態における表面実装型電子部品の製造工程を示す図である。
【図１０】本発明の第１の実施形態における表面実装型電子部品の製造工程を示す図である。
【図１１】従来例における表面実装型電子部品の第１例を示す斜視図である。
【図１２】従来例における表面実装型電子部品の第１例を示す平面図である。
【図１３】従来例における表面実装型電子部品の第１例を示す断面図である。
【図１４】従来例における表面実装型電子部品の第２例を示す斜視図である。
【図１５】従来例における表面実装型電子部品の第２例を示す平面図である。
【図１６】従来例における表面実装型電子部品の第２例を示す断面図である。
【図１７】従来例における表面実装型電子部品の第３例を示す斜視図である。
【図１８】従来例における表面実装型電子部品の第３例を示す平面図である。
【図１９】従来例における表面実装型電子部品の第３例を示す断面図である。
【符号の説明】
１、１ａ、１ｂ 表面実装型電子部品
２ 基板
３ 発光ダイオード（ＬＥＤ）
４、５ 電極パターン
４ａ、５ａ 端部がスルーホールを覆う電極パターン
４ｂ、５ｂ スルーホールの周面電極
６ 金属線
７、７ａ、８、８ａ スルーホール
９ 封止樹脂
１０ ドライフィルム
１１ マザーボード
１３ パッド部
１４ 半田
１５ 電極パターン
２０ 表面実装型電子部品
２０ａ 表面実装型電子部品
２１ 第１の樹脂基板
２２ 第２の樹脂基板
２２ａ 第２の樹脂基板の上面
２２ｂ 第２の樹脂基板の底面
２３、２３ａ 表面電極パターン
２４、２４ａ 中間層電極パターン
２５、２５ａ 底面電極パターン
２６、２６ａ スルーホール
２７、２７ａ 周面電極
２８、２８ａ ビアホール
２９、２９ａ ビア導体
３０、３０ａ多層基板
３１、３１ａ スルーホールの上面側の開口部
３２ 第２の樹脂基板
３２ａ 第２の樹脂基板の上面
３２ｂ 第２の樹脂基板の底面
３４、３４ａ 中間層電極パターン
３５、３５ａ 底面電極パターン
３６、３６ａ スルーホール
３７、３７ａ 周面電極
５０ 接着材
５１ 第１の樹脂基板
５２ 第２の樹脂基板
５２ａ 第２の樹脂基板の上面
５２ｂ 第２の樹脂基板の底面
５３ 表面導電層
５３ａ、５３ｂ 表面電極パターン
５４ 中間導電層
５４ａ、５４ｂ 中間層電極パターン
５５ 底面導電層
５５ａ、５５ｂ 底面電極パターン
５６ａ、５６ｂ スルーホール
５７ａ、５７ｂ 周面電極
５８ａ、５８ｂ ビアホール
５９ａ、５９ｂ ビア導体
６０ａ、６０ｂ スルーホールの上面側の開口部
６１ 第１の樹脂基板
６２ 第２の樹脂基板
６３ 多層基板
６８ａ、６８ｂ 孔
Claims (3)
- ビアホールを有する第１の樹脂基板とスルーホールを有する第２の樹脂基板とに電極パターンを形成して積層構造とし、前記第１の樹脂基板の表面に形成する表面電極パターンと前記第２の樹脂基板の上面に形成する中間層電極パターンとを前記ビアホールに形成するビア導体により接続し、前記中間層電極パターンと前記第２の樹脂基板の底面に形成する底面電極パターンとを前記スルーホールに形成する周面電極により接続する多層基板と、該多層基板の表面上に搭載する電子部品素子と、該電子部品素子周域及び前記多層基板表面を封止する封止樹脂とを備える表面実装型電子部品であって、前記第１の樹脂基板がガラス繊維を含浸しない樹脂材料からなり、前記第２の樹脂基板がガラス繊維を含浸した樹脂材料からなり、前記第２の樹脂基板の厚さが前記第１の樹脂基板の厚さに比較して大きい値に設定されており、前記第２の樹脂基板に前記第１の樹脂基板を積層し、前記第２の樹脂基板に形成されるスルーホールの開口部を前記第１の樹脂基板で塞ぐことによって、前記封止樹脂が前記スルーホールに流入することを防止するように構成されていることを特徴とする表面実装型電子部品。
- 前記スルーホールは複数からなり、該複数のスルーホールが前記第２樹脂基板の同一側面に形成されていることを特徴とする請求項１記載の表面実装型電子部品。
- 第１の樹脂基板と第２の樹脂基板とに電極パターンを形成して積層構造とした多層基板の表面上に電子部品素子を搭載し、該電子部品素子周域及び前記多層基板表面に封止樹脂を成形する表面実装型電子部品の製造方法において、ガラス繊維を含浸しない樹脂材料からなる第１の樹脂基板にビアホールをレーザー加工により形成するとともに、ビア導体及び該ビア導体と導通する表面電極パターンを形成する工程と、ガラス繊維を含浸した樹脂材料からなり基板の厚さが前記第１の樹脂基板の厚さに比較して大きい値に設定されている第２の樹脂基板にスルーホールをドリル加工により形成するとともに、スルーホールの周面電極を形成し、該周面電極と導通する中間層電極パターンと底面電極パターンとを前記第２の樹脂基板の上面と底面とにそれぞれ形成する工程と、前記中間層電極パターンと前記第１の樹脂基板の表面電極パターンとを前記ビア導体で導通させると共に前記第２の樹脂基板に形成されるスルーホールの開口部を前記第１の樹脂基板によって塞ぐように前記第１の樹脂基板と前記第２の樹脂基板とを積層する工程とを含み、前記スルーホールの開口部を前記第１の樹脂基板で塞ぐことによって、前記電子部品素子周域及び前記多層基板表面に封止樹脂を成形する工程で前記封止樹脂が前記第２の樹脂基板のスルーホールに流入することを防止することを特徴とする表面実装型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184240A JP4822484B2 (ja) | 2001-06-19 | 2001-06-19 | 表面実装型電子部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184240A JP4822484B2 (ja) | 2001-06-19 | 2001-06-19 | 表面実装型電子部品とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007911A JP2003007911A (ja) | 2003-01-10 |
| JP4822484B2 true JP4822484B2 (ja) | 2011-11-24 |
Family
ID=19024034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184240A Expired - Fee Related JP4822484B2 (ja) | 2001-06-19 | 2001-06-19 | 表面実装型電子部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4822484B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11574856B2 (en) | 2018-05-22 | 2023-02-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor package |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103859A (ja) * | 2002-09-10 | 2004-04-02 | Cmk Corp | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
| JP4831958B2 (ja) * | 2004-12-06 | 2011-12-07 | スタンレー電気株式会社 | 表面実装型ｌｅｄ |
| DE102007030129A1 (de) * | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| JP5067072B2 (ja) * | 2007-08-24 | 2012-11-07 | 住友金属鉱山株式会社 | 長尺状ｎｄフィルターの製造方法 |
| EP2605284A4 (en) | 2010-08-13 | 2014-06-25 | Optoelectronics Co Ltd | OPTICAL DETECTION DEVICE, OPTICAL DEVICE, DEVICE FOR READING OPTICAL INFORMATION AND METHOD FOR PROVIDING A LIGHT SOURCE |
| CN102721421A (zh) * | 2012-06-29 | 2012-10-10 | 惠州华阳通用电子有限公司 | 基于门户网站向车载导航终端推送信息的自动导航系统及方法 |
| CN105448202B (zh) * | 2015-12-29 | 2018-02-09 | 佛山科尚光电科技有限公司 | 一种具有透明软性基板的led显示装置 |
| JP6576581B1 (ja) * | 2018-03-29 | 2019-09-18 | ルーメンス カンパニー リミテッド | サイドビューｌｅｄパッケージ及びサイドビューｌｅｄモジュール |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148485A (ja) * | 1995-11-28 | 1997-06-06 | Toppan Printing Co Ltd | チップキャリア |
| JP3269025B2 (ja) * | 1998-04-16 | 2002-03-25 | 三洋電機株式会社 | 半導体装置とその製造方法 |
| JP3884179B2 (ja) * | 1998-04-23 | 2007-02-21 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-06-19 JP JP2001184240A patent/JP4822484B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11574856B2 (en) | 2018-05-22 | 2023-02-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007911A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5689091A (en) | Multi-layer substrate structure | |
| JP3535602B2 (ja) | 面実装型ｌｅｄ | |
| JPH09266268A (ja) | 半導体装置の製造方法および半導体装置のパッケージ | |
| US20050151142A1 (en) | LED substrate | |
| JP2004095799A (ja) | 半導体装置およびその製造方法 | |
| JPH08213660A (ja) | 発光デバイスおよびその製造方法 | |
| KR20170037331A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20020016517A (ko) | 내부에 전자소자를 밀봉하는 전자부품과 그 제조방법, 및이러한 전자부품에 적합한 프린트 배선판 | |
| US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
| JP4822484B2 (ja) | 表面実装型電子部品とその製造方法 | |
| US20200305289A1 (en) | Flexible substrate and method for fabricating the same | |
| US6403895B1 (en) | Wiring substance and semiconductor | |
| CN112042283B (zh) | 印刷电路板和印刷电路板条带 | |
| KR20040040348A (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP2005286057A (ja) | 回路装置およびその製造方法 | |
| JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
| JP4908669B2 (ja) | チップ型発光素子 | |
| JP2000082827A (ja) | 半導体装置およびその製造方法 | |
| JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| JP2548584B2 (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JP6780903B2 (ja) | リードフレーム | |
| JP2000036621A (ja) | 側面型電子部品の電極構造 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JP3995906B2 (ja) | 発光ダイオードおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4822484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |