JP2004103859A - 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 - Google Patents
電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 Download PDFInfo
- Publication number
- JP2004103859A JP2004103859A JP2002264235A JP2002264235A JP2004103859A JP 2004103859 A JP2004103859 A JP 2004103859A JP 2002264235 A JP2002264235 A JP 2002264235A JP 2002264235 A JP2002264235 A JP 2002264235A JP 2004103859 A JP2004103859 A JP 2004103859A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- printed wiring
- electronic component
- outer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】ボンディングエリアを容易に確保することができると共に、高密度配線が可能な電子部品搭載用面付けプリント配線板の提供及び小型・高密度化表面実装部品の提供。
【解決手段】絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板であって、少なくとも絶縁基板の表裏に形成された配線パターンと、少なくとも当該絶縁基板の分割ライン上であって当該表裏の配線パターン間を接続するスルーホールとを備えたコア基板と、当該コア基板の一方の面に絶縁層を介して形成された外層パターンと、当該コア基板の一方の面に形成された配線パターンと当該外層パターンとを接続するビアホールとを有し、かつ当該外層パターンが当該コア基板のスルーホールとオーバーラップしているか、又は当該スルーホールの近傍部に形成されている電子部品搭載用面付けプリント配線板。
【選択図】 図１
【解決手段】絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板であって、少なくとも絶縁基板の表裏に形成された配線パターンと、少なくとも当該絶縁基板の分割ライン上であって当該表裏の配線パターン間を接続するスルーホールとを備えたコア基板と、当該コア基板の一方の面に絶縁層を介して形成された外層パターンと、当該コア基板の一方の面に形成された配線パターンと当該外層パターンとを接続するビアホールとを有し、かつ当該外層パターンが当該コア基板のスルーホールとオーバーラップしているか、又は当該スルーホールの近傍部に形成されている電子部品搭載用面付けプリント配線板。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を搭載するためのプリント配線板とその製造方法、並びに当該プリント配線板より得られる表面実装部品に関する。
【０００２】
【従来の技術】
プリント配線板にＩＣやＬＥＤ等の電子部品を搭載してなる表面実装部品は、生産効率を上げるために、電子部品搭載用面付けプリント配線板に電子部品を搭載し、樹脂により当該電子部品を封止した後、ダイシング等にて個々の表面実装部品に分割するという製造方法がとられている。
【０００３】
従来の表面実装部品の製造方法においては、以下のような不具合があった。即ち、電子部品搭載用面付けプリント配線板に電子部品を搭載した後当該電子部品を樹脂で封止するのであるが、当該封止樹脂が、当該電子部品搭載用面付けプリント配線板に形成されたスルーホールを伝って、電子部品搭載面とは反対の面に流れ出し、分割後に表面実装部品の端面スルーホールとして半田付けの必要がある当該スルーホール内等に付着することによって、不良品が発生してしまうというものであった。
【０００４】
このような不具合を回避するプリント配線板としては、従来図１０に示す如き構成のプリント配線板が既に報告されている（例えば特許文献１参照）。すなわち、図１０は当該電子部品搭載用面付けプリント配線板９ａの概略断面図を示したもので、絶縁基板１の表裏に形成された配線パターン２ａ，２ｂと、当該配線パターン２ａ，２ｂ間を接続するスルーホール３と、当該スルーホール３の配線パターン２ａ形成面側を塞ぐ絶縁膜１８とからなる構成となっている。このような構成とすることによって、図１１に示したように、当該配線パターン２ａ形成面に接着剤１０を介して電子部品１１を搭載し、当該電子部品１１を封止樹脂１４で封止したとしても、当該スルーホール３が絶縁膜１８により塞がれているため、分割ライン１５に沿って個々の表面実装部品１６ａ（図１２参照）に分割した際に、当該表面実装部品１６ａの端面スルーホール３ａとなるスルーホール３内や、配線パターン２ｂ等に封止樹脂１４が付着することがなくなり、不良発生を回避することができるというものである。
【０００５】
【特許文献１】
特開平１１−２５１７０４号公報
【０００６】
【発明が解決しようとする課題】
しかし、上記構成のプリント配線板においても、以下のような不具合があった。即ち、スルーホール３内に封止樹脂が流入するのを防止する手段として、スルーホール３上に絶縁膜１８を形成するようにしている。このため、図１３の平面図に示したように、スルーホール３と接続された配線パターン２ａ、即ち、図１１に示した電子部品１１の電極１２とボンディングワイヤー１３で接続されるボンディングパッド８のボンディングエリアを確保するために、絶縁膜１８の形成エリア分、配線パターン２ａを大きくする必要があり、当該表面実装部品１６ａの高密度化に対して妨げとなっていた。
【０００７】
本発明は、電子部品を封止する封止樹脂がスルホールに流入するのを防止する手段として、スルーホールを絶縁膜等で被覆するといった、高密度化に不利な手段を用いる必要がなく、容易にボンディングエリアの確保と高密度化を両立させることができる電子部品搭載用面付けプリント配線板とその製造方法を提供すると共に、当該電子部品搭載用面付けプリント配線板に電子部品を搭載することによって得られる表面実装部品を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成すべく請求項１に係る本発明は、絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板であって、少なくとも絶縁基板の表裏に形成された配線パターンと、少なくとも当該絶縁基板の分割ライン上であって当該表裏の配線パターン間を接続するスルーホールとを備えたコア基板と、当該コア基板の一方の面に絶縁層を介して形成された外層パターンと、当該コア基板の一方の面に形成された配線パターンと当該外層パターンとを接続するビアホールとを有し、かつ当該外層パターンが当該コア基板のスルーホールとオーバーラップしているか、又は当該スルーホールの近傍部に形成されていることを特徴とする電子部品搭載用面付けプリント配線板である。
【０００９】
また、請求項２に係る本発明は、絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板の製造方法であって、少なくとも表裏に金属箔を備えた絶縁基板の分割ライン上にスルーホールを形成する工程と、当該スルーホールが形成された絶縁基板の一方の面に配線パターンを形成する工程と、当該絶縁基板のスルーホールに樹脂が流入しないようにして当該絶縁基板の一方の面に絶縁層を介して外層金属箔を積層する工程と、当該コア基板の一方の面に形成された配線パターンと当該外層金属箔とを接続するビアホールを形成する工程と、当該外層金属箔と当該絶縁基板の他方の面とを回路形成する工程とを有し、かつ当該外層金属箔の回路形成において、当該回路形成によって形成される外層パターンを当該スルーホールとオーバーラップさせるか、又は当該スルーホールの近傍部に形成することを特徴とする電子部品搭載用面付けプリント配線板の製造方法である。
【００１０】
また、請求項３に係る本発明は、請求項１の電子部品搭載用面付けプリント配線板に搭載された電子部品と、当該電子部品を封止する封止樹脂と、当該封止樹脂を含んだ当該電子部品搭載用面付けプリント配線板を分割することによって形成された端面スルーホールとを備えていることを特徴とする表面実装部品である。
【００１１】
【発明の実施の形態】
本発明の実施の形態を図１乃至図８を用いて説明する。
【００１２】
図１は、本発明の電子部品搭載用面付けプリント配線板９の概略断面図で、絶縁基板１の表裏に形成された配線パターン２ａ，２ｂと、当該配線パターン２ａ，２ｂ間を接続するスルーホール３とを有するコア基板４と、当該コア基板４の配線パターン２ａ形成面にバインダー５及び絶縁層６を介して形成されたボンディングパッド８、当該ボンディングパッド８と配線パターン２ａ間を接続するビアホール７とを備えており、図２の概略平面図に示したように、当該ボンディングパッド８が、分割ライン１５にかからない程度に当該コア基板４のスルーホール３とオーバーラップしている構成となっている。
【００１３】
次に、図３乃至図４を用いて当該電子部品搭載用面付けプリント配線板９の製造方法について説明する。
【００１４】
まず、図３（ａ）に示したように、表裏に金属箔２を備えた絶縁基板１を用意し、所望の位置にドリル等によって貫通孔３ｂを穿孔する（図３（ｂ）参照）。次に、当該貫通孔３ｂのデスミア処理を行った後、図３（ｃ）に示したように、無電解めっき、及び電解めっき処理を行い、当該貫通孔３ｂを含んだ絶縁基板１の全面にめっき層１７を形成して、表裏の金属箔２を接続させる。次いで、図３（ｄ）に示したように、めっき層１７が形成された絶縁基板１の一方の面のみに、一般的なフォトエッチングプロセスによって回路形成加工を行い、配線パターン２ａを形成する。次に、当該配線パターン２ａ形成面のスルーホール３を除いた全面にバインダー５を形成し（図３（ｅ）参照）、当該バインダー５上に絶縁層６を介して外層金属箔２ｃをロールラミネーター等によりラミネートするか、あるいは絶縁層６の片面に金属箔２ｃを備えた樹脂付き金属箔６ａを同じくラミネートする（図４（ｆ）参照）。次に、レーザ加工等により、配線パターン２ａを底部とした非貫通孔を穿孔し、当該非貫通孔のデスミア処理を行った後、無電解めっき、及び電解めっき処理を行うことによって、当該非貫通孔を含んだ外層金属箔２ｃの全面にめっき層１７ａを形成する（図４（ｇ）参照）。次に、めっき層１７ａが形成された外層金属箔２ｃと絶縁基板１の他方の面とに回路形成加工を行って、ボンディングパッド８を形成すると共に、当該ボンディングパッド８と配線パターン２ａ間を接続するビアホール７を形成し、かつ当該ボンディングパッド８を分割ライン１５にかからない程度にコア基板４のスルーホール３とオーバーラップさせることによって、図４（ｈ）に示した電子部品搭載用面付けプリント配線板９を得る。
【００１５】
次に、図５乃至図６を用いて本発明の表面実装部品１６について説明する。
【００１６】
図５は、上記図３乃至図４の製造工程により得られた電子部品搭載用面付けプリント配線板９に、電子部品１１を搭載した状態を示したもので、当該電子部品搭載用面付けプリント配線板９に接着剤１０を介して搭載された電子部品１１と、当該電子部品１１に形成された電極１２と、当該電極１２とボンディングパッド８とを接続するボンディングワイヤー１３と、当該電子部品１１を封止する封止樹脂１４とからなり、当該分割ライン１５に沿ってダイシング加工等を行うことにより、図６に示した端面スルーホール３ａを備えた表面実装部品１６が得られる。
【００１７】
本発明の上記説明においては、スルーホール３とオーバーラップするように形成した配線パターンとしてボンディングパッド８を形成した例を挙げたが、必要により、それ以外の配線パターンを形成するようにしても構わない。更に、当該例ではボンディングパッド８を分割ライン１５にかからないように形成しているが、図８に示したように、当該分割ライン１５を跨いで形成したり、あるいは、図９に示したように、スルーホール３の近傍部に形成することも可能である。
【００１８】
また、本発明の上記説明においては、端面スルーホールが２つのものを例に挙げたが、構成としてはこの限りでなく、２つ以上の端面スルーホールを有するものであってもよく、また、半円状の端面スルーホールだけでなく、縦横の分割ラインが交差する箇所に形成されたスルーホールを分割して得られる４分割の端面スルーホールにおいても、本発明を利用することによって、表面実装部品を高密度化することができる。
【００１９】
また、ビアホール７を形成するために、配線パターン２ａを大きく形成する構成としたが、図７の概略平面図に示したように、当該配線パターン２ａを小さく形成し、当該配線パターン２ａから引出されたサブランド１９を底部としてビアホール７を形成すれば、より高密度化することが可能となる。
【００２０】
また、コア基板４に樹脂付き金属箔６ａ等を積層する際に、スルーホール３に当該樹脂付き金属箔６ａ等の樹脂が流入しないようにする手段として、スルーホール３を除いた全面にバインダー５を形成し、当該バインダー５上に樹脂付き金属箔６ａ等をラミネートする例を用いて説明したが、この他当該樹脂付き金属箔６ａ等を積層する側のみ配線パターン２ａが形成されたコア基板４の孔内に、アルカリで剥離可能なインキを充填した後、当該樹脂付き金属箔６ａ等を積層プレスし、例えば、ビアホール７の形成の際のウインドウエッチング（ビアホール形成部の金属箔の除去）時等に形成されるエッチングレジストの剥離と同時に除去する方法、あるいは、樹脂付き金属箔６ａ等を積層する側のみ配線パターン２ａが形成されたコア基板４と樹脂付き金属箔６ａ等を積層する際に、コア基板４の他方の面に離型フィルムを貼り合わせて積層プレスし、スルーホール３内に当該離型フィルムを入れることによって樹脂の流入を防止し、積層プレス後、当該離型フィルムを剥離する方法等とすることも可能である。
【００２１】
本発明において最も注目すべき点は、コア基板４上に絶縁層６を介してボンディングパッド８を形成し、当該ボンディングパッド８がコア基板４のスルーホール３とオーバーラップ、又は当該スルーホール３の近傍部に形成されている点にある。これにより、電子部品を封止する際の封止樹脂がスルーホール３内に流入するのを防止することができると共に、従来絶縁膜１８によるデッドスペースであった、当該コア基板４上のスルーホール３とその近傍部上に外層パターンを形成することができるため、当該電子部品搭載用面付けプリント配線板、即ち、当該電子部品搭載用面付けプリント配線板によって製造される表面実装部品を高密度化することができる。
【００２２】
【発明の効果】
端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板を本発明の構成とすることによって、コア基板のスルーホール上に位置する外層パターン形成層までパターン形成エリアを広げることができるので、ボンディングエリアを容易に確保することができると共に、当該電子部品搭載用面付けプリント配線板の配線密度を向上せしめることができる。即ち、当該電子部品搭載用面付けプリント配線板によって製造される表面実装部品を小型・高密度化することができる。
【図面の簡単な説明】
【図１】本発明電子部品搭載用面付けプリント配線板の構成を説明するための概略断面説明図。
【図２】本発明電子部品搭載用面付けプリント配線板の構成を説明するための概略平面説明図。
【図３】本発明電子部品搭載用面付けプリント配線板の製造工程（ａ）〜（ｅ）を説明するための概略断面工程図。
【図４】本発明電子部品搭載用面付けプリント配線板の製造工程（ｆ）〜（ｈ）を説明するための概略断面工程図。
【図５】本発明電子部品搭載用面付けプリント配線板に電子部品を搭載した状態を説明するための概略断面説明図。
【図６】本発明表面実装部品の概略断面図。
【図７】サブランドをビアホールの底部とした場合の概略平面説明図。
【図８】本発明電子部品搭載用面付けプリント配線板の他の構成を説明するための概略断面説明図。
【図９】本発明電子部品搭載用面付けプリント配線板の更に他の構成を説明するための概略断面説明図。
【図１０】従来の電子部品搭載用面付けプリント配線板の構成を説明するための概略断面説明図。
【図１１】従来の電子部品搭載用面付けプリント配線板に電子部品を搭載した状態を説明するための概略断面説明図。
【図１２】従来の表面実装部品の概略断面図。
【図１３】従来の電子部品搭載用面付けプリント配線板の問題点を説明するための概略平面説明図。
【符号の説明】
１：絶縁基板
２：金属箔
２ａ：一方の配線パターン
２ｂ：他方の配線パターン
２ｃ：外層金属箔
３：スルーホール
３ａ：端面スルーホール
３ｂ：貫通孔
４：コア基板
５：バインダー
６：絶縁層
６ａ：樹脂付き金属箔
７：ビアホール
８：ボンディングパッド
９，９ａ：電子部品搭載用面付けプリント配線板
１０：接着剤
１１：電子部品
１２：電極
１３：ボンディングワイヤー
１４：封止樹脂
１５：分割ライン
１６，１６ａ：表面実装部品
１７，１７ａ：めっき層
１８：絶縁膜
１９：サブランド
【発明の属する技術分野】
本発明は、電子部品を搭載するためのプリント配線板とその製造方法、並びに当該プリント配線板より得られる表面実装部品に関する。
【０００２】
【従来の技術】
プリント配線板にＩＣやＬＥＤ等の電子部品を搭載してなる表面実装部品は、生産効率を上げるために、電子部品搭載用面付けプリント配線板に電子部品を搭載し、樹脂により当該電子部品を封止した後、ダイシング等にて個々の表面実装部品に分割するという製造方法がとられている。
【０００３】
従来の表面実装部品の製造方法においては、以下のような不具合があった。即ち、電子部品搭載用面付けプリント配線板に電子部品を搭載した後当該電子部品を樹脂で封止するのであるが、当該封止樹脂が、当該電子部品搭載用面付けプリント配線板に形成されたスルーホールを伝って、電子部品搭載面とは反対の面に流れ出し、分割後に表面実装部品の端面スルーホールとして半田付けの必要がある当該スルーホール内等に付着することによって、不良品が発生してしまうというものであった。
【０００４】
このような不具合を回避するプリント配線板としては、従来図１０に示す如き構成のプリント配線板が既に報告されている（例えば特許文献１参照）。すなわち、図１０は当該電子部品搭載用面付けプリント配線板９ａの概略断面図を示したもので、絶縁基板１の表裏に形成された配線パターン２ａ，２ｂと、当該配線パターン２ａ，２ｂ間を接続するスルーホール３と、当該スルーホール３の配線パターン２ａ形成面側を塞ぐ絶縁膜１８とからなる構成となっている。このような構成とすることによって、図１１に示したように、当該配線パターン２ａ形成面に接着剤１０を介して電子部品１１を搭載し、当該電子部品１１を封止樹脂１４で封止したとしても、当該スルーホール３が絶縁膜１８により塞がれているため、分割ライン１５に沿って個々の表面実装部品１６ａ（図１２参照）に分割した際に、当該表面実装部品１６ａの端面スルーホール３ａとなるスルーホール３内や、配線パターン２ｂ等に封止樹脂１４が付着することがなくなり、不良発生を回避することができるというものである。
【０００５】
【特許文献１】
特開平１１−２５１７０４号公報
【０００６】
【発明が解決しようとする課題】
しかし、上記構成のプリント配線板においても、以下のような不具合があった。即ち、スルーホール３内に封止樹脂が流入するのを防止する手段として、スルーホール３上に絶縁膜１８を形成するようにしている。このため、図１３の平面図に示したように、スルーホール３と接続された配線パターン２ａ、即ち、図１１に示した電子部品１１の電極１２とボンディングワイヤー１３で接続されるボンディングパッド８のボンディングエリアを確保するために、絶縁膜１８の形成エリア分、配線パターン２ａを大きくする必要があり、当該表面実装部品１６ａの高密度化に対して妨げとなっていた。
【０００７】
本発明は、電子部品を封止する封止樹脂がスルホールに流入するのを防止する手段として、スルーホールを絶縁膜等で被覆するといった、高密度化に不利な手段を用いる必要がなく、容易にボンディングエリアの確保と高密度化を両立させることができる電子部品搭載用面付けプリント配線板とその製造方法を提供すると共に、当該電子部品搭載用面付けプリント配線板に電子部品を搭載することによって得られる表面実装部品を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成すべく請求項１に係る本発明は、絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板であって、少なくとも絶縁基板の表裏に形成された配線パターンと、少なくとも当該絶縁基板の分割ライン上であって当該表裏の配線パターン間を接続するスルーホールとを備えたコア基板と、当該コア基板の一方の面に絶縁層を介して形成された外層パターンと、当該コア基板の一方の面に形成された配線パターンと当該外層パターンとを接続するビアホールとを有し、かつ当該外層パターンが当該コア基板のスルーホールとオーバーラップしているか、又は当該スルーホールの近傍部に形成されていることを特徴とする電子部品搭載用面付けプリント配線板である。
【０００９】
また、請求項２に係る本発明は、絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板の製造方法であって、少なくとも表裏に金属箔を備えた絶縁基板の分割ライン上にスルーホールを形成する工程と、当該スルーホールが形成された絶縁基板の一方の面に配線パターンを形成する工程と、当該絶縁基板のスルーホールに樹脂が流入しないようにして当該絶縁基板の一方の面に絶縁層を介して外層金属箔を積層する工程と、当該コア基板の一方の面に形成された配線パターンと当該外層金属箔とを接続するビアホールを形成する工程と、当該外層金属箔と当該絶縁基板の他方の面とを回路形成する工程とを有し、かつ当該外層金属箔の回路形成において、当該回路形成によって形成される外層パターンを当該スルーホールとオーバーラップさせるか、又は当該スルーホールの近傍部に形成することを特徴とする電子部品搭載用面付けプリント配線板の製造方法である。
【００１０】
また、請求項３に係る本発明は、請求項１の電子部品搭載用面付けプリント配線板に搭載された電子部品と、当該電子部品を封止する封止樹脂と、当該封止樹脂を含んだ当該電子部品搭載用面付けプリント配線板を分割することによって形成された端面スルーホールとを備えていることを特徴とする表面実装部品である。
【００１１】
【発明の実施の形態】
本発明の実施の形態を図１乃至図８を用いて説明する。
【００１２】
図１は、本発明の電子部品搭載用面付けプリント配線板９の概略断面図で、絶縁基板１の表裏に形成された配線パターン２ａ，２ｂと、当該配線パターン２ａ，２ｂ間を接続するスルーホール３とを有するコア基板４と、当該コア基板４の配線パターン２ａ形成面にバインダー５及び絶縁層６を介して形成されたボンディングパッド８、当該ボンディングパッド８と配線パターン２ａ間を接続するビアホール７とを備えており、図２の概略平面図に示したように、当該ボンディングパッド８が、分割ライン１５にかからない程度に当該コア基板４のスルーホール３とオーバーラップしている構成となっている。
【００１３】
次に、図３乃至図４を用いて当該電子部品搭載用面付けプリント配線板９の製造方法について説明する。
【００１４】
まず、図３（ａ）に示したように、表裏に金属箔２を備えた絶縁基板１を用意し、所望の位置にドリル等によって貫通孔３ｂを穿孔する（図３（ｂ）参照）。次に、当該貫通孔３ｂのデスミア処理を行った後、図３（ｃ）に示したように、無電解めっき、及び電解めっき処理を行い、当該貫通孔３ｂを含んだ絶縁基板１の全面にめっき層１７を形成して、表裏の金属箔２を接続させる。次いで、図３（ｄ）に示したように、めっき層１７が形成された絶縁基板１の一方の面のみに、一般的なフォトエッチングプロセスによって回路形成加工を行い、配線パターン２ａを形成する。次に、当該配線パターン２ａ形成面のスルーホール３を除いた全面にバインダー５を形成し（図３（ｅ）参照）、当該バインダー５上に絶縁層６を介して外層金属箔２ｃをロールラミネーター等によりラミネートするか、あるいは絶縁層６の片面に金属箔２ｃを備えた樹脂付き金属箔６ａを同じくラミネートする（図４（ｆ）参照）。次に、レーザ加工等により、配線パターン２ａを底部とした非貫通孔を穿孔し、当該非貫通孔のデスミア処理を行った後、無電解めっき、及び電解めっき処理を行うことによって、当該非貫通孔を含んだ外層金属箔２ｃの全面にめっき層１７ａを形成する（図４（ｇ）参照）。次に、めっき層１７ａが形成された外層金属箔２ｃと絶縁基板１の他方の面とに回路形成加工を行って、ボンディングパッド８を形成すると共に、当該ボンディングパッド８と配線パターン２ａ間を接続するビアホール７を形成し、かつ当該ボンディングパッド８を分割ライン１５にかからない程度にコア基板４のスルーホール３とオーバーラップさせることによって、図４（ｈ）に示した電子部品搭載用面付けプリント配線板９を得る。
【００１５】
次に、図５乃至図６を用いて本発明の表面実装部品１６について説明する。
【００１６】
図５は、上記図３乃至図４の製造工程により得られた電子部品搭載用面付けプリント配線板９に、電子部品１１を搭載した状態を示したもので、当該電子部品搭載用面付けプリント配線板９に接着剤１０を介して搭載された電子部品１１と、当該電子部品１１に形成された電極１２と、当該電極１２とボンディングパッド８とを接続するボンディングワイヤー１３と、当該電子部品１１を封止する封止樹脂１４とからなり、当該分割ライン１５に沿ってダイシング加工等を行うことにより、図６に示した端面スルーホール３ａを備えた表面実装部品１６が得られる。
【００１７】
本発明の上記説明においては、スルーホール３とオーバーラップするように形成した配線パターンとしてボンディングパッド８を形成した例を挙げたが、必要により、それ以外の配線パターンを形成するようにしても構わない。更に、当該例ではボンディングパッド８を分割ライン１５にかからないように形成しているが、図８に示したように、当該分割ライン１５を跨いで形成したり、あるいは、図９に示したように、スルーホール３の近傍部に形成することも可能である。
【００１８】
また、本発明の上記説明においては、端面スルーホールが２つのものを例に挙げたが、構成としてはこの限りでなく、２つ以上の端面スルーホールを有するものであってもよく、また、半円状の端面スルーホールだけでなく、縦横の分割ラインが交差する箇所に形成されたスルーホールを分割して得られる４分割の端面スルーホールにおいても、本発明を利用することによって、表面実装部品を高密度化することができる。
【００１９】
また、ビアホール７を形成するために、配線パターン２ａを大きく形成する構成としたが、図７の概略平面図に示したように、当該配線パターン２ａを小さく形成し、当該配線パターン２ａから引出されたサブランド１９を底部としてビアホール７を形成すれば、より高密度化することが可能となる。
【００２０】
また、コア基板４に樹脂付き金属箔６ａ等を積層する際に、スルーホール３に当該樹脂付き金属箔６ａ等の樹脂が流入しないようにする手段として、スルーホール３を除いた全面にバインダー５を形成し、当該バインダー５上に樹脂付き金属箔６ａ等をラミネートする例を用いて説明したが、この他当該樹脂付き金属箔６ａ等を積層する側のみ配線パターン２ａが形成されたコア基板４の孔内に、アルカリで剥離可能なインキを充填した後、当該樹脂付き金属箔６ａ等を積層プレスし、例えば、ビアホール７の形成の際のウインドウエッチング（ビアホール形成部の金属箔の除去）時等に形成されるエッチングレジストの剥離と同時に除去する方法、あるいは、樹脂付き金属箔６ａ等を積層する側のみ配線パターン２ａが形成されたコア基板４と樹脂付き金属箔６ａ等を積層する際に、コア基板４の他方の面に離型フィルムを貼り合わせて積層プレスし、スルーホール３内に当該離型フィルムを入れることによって樹脂の流入を防止し、積層プレス後、当該離型フィルムを剥離する方法等とすることも可能である。
【００２１】
本発明において最も注目すべき点は、コア基板４上に絶縁層６を介してボンディングパッド８を形成し、当該ボンディングパッド８がコア基板４のスルーホール３とオーバーラップ、又は当該スルーホール３の近傍部に形成されている点にある。これにより、電子部品を封止する際の封止樹脂がスルーホール３内に流入するのを防止することができると共に、従来絶縁膜１８によるデッドスペースであった、当該コア基板４上のスルーホール３とその近傍部上に外層パターンを形成することができるため、当該電子部品搭載用面付けプリント配線板、即ち、当該電子部品搭載用面付けプリント配線板によって製造される表面実装部品を高密度化することができる。
【００２２】
【発明の効果】
端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板を本発明の構成とすることによって、コア基板のスルーホール上に位置する外層パターン形成層までパターン形成エリアを広げることができるので、ボンディングエリアを容易に確保することができると共に、当該電子部品搭載用面付けプリント配線板の配線密度を向上せしめることができる。即ち、当該電子部品搭載用面付けプリント配線板によって製造される表面実装部品を小型・高密度化することができる。
【図面の簡単な説明】
【図１】本発明電子部品搭載用面付けプリント配線板の構成を説明するための概略断面説明図。
【図２】本発明電子部品搭載用面付けプリント配線板の構成を説明するための概略平面説明図。
【図３】本発明電子部品搭載用面付けプリント配線板の製造工程（ａ）〜（ｅ）を説明するための概略断面工程図。
【図４】本発明電子部品搭載用面付けプリント配線板の製造工程（ｆ）〜（ｈ）を説明するための概略断面工程図。
【図５】本発明電子部品搭載用面付けプリント配線板に電子部品を搭載した状態を説明するための概略断面説明図。
【図６】本発明表面実装部品の概略断面図。
【図７】サブランドをビアホールの底部とした場合の概略平面説明図。
【図８】本発明電子部品搭載用面付けプリント配線板の他の構成を説明するための概略断面説明図。
【図９】本発明電子部品搭載用面付けプリント配線板の更に他の構成を説明するための概略断面説明図。
【図１０】従来の電子部品搭載用面付けプリント配線板の構成を説明するための概略断面説明図。
【図１１】従来の電子部品搭載用面付けプリント配線板に電子部品を搭載した状態を説明するための概略断面説明図。
【図１２】従来の表面実装部品の概略断面図。
【図１３】従来の電子部品搭載用面付けプリント配線板の問題点を説明するための概略平面説明図。
【符号の説明】
１：絶縁基板
２：金属箔
２ａ：一方の配線パターン
２ｂ：他方の配線パターン
２ｃ：外層金属箔
３：スルーホール
３ａ：端面スルーホール
３ｂ：貫通孔
４：コア基板
５：バインダー
６：絶縁層
６ａ：樹脂付き金属箔
７：ビアホール
８：ボンディングパッド
９，９ａ：電子部品搭載用面付けプリント配線板
１０：接着剤
１１：電子部品
１２：電極
１３：ボンディングワイヤー
１４：封止樹脂
１５：分割ライン
１６，１６ａ：表面実装部品
１７，１７ａ：めっき層
１８：絶縁膜
１９：サブランド
Claims (3)
- 絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板であって、少なくとも絶縁基板の表裏に形成された配線パターンと、少なくとも当該絶縁基板の分割ライン上であって当該表裏の配線パターン間を接続するスルーホールとを備えたコア基板と、当該コア基板の一方の面に絶縁層を介して形成された外層パターンと、当該コア基板の一方の面に形成された配線パターンと当該外層パターンとを接続するビアホールとを有し、かつ当該外層パターンが当該コア基板のスルーホールとオーバーラップしているか、又は当該スルーホールの近傍部に形成されていることを特徴とする電子部品搭載用面付けプリント配線板。
- 絶縁基板の側面に、スルーホールをカットすることによって形成される端面スルーホールを備えた表面実装部品を製造するための電子部品搭載用面付けプリント配線板の製造方法であって、少なくとも表裏に金属箔を備えた絶縁基板の分割ライン上にスルーホールを形成する工程と、当該スルーホールが形成された絶縁基板の一方の面に配線パターンを形成する工程と、当該絶縁基板の一方の面に絶縁層を介して外層金属箔を積層する工程と、当該コア基板の一方の面に形成された配線パターンと当該外層金属箔とを接続するビアホールを形成する工程と、当該外層金属箔と当該絶縁基板の他方の面とを回路形成する工程とを有し、かつ当該外層金属箔の回路形成において、当該回路形成によって形成される外層パターンを当該スルーホールとオーバーラップさせるか、又は当該スルーホールの近傍部に形成することを特徴とする電子部品搭載用面付けプリント配線板の製造方法。
- 請求項１のチップ部品搭載用面付けプリント配線板に搭載された電子部品と、当該電子部品を封止する封止樹脂と、当該封止樹脂を含んだ当該電子部品搭載用面付けプリント配線板を分割することによって形成された端面スルーホールとを備えていることを特徴とする表面実装部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264235A JP2004103859A (ja) | 2002-09-10 | 2002-09-10 | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264235A JP2004103859A (ja) | 2002-09-10 | 2002-09-10 | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004103859A true JP2004103859A (ja) | 2004-04-02 |
Family
ID=32263732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002264235A Pending JP2004103859A (ja) | 2002-09-10 | 2002-09-10 | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004103859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188154A (ja) * | 2008-02-06 | 2009-08-20 | Meiko:Kk | プリント配線板及びその製造方法 |
| WO2015181976A1 (ja) * | 2014-05-30 | 2015-12-03 | 株式会社メイコー | プリント配線基板及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200855A (ja) * | 1999-01-06 | 2000-07-18 | Shinko Electric Ind Co Ltd | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 |
| JP2000340698A (ja) * | 1999-06-01 | 2000-12-08 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2002064164A (ja) * | 2000-08-21 | 2002-02-28 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP2003007911A (ja) * | 2001-06-19 | 2003-01-10 | Citizen Electronics Co Ltd | 表面実装型電子部品とその製造方法 |
-
2002
- 2002-09-10 JP JP2002264235A patent/JP2004103859A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200855A (ja) * | 1999-01-06 | 2000-07-18 | Shinko Electric Ind Co Ltd | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 |
| JP2000340698A (ja) * | 1999-06-01 | 2000-12-08 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2002064164A (ja) * | 2000-08-21 | 2002-02-28 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP2003007911A (ja) * | 2001-06-19 | 2003-01-10 | Citizen Electronics Co Ltd | 表面実装型電子部品とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188154A (ja) * | 2008-02-06 | 2009-08-20 | Meiko:Kk | プリント配線板及びその製造方法 |
| WO2015181976A1 (ja) * | 2014-05-30 | 2015-12-03 | 株式会社メイコー | プリント配線基板及びその製造方法 |
| JP5859678B1 (ja) * | 2014-05-30 | 2016-02-10 | 株式会社メイコー | プリント配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194703A (zh) | 线路基板及其制作方法 | |
| JP2005236244A5 (ja) | ||
| JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
| TW201349957A (zh) | 多層電路板及其製作方法 | |
| JP6189592B2 (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
| TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
| JP2004253761A (ja) | 両面フレキシブルプリント回路基板の製造方法 | |
| TWI700021B (zh) | 同時具有貫孔及盲孔的多層電路板的製法 | |
| CN111432577A (zh) | 一种超薄软硬结合板的感光聚酰亚胺加法、减法线路工艺 | |
| JPH0369191A (ja) | 電子部品内蔵の多層プリント基板 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2004103859A (ja) | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 | |
| JPH01282892A (ja) | 多層印刷配線板の製造方法 | |
| CN112533381B (zh) | 母板制作方法 | |
| JP5317491B2 (ja) | プリント配線板の製造方法 | |
| JP2006253347A (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
| JP2004047587A (ja) | 配線回路基板の製造方法および配線回路基板 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JP2001185854A (ja) | 多層プリント配線板およびその製造方法 | |
| JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| JP2001257470A (ja) | ビルドアップ多層プリント配線板とその製造方法 | |
| JPH0653658A (ja) | 多層プリント配線板 | |
| JP2001308532A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JPH0653657A (ja) | 多層プリント配線板の製造方法 | |
| JP2004063939A (ja) | 半導体パッケージ用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |