JP2660300B2 - 集積回路チップの製造方法 - Google Patents

集積回路チップの製造方法

Info

Publication number
JP2660300B2
JP2660300B2 JP63281139A JP28113988A JP2660300B2 JP 2660300 B2 JP2660300 B2 JP 2660300B2 JP 63281139 A JP63281139 A JP 63281139A JP 28113988 A JP28113988 A JP 28113988A JP 2660300 B2 JP2660300 B2 JP 2660300B2
Authority
JP
Japan
Prior art keywords
wafer
forming
insulating layer
conductive
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63281139A
Other languages
English (en)
Other versions
JPH01168041A (ja
Inventor
アレン・エル・ソロモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GURAMAN EAROSUPEESU CORP
Original Assignee
GURAMAN EAROSUPEESU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GURAMAN EAROSUPEESU CORP filed Critical GURAMAN EAROSUPEESU CORP
Publication of JPH01168041A publication Critical patent/JPH01168041A/ja
Application granted granted Critical
Publication of JP2660300B2 publication Critical patent/JP2660300B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/035—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 発明の背景 この発明は、多数個のモノリシックに集積されたデー
タプロセッサ回路を維持するように形成された、薄いシ
リコンプレートまたはウェーハに関連した応用を見出
す。より詳細には、この発明は、少なくともその１つの
端縁に形成された導電性パッドまたは膜を含み、その端
縁の残余の部分はシリコン材料から絶縁される、シリコ
ンウェーハの上に形成された回路の生産に向けられる。
そのウェーハは積重ねられ、かつ粘着的に接続されて、
その端縁部に沿ってそのモジュールに接続された入力ソ
ース、たとえば赤外検出器アレイに隆起（bump）接着さ
れることができるデータプロモッサモジュールを形成す
る。その入力ソースと逆に、ウェーハの端縁部上に形成
された導電性パッドは、ピン格子アレイまたは印刷回路
基板のようなコネクタコンタクトのアレイに同様に隆起
接着され得る。複数個のモジュールは共に結合され、か
つ電気的に相互接続されることができ、アセンブリ、た
とえば赤外検出器プロセッサアセンブリを形成する。
この発明に従って形成されたシリコンウェーハは、様
々な異なった領域で応用されるであろうが、この発明
は、空間、大きさおよび極めて低い温度の環境で動作す
るための能力に関する特定の要求により、この発明が特
定の利点を有するための基準が提示されるところの、空
間設置の赤外検出システムのためのモジュールの生産に
関連して述べられる。空間に設置されるように設計され
た物体に課された空間および重みの制限の点から見る
と、ペイロードに実質的な重みまたは空間のペナルティ
を課すことなく確実に動作できる、処理モジュールおよ
び接続装置を開発する特定の必要性がある。
赤外署名（signature）によって特徴づけられた物体
の正確な検出および分解能を提供するために、多数のデ
ィスクリートな検出器エレメントを有する検出システム
を利用することが典型的に必要である。その検出器エレ
メントは相互接続されて検出器アレイを形成し、それは
回路に順に接続されて、実質的な視野で「走査」または
「凝視」することを可能とする。したがって、検出器エ
レメントの各々は、隣接した検出器エレメントからの信
号が別個に検出され、かつ処理されることができるよう
な態様で、処理回路に電気的に接続されなければならな
い。検出器エレメントは小さく、かつ非常に近接した間
隔で、たとえば.003インチの中心から中心への間隔で、
配置されるため、検出器エレメントからの処理信号のた
めの回路は、同様の大きさおよび空間の制限に従わなけ
ればならない。検出器エレメントを処理回路に接続する
ための多くの従来の機構は、所要の隔離および信頼性を
提供するのには適切でない。さらに、個々の検出器エレ
メントを専用処理回路に接続するための生産技術は典型
的に高価で、長時間かかり、かつ低い信頼性によって特
徴づけられる。
赤外検出器エレメントと専用処理回路を接続するため
の技術は、プロセッサ回路の入力および出力が電気的に
隔離されることを必要とする。プロセッサ回路が積重ね
られたシリコンウェーハの上に形成される場合、（入力
または出力とプロセッサ回路との間の不所望の交信を妨
げるために）導電性端縁部シリコンウェーハの上に形成
された能動回路から隔離することが必要である。先行の
開示は、半導体ウェーハの垂直な端縁部を変更するが、
これはウェーハが製造され、かつプレートがそこから切
断されて、仕上げられたウェーハの端縁上に非導電性領
域を形成し、この隔離を提供した後に行なわれる。たと
えば、クラーク（Clark）に与えられた米国特許第4,55
1,629号は、積重ねられたウェーハ、すなわちシリコン
集積回路が、半導体ウェーハの金属化された端縁部の間
で選択的にエッチングし、かつ次にエッチング除去され
た材料を絶縁物で再充填することによって、検出器アレ
イに接続されることができると教示している。選択的に
エッチングし、かつこのような小さく薄いウェーハの端
縁部を埋め戻すための技術は、長時間かかり、高価でか
つ困難である。
同一譲受人に譲渡され、シュミッツ（Schmitz）に与
えられた米国特許第4,618,763号は、ウェーハ構造が、
絶縁物サファイアベース上に形成されたエピタキシャル
に成長したシリコンから形成されることを開示する。そ
のシリコンは、端縁部に近いサファイアから除去され
て、絶縁物サブストレートを隔離された導電性膜リード
に与える。実行可能であるが、しかしこの構造は、バル
クシリコンサブストレートを用いるものに比べてあまり
実施されない集積回路技術を使用する。さらに、サファ
イアサブストレートはシリコンよりも製造するのにより
硬くかつより困難であるため、ウェーハを高密度プロセ
ッサチャネルモジュールを形成するのに必要な要求され
た薄さにまで研摩することはより困難であり、かつより
高価である。
発明の概要 この発明は、ウェーハの形成過程においてその表面
に、絶縁材料が充填された溝を形成して、ウェーハの端
の端面に形成される導電性材料の層をウェーハのシリコ
ン材料から隔離することにより、特に集積度の高いプロ
セッサの形成に適した製造方法を実現した、集積回路チ
ップの製造方法を提供することを目的とする。
この目的を達成する本発明の第１の局面における集積
回路チップの製造方法は、ドープされた部分が端縁部か
ら電気的に隔離されるウェーハから集積回路チップを形
成する方法であって、ウェーハの第１の表面に複数個の
溝を形成する工程と、ウェーハの第１の表面を選択的に
ドープする工程と、溝の中に第１の絶縁材料を堆積させ
る工程と、溝の上の少なくとも一部を横切って延在する
ように、ウェーハの第１の表面上に導電性リードを形成
する工程と、溝がウェーハの厚さ方向全体に延在するよ
うにウェーハを薄くする工程と、溝の部分およびその中
の第１の絶縁層が、ウェーハの長さ方向の両端を構成す
るように、ウェーハの長さ方向の両端をトリミングする
工程と、ウェーハの第１の表面上に形成された導電性リ
ードの少なくとも１つと電気的に導通状態であり、導電
性リードの少なくとも１つを介する以外は、第１の絶縁
材料によってウェーハから隔離される導電性材料を、ウ
ェーハの長さ方向の両端の端面に沿って形成する工程と
を備える。
また、本発明の第２の局面における集積回路チップの
製造方法は、多層モノリシック電気回路の構造を平坦な
ウェーハ上に作成する方法であって、ウェーハの表面に
溝を設ける工程と、その溝の中に絶縁材料を充填して第
１の絶縁層を形成する工程と、溝の上を横断して、かつ
その中の第１の絶縁層の上を通る導電性リードを形成す
る工程と、導電性リードの端部および溝の中の第１の絶
縁層の両方がウェーハの端縁表面上に露出するように、
溝の位置でウェーハの端縁の表面を形作る工程とを備え
ている。
さらに、本発明の第３の局面における集積回路チップ
の製造方法は、導電性リードの他の導電配線との接続端
部が、ウェーハの端縁の表面で露出するように多層モノ
リシック電気回路チップの端縁の表面を形成する方法で
あって、ウェーハの平坦な表面に溝を形成する工程と、
溝の中に第１の絶縁層を堆積させる工程と、溝の上を横
断して、かつ溝の中の第１の絶縁層の上を通る複数個の
導電性リードを形成する工程と、複数個の導電性リード
のすべての露出された表面を覆う第３の絶縁層を形成す
る工程と、溝の中の第１の絶縁層が露出するまでウェー
ハを薄くする工程と、溝に沿い、かつウェーハの平坦な
表面に垂直なウェーハの端縁の表面を形づくり、第１の
絶縁層、第３の絶縁層、および導電性リードの接続端部
を、導電性リードの接続端部を第１の絶縁層および第３
の絶縁層の間に挟んだ状態で、ウェーハの端縁の表面に
露出させる工程とを備えている。
さらに、本発明の第４の局面における集積回路チップ
の製造方法は、外部電子回路との電気的接続に当接する
のに適当な集積回路チップを形成する方法であって、長
さと厚さと上表面とを有する半導電性のウェーハの表面
に、ウェーハの厚さの一部にわたって延在する複数個の
溝を形成する工程と溝の中に第１の絶縁層を形成する工
程と、ウェーハの上表面上に、溝の上の少なくとも一部
にわたって延在する導電性リードを含む能動回路を形成
する工程と、溝がウェーハの厚さ方向全体に延在するよ
うにウェーハを薄くする工程と、ウェーハの長さ方向の
両端に溝が位置するように、ウェーハの長さ方向の両端
をトリミングする工程と、ウェーハの長さ方向の両端の
うちの少なくとも一方の端面沿って、導電性リードと外
部電子回路との間の電気的導通を容易にするために、導
電性材料の層を形成する工程とを備えている。
さらに、本発明の第５の局面における集積回路チップ
の製造方法は、外部電子回路と電気的に接続するための
集積回路チップを形成する方法であって、長さと厚さと
上表面とを有する半導電性のウェーハの上表面に、ウェ
ーハの厚さの一部に延在する複数個の溝を形成する工程
と、ウェーハの上表面に、ドープされた半導電性領域を
形成する工程と、溝に絶縁材料を充填して、溝内に第１
の絶縁層を形成する工程と、ウェーハの上表面に、半導
電性領域と電気的導通状態にあり、かつ第１の絶縁層上
の少なくとも一部にわたり延在する導電性リードを選択
的に形成する工程と、導電性リードを選択的に形成する
工程の後に、ウェーハの上表面に沿って、半導電性領域
をを覆い、かつ溝の中の第１の絶縁層の上に延在する第
３の絶縁層を形成する工程と、溝がウェーハの厚さ全体
に延在するようにウェーハを薄くする工程と、ウェーハ
の長さ方向の両端に溝が位置するように、かつ導電性リ
ードがウェーハの長さ方向の端の端面に露出するよう
に、ウェーハの長さ方向の両端をトリミングする工程
と、ウェーハの長さ方向の端の端面に沿って、導電性リ
ードと電気的導通状態にあり、かつ導電性領域と外部電
子回路との間の電気的導通を容易にするための導電性材
料の層を形成する工程とを備えている。
さらに、本発明の第６の局面におる集積回路チップの
製造方法は、外部電子回路との電気的接続に当接するた
めの単一ウェーハ集積回路を形成する方法であって、長
さと厚さと上表面とを有する半導電性のウェーハの表面
に、ウェーハの厚さの一部に延在する複数個の溝を形成
する工程と、ウェーハの上表面にドープされた半導電性
領域を形成する工程と、ウェーハの上表面および溝の内
表面に沿って、半導電性領域を覆うように第２の絶縁層
を形成する工程と、第２の絶縁層のうちの、後に形成さ
れる導電性リードが半導電性領域と接合することになる
領域の部分を選択的に除去する工程と、溝に絶縁材料を
充填して溝の中に第１の絶縁層を形成する工程と、ウェ
ーハの上表面に、半導電性領域と電気的導通状態にあ
り、溝の中の第１の絶縁層の上の少なくとも一部にわた
って延在する導電性リードを選択的に形成する工程と、
溝がウェーハの厚さ全体に延在するようにウェーハを薄
くする工程と、ウェーハの長さ方向の両端に溝が位置す
るように、かつ導電性リードが、ウェーハの長さ方向の
端の端面に露出するようにウェーハの長さ方向の両端を
トリミングする工程と、ウェーハの長さ方向の端の端面
に沿って、導電性リードと電気的導通状態にあり、かつ
半導電性領域と外部電子回路との間の電気的導通を容易
にするための導電性材料の層を形成する工程とを備えて
いる。
好ましい実施例の説明 添付の図面に関連して以下に述べられる詳細な説明
は、この発明の現在のところ好ましい実施例の説明とし
て意図されており、この発明が構成されまたは利用され
得るたった１つの形を表わすようには意図されない。こ
の発明は、示された実施例に関連したこの発明の機能お
よび構成のためのステップのシーケンスを述べる。しか
しながら、同じまたは同等の機能およびシーケンスが、
この発明の精神および範囲内に含まれるようにもまた、
意図される異なった実施例によって達成され得ることを
理解しなければならない。
図面を参照すると、第1A図は、積重ねられてモジュー
ルを形成し、検出器アレイの部分と出力コネクタボード
とピン格子アレイに接続された複数個の集積回路を含
む、１つの応用の斜視図を示す。以下により十分に述べ
られるように、その集積回路は各々この発明に従って形
成されることができる。第1A図に示されたアセンブリ11
は、検出器アレイ部分13と、積重ねられた集積回路モジ
ュール15と、コネクタボード17と、ピン格子アレイ27と
を含む。検出器アレイ部分13は、第1B図に示される13a
のような多くの個々の検出器エレメントから典型的に形
成される。モジュール15は、複数個の個々の集積回路
層、たとえばモジュール15を集合的に形成するように１
つずつ上に積重ねられた15aから形成される。層15aの各
々は、検出器エレメント、たとえば層15aと同じ水平面
上にあるエレメントのための検出器から受取られた処理
信号のための能動回路を維持するように形成される。各
集積回路層は、検出器アレイにある各検出器エレメント
が専用のプロセッサチャネルを有するように、処理回路
を典型的に含む。
第1C図に示されるように、層15aのような個々の集積
回路層の各々の端縁部は、個々の検出器エレメントから
集積回路の専用能動回路部分、すなわちドープされた半
導電性領域へ信号を交信する、複数個の入力リードまた
は導管を露出するように形成される。入力リード18は、
端縁表面19に形成された導電性材料の層と電気的に導通
状態にある。この導電性材料の層として、入力リード18
と電気的に導通する導電性パッド22のような導電性材料
の領域を、端縁表面19に形成することができる。隆起し
た部分または隆起部12は、好ましくは導電性パッド22の
外部の表面に形成されて、検出器アレイ13に含まれる検
出器素子と、それが接続される入力リード18との電気的
導通を容易にする。絶縁物被覆26は、層15aの上表面に
沿って設けてもよい。第1B図にさらに示されるように、
検出器アレイ13は、検出器アレイ13と入力リード18との
電気的接続を容易にするために用いられるバッファボー
ド21を設けてもよい。同一譲受人に譲渡された、検出器
インターフェイス装置（Detector Interface Device）
という表題の同時係属中の特許出願第034,143号にさら
にに開示されるように、バッファボード21は、検出器ア
レイ13の構成および試験可能性に関連した利点をもまた
提供することができる。以下により十分に述べられるよ
うに、この発明は、層15aの端縁の表面19上でパッド22
の形成を可能にし、導電性リード18を介する以外は、シ
リコンサブストレート23から導電性パッド22を隔離する
ための効果的でかつ信頼性の高い技術を提供する。この
発明は層15aの製作過程でこの隔離がもたらされること
を可能にし、かつ絶縁物領域を埋め戻し、層15aの端縁
でリード18を露出させるような層15aのさらに他の処理
を必要としない。この発明は、層15aの端縁部をエッチ
ングし、かつエッチングされた領域に絶縁物を与える必
要性を避ける。したがってこの発明は、ウェーハの製作
後の層の操作に相関した長時間かかるステップを有利に
解消する。
コネクタボード17は、好ましくは複数個の導電性領域
25a,25b等を提供するように形成される。その導電性領
域は、モジュール15を形成すると層の電気的接続を当接
する際に各々配置される。以下に詳しく述べられていな
いが、検出器アレイ13とモジュール15との電気的導通に
関連して述べられたこの発明の原理は、モジュール15と
コネクタボード17との電気的導通を容易にすることに関
して等しく適用できる。ピン格子アレイ27は、導電性領
域25a、25b等から、さらに他の処理が生じる外部の回路
へ信号を交信する。
第２図に包括的に示されるように、集積回路層15aを
形成するのに使用されるシリコンウェーハ31は、その表
面に形成された複数個の堀または溝33を有するように構
成されることができる。以下により十分に述べられるよ
うに、堀33はチップの端縁部を絶縁する絶縁物材料で充
填されることができる。以下に述べられる技術を適用す
ることにより、シリコンウェーハ31は複数個のチップを
生産することができ、その各々は１対の溝33によって縦
方向に規定され、かつ所望の幅に切断される。
第3A図ないし第3F図は、この発明に従ってチップ（層
15a）を形成する第１の例示の態様を示す断面図であ
る。第3A図ないし第3F図は、この発明に従って構造を形
成する２ウェーハ方法を示す。第3A図に示されるよう
に、ウェーハ35および37は典型的にシリコンウェーハで
あるが、ウェーハの対向表面に配置された溝39、41、43
および45を有するように各々形成される。その溝は鋸引
き（sawing）またはエッチングを含む複数個の公知の技
術のいずれかによって形成されることができる。ウェー
ハの１つ、たとえばウェーハ35には、その表面に沿って
延在する絶縁酸化被覆をさらに設けることができる。以
下により十分に述べられるように、溝39、41、43および
45は絶縁材料、たとえば二酸化シリコン（SiO2）により
充填されることができる。
第3B図に示すように、ウェーハ35および37は、それぞ
れの溝39,41,43および45が形成された表面同士を対向さ
せて接合させる。ウェーハ35が接合されると、絶縁材料
を充填されたウェーハ35の溝39および41とウェーハ37の
溝42および44とは、それぞれ堀42と堀44とを形成するよ
うに配置される。また第3C図に示すように、ウェーハ35
の上部は、ウェーハ35の主要部分を構成するシリコン材
料が、堀42および44と、典型的にはSiO2で形成される絶
縁物層47によって境界をなすように除去される。
第3D図に示されるように、能動集積回路は、ドープさ
れた領域46の形成によりウェーハ部分35の表面上に形成
される。ドープされた領域46は、半導電性サブストレー
トにモノリシック集積回路を形成するための従来の技術
に従って形成されることができる。導電性モードのパタ
ーン48は、ドープされた領域46の間に相互接続を設け、
かつ堀42および44にわたり延在する。導電性リード48
は、金属、ポリシリコンまたは他の同様の導電性材料か
ら形成されることができる。入力リード18および出力リ
ード16は、能動回路46と電気的交信があるように配置さ
れ、絶縁堀42および44にわたり、かつそれを越えて延在
する。絶縁物被覆52は、導電性リーオ48を覆うように形
成される。絶縁物被覆52は、二酸化シリコンまたはシリ
コン窒化物のような多くの公知の絶縁材料のいずれかに
より形成されることができる。
第3E図に示されるように、シリコンは、たとえば所要
のチップの厚さに研摩し、またはラッピング（lappin
g）することによってウェーハ37から除去される。堀42
および44がウェーハ37の下方表面にまで延在するよう
に、十分なシリコンが除去される。第3F図に示されるよ
うに、チップ20または層15aは、堀42および44を横断す
るウェーハを介して切断または鋸引きにより形成され
る。堀42および44にわたって延在するリード16および18
を除いて、回路46は、結果として生じる複号チップ20の
他のすべての端縁部から隔離される。その結果として回
路46は、リード16および18のそれぞれの端縁部49および
51を介する場合を除いて他のいかなる回路との電気的交
信から隔離される。次に、第1C図に示すように、ウェー
ハの端縁表面に導電性材料の層が形成されて、この導電
性材料の層がリード16および18と電気的に導通すること
により、リード16および18を介しての外部回路との信号
の交信を容易にする。入力／出力コネクタから能動回路
を隔離するために、いかなるエッチング、充填または他
の隔離技術も実現される必要がない。
この発明の結果として、多重複合チップ20は、粘着的
に積重ねられ、かつ十分に隔離され、または絶縁された
接続で検出器アレイに接続されるであろう。シリコン本
体35は、堀42および44によって端縁部から隔離されるた
め、チップからの入力および出力信号は、入力および出
力リード16および18の端縁部49および51との接続を介す
る場合を除いて、回路46に交信されることができない。
したがって、複合チップ20の端部は、ウェーハの製作工
程の間に能動回路から隔離される。すなわち、絶縁堀42
および44を形成することにより、かつ堀42および44がチ
ップの長さを規定するようにチップを寸法調整すること
により隔離される。チップ20の上表面は、絶縁物被覆52
により、またはチップ20を積重ねるのに用いられる絶縁
粘着性物質により周囲の環境から隔離される。シリコン
本体30は、絶縁酸化層47によりチップ20の下方のシリコ
ン部分からさらに隔離される。以下により十分に述べら
れるように、この発明は、チップの最上部に絶縁物被覆
52を与えられた１つの層から、または絶縁物チップのス
タック粘着性物質によって構成されることができる。
上記工程の代わりに、第4A図、第4B図および第4C図に
示された工程によっても、上述と同様の構成の複合チッ
プ40を形成することができる。この工程において複合チ
ップ40は、ウェーハ37の溝43および45に絶縁材料を充填
する工程がウェーハ35および37同士を接合する後に行わ
れる点を除いて、上記第3A図ないし第3F図に示す工程と
同様に形成される。すなわち、第4A図、第4B図および第
4C図に示された工程においては、複合チップが所要の厚
さになるように削り落とされて溝43および45を露出した
後に、それらの溝43および45は、たとえばガラスまたは
樹脂などの絶縁材料によって充填される。第4C図に示さ
れるように、結果として生じるチップは、その縦の端縁
をトリミングした後、絶縁物により充填された溝43およ
び45を含み、かつその中に配置された二酸化シリコンの
本体を有する溝39および41を含む。
第5A図、第5B図および第5C図は、溝がガラスまたは樹
脂によって充填される他の実施例を示す。溝43および45
はウェーハ部分37の表面に形成される。溝39および41
は、絶縁材料の層で覆われる。すなわち、それは二酸化
シリコンであり、層47としてウェーハ35の表面に横断し
て延在する。層47は、溝39および41の内部を覆う。第5C
図に示されるように、ウェーハ部分37が所要の厚さに薄
くされた後、溝39、41、43および45は絶縁物材料、たと
えば第5D図に示されるようなガラスまたは樹脂で充填さ
れる。導電性リード16、18および48ならびに絶縁層52の
適用とトリミングは、第5E図および第5F図に示され、か
つ上述のように進行する。
第6A図ないし第6J図は、能動回路が２つのシリコン本
体の間に挾み込まれる他の絶縁されたサブストレートの
構成を示す。平行した溝43および45は、第6A図に示され
るようにウェーハ37で鋸引きされる。能動回路46は、第
6B図に示されるようにウェーハに形成され、かつウェー
ハの表面は酸化物47aで覆われる。溝43および45は、第6
C図に示されるようにガラスまたたは樹脂で充填され
る。金属リード16、18および48は、第6D図に示されるよ
うに形成される。層47aは、導電性リード16、18および4
8が能動回路46に接触するように意図されたところから
選択的に除去される。溝39および41ならびに酸化物被覆
47bを有する第２のシリコンウェーハ35は、第6E図に示
されるように準備される。ウェーハ37の上表面に与えら
れた樹脂粘着性被覆55もまた第6E図に示される。次いで
２つの８ウェーハ35および37が、第6F図に示されるよう
に粘着的に接着される。次にウェーハ35が薄くされて第
6G図に示されるように溝39および41を露出させる。溝39
および41は第6H図に示されるように樹脂で充填される。
ウェーハ37が薄くされて第6I図に示されるように堀43お
よび45を露出させる。次いでチップが複合ウェーハから
鋸引きされて、上述の構造を有するチップを得る。この
絶縁されたサブストレートまたは２ウェーハ実施例は、
より高いウェーハ製作の歩留りをもたらすべきである。
なぜならば回路が形成され、かつあらゆる高温処理工程
が完了した後でウェーハが接着され、かつ薄くされるか
らであ。さらに、どちらのウェーハの溝も相対的に深く
されることができるため、堀を露出させるようにウェー
ハを薄くすることは、先に述べられた複合サブストレー
トの実施例に比べると、必ずしも決定的に重要な工程で
はない。
第3A図ないし第6J図に関連して述べられた実施例の各
々は、共に組にされて複合ウェーハを形成する１対の半
導電性シリコンを利用する技術を使用している。しかし
ながら、この発明の特徴および利点は、単一のウェーハ
構成を利用することにより得られられることが理解され
ねばならない。残余の図に関して述べられたように、単
一のウェーハは絶縁堀を設けてられてチップの端縁部を
絶縁し、かつ上方の絶縁層を設けられてチップの上方部
を絶縁することができる。先に述べられたように、絶縁
堀は二酸化シリコンのような酸化充填物を有するように
形成され、またはガラスもしくは樹脂の充填物を設ける
ことができる。
第7A図ないし第7D図は、この発明の教示を利用した単
一の層の構成を示す。第7A図ないし第7C図に示されるよ
うに、ウェーハ37には浅い溝43および45が設けられる。
酸化物層47は、ウェーハ部分37の上表面に沿って設けら
れ、上述の絶縁材料で充填される溝43および45に横断し
て延在する。層47は、ウェーハ37の表面に沿って選択的
に除去され、能動回路46ならびに導電性リード16、18お
よび48の形成を容易にする。第7C図および第7D図に示さ
れるように、ウェーハ37の上表面には、導電性リード1
6、18および48を包む導電性および粘着性絶縁層52が設
けられる。次いでウェーハ部分37は、第7C図および第8D
図に示されるように、所要の厚さにまで薄くされて、ま
た、その長さの方向の両端もトリミングされて、長さ方
向の寸法が調整される。複合サブストレートの構成に関
して、単一層のチップは、その端縁の表面に金属化パッ
ドを設けられ、それはチップを検出器アレイおよびコネ
クタボードに接続する。第7A図ないし第7D図に従って形
成されたチップは、同様に積重ねられて、検出器アレイ
と当接する電気的接続において配置されるプロセッサモ
ジュールを形成する。
第8A図ないし第8D図は、堀を充填するのに耐高温材料
およびSiO2（二酸化シリコン）よりもガラスまたは樹脂
が用いられた第7A図にないし、第7D図に開示されたもの
と同様の構成技術を示す。第8A図に示されるように、溝
43および45はウェーハ内で切断され、能動回路46はウェ
ーハ内で形成されかつ、絶縁層47、たとえばSiO2はウェ
ーハの上表面に設けられる。第8B図に示されるように、
溝43および45はガラスまたは樹脂で充填され、かつ金属
リード16、18および48が与えられる。絶縁層47は、リー
ド16、18および48が能動回路46と接触するところで選択
的に除去される。第8C図に示されるように、その構造の
最上部の表面は、ポリイミドまたはエポキシ樹脂のよう
な絶縁樹脂55の薄い層で覆われる。次いで、ウェーハ47
は薄くされて堀47を露出させ、第8D図に示されるよう
に、適当な長さに切断または鋸引きされて複合チップ40
を形成する。
第9A図ないし第9D図は、第9D図で示される同じ複合チ
ップ40が、異なったシーケンスの構成ステップを利用し
てどのように形成されるのかを示す。第9A図ないし第9D
図で示される実施例では、ウェーハ37はまず所要の厚に
まで薄くされ、その後、絶縁材料で溝43および45が充填
されるウェーハ37が薄くされた後、溝が絶縁材料で充填
される場合、第9B図に示されるように、次いで分離され
るセグメントがその適当な相関した位置に残ることを確
実にするために、ウェーハは溝の充填の前にベースに支
持されなければならない。第9D図に示される実施例の構
成の残余の部分は、第8A図ないし第8D図に関連して述べ
られたものと同様である。
図示された実施例に関連して上述されたように、この
発明に従って堀を巡らされたチップを構成するのに様々
な技術を使用してもよい。その堀を巡らされたチップ
は、前述のように単一のウェーハまたは共に接着された
１対のウェーハから形成されてもよい。もし望むなら
ば、チップは特定の応用に適切なように、別個のまたは
相互接続された電気回路の型のどちらかとともに、共に
接着された３つ以上の層を含むように形成されるであろ
う。サブストレートまたは絶縁物の充填物を形成するの
に用いられる層および材料の厚さもまた、特定の応用の
要求に従って変更してもよい。さらに、この発明は赤外
検出システム以外の分野、たとえば積重ねられ、かつ相
互接続されたモノリシック積層回路チップを含むデータ
処理システムに関連した分野での応用を有することが予
期される。
この発明の精神および範囲から逸脱することなく構成
部分の構造および機能を実現するように、これらのなら
びに他の修正および代用を行なってもよい。
【図面の簡単な説明】
第1A図は、複数個の積重ねられた集積回路を含むように
形成された赤外検出システムの展開斜視図である。 第1B図および第1C図は、第1A図の拡大断面図である。 第２図は、この発明に従って構造を形成するのに用いら
れた例示のシリコンウェーハの上面図である。 第3A図ないし第3F図は、この発明に従ってマルチウェー
ハチップを形成する第１の例示の態様を示す側面図であ
る。 第4A図ないし第4C図は、この発明に従ってマルチウェー
ハチップを形成する第２の例示の態様を示す側面図であ
る。 第5A図ないし第5F図は、この発明に従って第３のマルチ
ウェーハチップを形成する第３の例示の態様を示す側面
図である。 第6A図ないし第6J図は、この発明に従ってマルチウェー
ハチップを形成する第４の例示の態様を示す側面図であ
る。 第7A図ないし第7D図は、この発明に従って単一のウェー
ハチップを形成する第１の例示の態様を示す側面図であ
る。 第8A図ないし第8D図は、この発明に従って単一のウェー
ハチップを形成する第２の例示の態様を示す側面図であ
る。 第9A図ないし第9D図は、この発明に従って単一のウェー
ハチップを形成する第３の例示の態様を示す側面図であ
る。 図において、15は集積回路モジュール、15aは集積回路
層、16,18,48は導電性リード、31,35,37はウェーハ、3
3,39,41,43,45は溝、42,44は絶縁堀、46はドープされた
領域である。

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】ドープされた部分が端縁部から電気的に隔
    離されるウェーハから集積回路チップを形成する方法で
    あって、 ウェーハの第１の表面に複数個の溝を形成する工程と、 ウェーハの第１の表面を選択的にドープする工程と、 前記溝を充填するように、第１の絶縁層を形成する工程
    と、 前記溝の上の少なくとも一部を横切って延在するよう
    に、前記ウェーハの第１の表面上に導電性リードを形成
    する工程と、 前記溝がウェーハの厚さ方向全体に延在するようにウェ
    ーハを薄くする工程と、 前記溝の部分およびその中の第１の絶縁層が、ウェーハ
    の長さ方向の両端を構成するように、ウェーハの長さ方
    向の両端をトリミングする工程と、 ウェーハの第１の表面上に形成された前記導電性リード
    の少なくとも１つと電気的に導通状態であり、前記導電
    性リードの少なくとも１つを介する以外は、前記第１の
    絶縁層によってウェーハから隔離される導電性材料を、
    ウェーハの長さ方向の両端の端面に沿って形成する工程
    と を備えた、集積回路チップの製造方法。
  2. 【請求項２】溝に第１の絶縁層を形成する前記工程が、
    ウェーハを薄くする前記工程よりも前に行なわれる、請
    求項１に記載の集積回路チップの製造方法。
  3. 【請求項３】ウェーハを薄くする前記工程が、溝に第１
    の絶縁層を形成する前記工程よりも前に行われる、請求
    項１に記載の集積回路チップの製造方法。
  4. 【請求項４】導電性リードを形成する前記工程の前に、
    ウェーハの第１の表面上に第２の絶縁層を形成する工程
    と、前記導電性リードとドープされたウェーハの表面と
    の間の電気的導通を容易にするように、前記第２の絶縁
    層を選択的にエッチングする工程とをさらに含む、請求
    項１に記載の集積回路チップの製造方法。
  5. 【請求項５】前記第２の絶縁層を形成する工程におい
    て、前記第２の絶縁層が、実質的にウェーハの長さ方向
    全体にわたって延在するように形成される、請求項４に
    記載の集積回路チップの製造方法。
  6. 【請求項６】導電性リードを形成する前記工程の後に、
    ウェーハの第１の表面上に第３の絶縁層を形成する工程
    をさらに含む、請求項５に記載の集積回路チップの製造
    方法。
  7. 【請求項７】集積回路チップを形成する前記一連の工程
    を複数回繰り返して複数個の集積回路チップを形成し、
    かつ前記複数個の集積回路チップを垂直なアレイに配置
    する工程をさらに含む、請求項６に記載の集積回路チッ
    プの製造方法。
  8. 【請求項８】多層モノリシック電気回路の構造を平坦な
    ウェーハ上に形成する方法であって、 ウェーハの表面に溝を設ける工程と、 その溝の中に絶縁材料を充填して、第１の絶縁層を形成
    する工程と、 前記溝の上を横断して、かつその中の第１の絶縁層の上
    を通る導電性リードを形成する工程と、 前記導電性リードの端部および前記溝の中の第１絶縁層
    の両方がウェーハの端縁表面上に露出するように、前記
    溝の位置でウェーハの端縁の表面を形作る工程と を備えた、集積回路チップの製造方法。
  9. 【請求項９】導電性リードの他の導電配線との接続端部
    が、ウェーハの端縁の表面で露出するように多層モノリ
    シック電気回路チップの端縁の表面を形成する方法であ
    って、 ウェーハの平坦な表面に溝を形成する工程と、 前記溝の中に第１の絶縁層を堆積させる工程と、 前記溝の上を横断して、かつ前記溝の中の前記第１の絶
    縁層の上を通る複数個の導電性リードを形成する工程
    と、 前記複数個の導電性リードのすべての露出された表面を
    覆う第３の絶縁層を形成する工程と、 前記溝の中の前記第１の絶縁層が露出するまでウェーハ
    を薄くする工程と、 前記溝に沿い、かつウェーハの前記平坦な表面に垂直な
    ウェーハの端縁の表面を形づくり、前記第１の絶縁層、
    前記第３の絶縁層、および前記導電性リードの接続端部
    を、前記導電性リードの接続端部を前記第１の絶縁層お
    よび前記第３の絶縁層の間に挟んだ状態で、ウェーハの
    前記端縁の表面に露出させる工程と を備えた、集積回路チップの製造方法。
  10. 【請求項１０】外部電子回路との電気的接続に当接する
    のに適当な集積回路チップを形成する方法であって、 長さと厚さと上表面とを有する半導電性のウェーハの表
    面に、ウェーハの厚さの一部にわたって延在する複数個
    の溝を形成する工程と、 前記溝の中に第１の絶縁層を形成する工程と、 ウェーハの上表面上に、前記溝の上の少なくとも一部に
    わたって延在する導電性リードを含む能動回路を形成す
    る工程と、 前記溝がウェーハの厚さ方向全体に延在するようにウェ
    ーハを薄くする工程と、 ウェーハの長さ方向の両端に前記溝が位置するように、
    ウェーハの長さ方向の両端をトリミングする工程と、 ウェーハの長さ方向の両端のうちの少なくとも一方の端
    面沿って、前記導電性リードと外部電子回路との間の電
    気的導通を容易にするために、導電性材料の層を形成す
    る工程と を備えた、集積回路チップの製造方法。
  11. 【請求項１１】能動回路を形成する前記工程が、ウェー
    ハの表面の一部をドープし、かつ、前記導電性リード
    を、前記ウェハの前記ドープされた表面と電気的導通状
    態になるようにウェーハの第１の表面に形成する工程を
    含む、請求項10記載の集積回路チップの製造方法。
  12. 【請求項１２】ウェーハの長さ方向の両端をトリミング
    する前記工程が、前記溝の一部をトリミングし、かつ能
    動回路との電気的導通を容易にするように前記導電性リ
    ードの少なくとも１つの接続端部を露出させる工程を含
    む、請求項10記載の集積回路チップの製造方法。
  13. 【請求項１３】前記溝の中に第１の絶縁層を形成する前
    記工程が、ウェーハの表面の溝を絶縁材料で実質的に充
    填することを含む、請求項10記載の集積回路チップの製
    造方法。
  14. 【請求項１４】前記溝の中に第１の絶縁層を形成する工
    程が、前記溝の中に二酸化シリコンの層を形成すること
    を含む、請求項10記載の集積回路チップの製造方法。
  15. 【請求項１５】前記能動回路を包み込むように、ウェー
    ハの表面上に第３の絶縁層を形成する工程をさらに含
    む、請求項10記載の集積回路チップの製造方法。
  16. 【請求項１６】前記導電性リードを形成する工程の前
    に、ウェーハの表面上に第２の絶縁層を形成し、かつ能
    動回路の少なくとも一部分の上にある前記第２の絶縁層
    の部分を選択的に除去する工程をさらに含む、請求項10
    記載の集積回路チップの製造方法。
  17. 【請求項１７】外部電子回路と電気的に接続するための
    集積回路チップを形成する方法であって、 長さと厚さと上表面とを有する半導電性のウェーハの上
    表面に、ウェーハの厚さの一部に延在する複数個の溝を
    形成する工程と、 ウェーハの上表面に、ドープされた半導電性領域を形成
    する工程と、 前記溝に絶縁材料を充填して、前記溝内に第１の絶縁層
    を形成する工程と、 ウェーハの上表面に、前記半導電性領域と電気的導通状
    態にあり、かつ前記第１の絶縁層上の少なくとも一部に
    わたり延在する導電性リードを選択的に形成する工程
    と、 導電性リードを選択的に形成する前記工程の後に、ウェ
    ーハの上表面に沿って、前記半導電性領域をを覆い、か
    つ前記溝の中の第１の絶縁層の上に延在する第３の絶縁
    層を形成する工程と、 前記溝がウェーハの厚さ全体に延在するようにウェーハ
    を薄くする工程と、 ウェーハの長さ方向の両端に前記溝が位置するように、
    かつ前記導電性リードがウェーハの長さ方向の端の端面
    に露出するように、ウェーハの長さ方向の両端をトリミ
    ングする工程と、 ウェーハの長さ方向の端の端面に沿って、前記導電性リ
    ードと電気的導通状態にあり、かつ前記半導電性領域と
    外部電子回路との間の電気的導通を容易にするための導
    電性材料の層を形成する工程と を備えた、集積回路チップの製造方法。
  18. 【請求項１８】前記導電性リードを形成する工程の前
    に、能動回路を形成したウェーハの表面上に第２の絶縁
    層を形成し、かつ後に形成される前記導電性リードが前
    記能動回路と接合することになる領域の前記第２の絶縁
    層の部分を選択的に除去する工程をさらに含む、請求項
    17記載の集積回路チップの製造方法。
  19. 【請求項１９】外部電子回路と電気的に接続するための
    単一ウェーハ集積回路を形成する方法であって、 長さと厚さと上表面とを有する半導電性のウェーハの表
    面に、ウェーハの厚さの一部に延在する複数個の溝を形
    成する工程と、 ウェーハの上表面にドープされた半導電性領域を形成す
    る工程と、 ウェーハの上表面および前記溝の内表面に沿って、前記
    半導電性領域を覆うように第２の絶縁層を形成する工程
    と、 前記第２の絶縁層のうちの、後に形成される導電性リー
    ドが前記半導電性領域と接合することになる領域の部分
    を選択的に除去する工程と、 前記溝に絶縁材料を充填して前記溝の中に第１の絶縁層
    を形成する工程と、 ウェーハの上表面に、前記半導電性領域と電気的導通状
    態にあり、前記溝の中の第１の絶縁層の上の少なくとも
    一部にわたって延在する導電性リードを選択的に形成す
    る工程と、 前記溝がウェーハの厚さ全体に延在するようにウェーハ
    を薄くする工程と、 ウェーハの長さ方向の両端に前記溝が位置するように、
    かつ前記導電性リードが、ウェーハの長さ方向の端の端
    面に露出するようにウェーハの長さ方向の両端をトリミ
    ングする工程と、 ウェーハの長さ方向の端の端面に沿って、前記導電性リ
    ードと電気的導通状態にあり、かつ前記半導電性領域と
    外部電子回路との間の電気的導通を容易にするための導
    電層を形成する工程と を備えた、集積回路チップの製造方法。
JP63281139A 1987-11-18 1988-11-07 集積回路チップの製造方法 Expired - Lifetime JP2660300B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/122,178 US4794092A (en) 1987-11-18 1987-11-18 Single wafer moated process
US122,178 1987-11-18

Publications (2)

Publication Number Publication Date
JPH01168041A JPH01168041A (ja) 1989-07-03
JP2660300B2 true JP2660300B2 (ja) 1997-10-08

Family

ID=22401151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281139A Expired - Lifetime JP2660300B2 (ja) 1987-11-18 1988-11-07 集積回路チップの製造方法

Country Status (5)

Country Link
US (1) US4794092A (ja)
EP (1) EP0317083B1 (ja)
JP (1) JP2660300B2 (ja)
CA (1) CA1296814C (ja)
DE (1) DE3879629T2 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4994902A (en) * 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5013687A (en) * 1989-07-27 1991-05-07 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5315147A (en) * 1989-09-25 1994-05-24 Grumman Aerospace Corporation Monolithic focal plane array
US4988641A (en) * 1989-10-10 1991-01-29 Grumman Aerospace Corporation Graphotaxially forming a photosensitive detector array
US5013919A (en) * 1989-10-17 1991-05-07 Grumman Aerospace Corporation Detector element signal comparator system
US5036203A (en) * 1989-12-20 1991-07-30 Grumman Aerospace Corporation Superimposed detector arrays having optical filters
US5075238A (en) * 1990-04-13 1991-12-24 Grumman Aerospace Corporation Detector interface device
US5030828A (en) * 1990-06-25 1991-07-09 Grumman Aerospace Corporation Recessed element photosensitive detector array with optical isolation
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
US5138164A (en) * 1991-07-15 1992-08-11 Grumman Aerospace Corporation Infrared detector subarray with integral optical filter
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
US5209798A (en) * 1991-11-22 1993-05-11 Grunman Aerospace Corporation Method of forming a precisely spaced stack of substrate layers
WO1993012540A1 (en) * 1991-12-10 1993-06-24 Vlsi Technology, Inc. Integrated circuit with variable pad pitch
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
EP0568312A3 (en) * 1992-04-27 1993-12-29 Seiko Instr Inc Semiconductor device with driver chip and methods of manufacture
DE69330630T2 (de) * 1992-05-15 2002-06-13 Irvine Sensors Corp Nichtleitende randschicht für integrierten stapel von ic chips
JP3621093B2 (ja) * 1992-09-14 2005-02-16 シェルケース・リミテッド 集積回路装置を製造するための方法及び装置
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
FR2715250B1 (fr) * 1994-01-19 1996-04-05 Commissariat Energie Atomique Dispositif tridimensionnel de détection de rayonnement et procédé de fabrication de ce dispositif.
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5517754A (en) * 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5536948A (en) * 1994-08-23 1996-07-16 Grumman Aerospace Corporation Infrared detector element substrate with superlattice layers
US5475224A (en) * 1994-08-26 1995-12-12 Grumman Aerospace Corporation Infrared detector substrate with breakaway test tabs
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5599744A (en) * 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US6338973B1 (en) * 1997-08-18 2002-01-15 Texas Instruments Incorporated Semiconductor device and method of fabrication
US6191474B1 (en) * 1997-12-31 2001-02-20 Micron Technology, Inc. Vertically mountable interposer assembly and method
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
US5943574A (en) * 1998-02-23 1999-08-24 Motorola, Inc. Method of fabricating 3D multilayer semiconductor circuits
US6242778B1 (en) 1998-09-22 2001-06-05 International Business Machines Corporation Cooling method for silicon on insulator devices
US6187611B1 (en) * 1998-10-23 2001-02-13 Microsemi Microwave Products, Inc. Monolithic surface mount semiconductor device and method for fabricating same
US6281576B1 (en) 1999-06-16 2001-08-28 International Business Machines Corporation Method of fabricating structure for chip micro-joining
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US7268081B2 (en) * 2000-11-02 2007-09-11 California Institute Of Technology Wafer-level transfer of membranes with gas-phase etching and wet etching methods
WO2002043118A2 (en) * 2000-11-02 2002-05-30 California Institute Of Technology Wafer-level transfer of membranes in semiconductor processing
AU2002216352A1 (en) * 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7591958B2 (en) * 2004-09-14 2009-09-22 Stmicroelectronics Sa Thin glass chip for an electronic component and manufacturing method
US20060071316A1 (en) * 2004-09-24 2006-04-06 Emory Garth Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
FR2893448A1 (fr) * 2005-11-15 2007-05-18 St Microelectronics Sa Dispositif semi-conducteur a plusieurs puces de circuits integres assemblees et procede d'assemblage et de connexion electrique de puces de circuits integres
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8572841B2 (en) 2008-03-19 2013-11-05 Harris Corporation Printed wiring board assembly and related methods
FR3030880B1 (fr) * 2014-12-19 2018-05-11 Commissariat Energie Atomique Procede de transformation d'un dispositif electronique
CN112492752A (zh) * 2020-11-02 2021-03-12 苏州浪潮智能科技有限公司 一种芯片管脚扩充装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) * 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
US4040169A (en) * 1974-03-04 1977-08-09 Watkins-Johnson Co. Method of fabricating an array of semiconductor devices
JPS55133553A (en) * 1979-04-03 1980-10-17 Hitachi Ltd Semiconductor integrated device
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4403238A (en) * 1980-12-08 1983-09-06 Irvine Sensors Corporation Detector array focal plane configuration
JPS58200554A (ja) * 1982-05-19 1983-11-22 Hitachi Ltd 半導体装置の製造方法
JPS59186345A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4468857A (en) * 1983-06-27 1984-09-04 Teletype Corporation Method of manufacturing an integrated circuit device
JPS6038861A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 相補型の半導体集積回路装置の製造方法
US4575762A (en) * 1983-09-12 1986-03-11 Rockwell International Corporation Integrated processor board assembly
JPS6081839A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd 半導体装置の製造方法
JPS6118164A (ja) * 1984-07-04 1986-01-27 Mitsubishi Electric Corp 半導体装置
US4618763A (en) * 1985-04-12 1986-10-21 Grumman Aerospace Corporation Infrared focal plane module with stacked IC module body

Also Published As

Publication number Publication date
EP0317083A2 (en) 1989-05-24
CA1296814C (en) 1992-03-03
US4794092A (en) 1988-12-27
DE3879629T2 (de) 1993-07-01
DE3879629D1 (de) 1993-04-29
EP0317083B1 (en) 1993-03-24
JPH01168041A (ja) 1989-07-03
EP0317083A3 (en) 1990-04-18

Similar Documents

Publication Publication Date Title
JP2660300B2 (ja) 集積回路チップの製造方法
JP2660299B2 (ja) 複合ウェーハ型集積回路チップの製造方法
US4551629A (en) Detector array module-structure and fabrication
US4672737A (en) Detector array module fabrication process
CN101714512B (zh) 具有三维层叠结构的半导体器件的制造方法
US5231304A (en) Framed chip hybrid stacked layer assembly
US3388301A (en) Multichip integrated circuit assembly with interconnection structure
EP1353373B1 (en) Hermetically sealed package for an electronic component
JP3694021B2 (ja) 半導体デバイスの製造方法
EP2403659B1 (en) Monolithic integrated cmuts fabricated by low-temperature wafer bonding
TW586196B (en) System on a package fabricated on a semiconductor or dielectric wafer
KR100210211B1 (ko) 집적화된 표면 인터커넥트 및 소자들을 갖는 반도체칩 및 전자모듈과 이를 제조하는 방법
JPH07506936A (ja) ３次元集積回路およびその製造方法
US20050242413A1 (en) Capacitive dynamic quantity sensor and semiconductor device
EP0161246B1 (en) Detector array module-structure and fabrication
US7271026B2 (en) Method for producing chip stacks and chip stacks formed by integrated devices
KR100253352B1 (ko) 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
US5381033A (en) Dielectrics dividing wafer
JPH04103146A (ja) 半導体装置及びその製造方法
JPS61154142A (ja) 半導体装置の製造方法
JPH06177133A (ja) 積層型半導体集積回路
WO2002023630A2 (en) Micromachined silicon block vias for transferring electrical signals to the backside of a silicon wafer
JPH04107968A (ja) 半導体装置およびその製造方法
JPH077175A (ja) 光結合装置
JPH0770643B2 (ja) 配線基板