CN112492752A - 一种芯片管脚扩充装置 - Google Patents

一种芯片管脚扩充装置 Download PDF

Info

Publication number
CN112492752A
CN112492752A CN202011204387.4A CN202011204387A CN112492752A CN 112492752 A CN112492752 A CN 112492752A CN 202011204387 A CN202011204387 A CN 202011204387A CN 112492752 A CN112492752 A CN 112492752A
Authority
CN
China
Prior art keywords
chip
pins
present
expansion board
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011204387.4A
Other languages
English (en)
Inventor
司云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011204387.4A priority Critical patent/CN112492752A/zh
Publication of CN112492752A publication Critical patent/CN112492752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种芯片管脚扩充装置，所述装置包括：扩展板，所述扩展板上设有多个规则排列的管脚，所述扩展板焊接到主芯片边缘，扩展主芯片的管脚数量。本发明在相同尺寸BGA封装中可扩充I/O数量。通过改变芯片的结构，增加引脚的数量，进而满足功能需求，同时又能满足节省占用PCB的空间及减少了设计PCB时间，适于推广应用。

Description

一种芯片管脚扩充装置
技术领域
本发明属于涉及PCB技术领域，具体涉及一种芯片管脚扩充装置。
背景技术
随着技术的的进步，芯片集成度不断提高，I/O引脚急剧增加，为了满足发展的需求，BGA封装开始被广泛应用。BGA(Ball Grid Array，焊球阵列封装)是目前芯片比较常见的封装形式，BGA是一种高密度表面装配封装技术。在封装底部，引脚都程球状并排列成一个类似于格子图案，由此命名为BGA。
现有的BGA封装器件的I/O数主要有封装的尺寸和焊球节距决定。由于BGA封装的焊料球是以阵列形式排布在封装基片下面，因而可极大地提高器件的I/O数，缩小封装体尺寸，节省组装的占位空间。焊球节距一定，封装尺寸不变的情况下，器件的I/O数是一定的。若因功能需求，需要增加少量I/O引脚时，就必须更换成更大封装的芯片。
因需求，需要增加少量I/O引脚时，就必须更换成更大封装的芯片。对于这种情况会有以下缺点。第一，对于芯片来说，并没有完全利用芯片资源，剩余的I/O管脚闲置。第二对于高密度PCB板来说，组装的占位空间增大；第三，如果对已经设计好的将高密度PCB来说，芯片更换，重新设计PCB的时间加长。
发明内容
针对现有技术的上述不足，本发明提供一种芯片管脚扩充装置，以解决上述技术问题。
本发明提供一种芯片管脚扩充装置，所述装置包括：
扩展板，所述扩展板上设有多个规则排列的管脚，所述扩展板焊接到主芯片边缘，扩展主芯片的管脚数量。
进一步的，所述装置包括：
多种尺寸规格的扩展板，且每种规格的扩展板均对应设定数量的管脚。
进一步的，所述装置还包括：
主芯片边缘焊接的扩展板上的空闲管脚覆盖有绝缘膜。
本发明的有益效果在于，
本发明提供的芯片管脚扩充装置，在芯片的上部四周增加管脚，以达到相同尺寸的情况下，扩充管脚数量。芯片增加四周结构，将其焊接到主芯片上。本发明在相同尺寸BGA封装中可扩充I/O数量。通过改变芯片的结构，增加引脚的数量，进而满足功能需求，同时又能满足节省占用PCB的空间及减少了设计PCB时间，适于推广应用。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例的装置的结构示意图；
图2是本申请一个实施例的装置的结构示意图；
其中，1、主芯片；2、扩展板；3、管脚。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
实施例1
请参考图1和图2，本实施例提供一种芯片管脚扩充装置，包括：
多种尺寸规格的扩展板2，扩展板2上设有多个规则排列的管脚3，扩展板2上的管脚3排列距离与主芯片1上的管脚3排列距离相同。因此扩展板2上的管脚3数量由扩展板2尺寸决定。
扩展板2焊接到主芯片1边缘，扩展主芯片1的管脚3数量。主芯片1的四边皆可焊接扩展板2。
如果未使用扩充芯片管脚3，芯片上端管脚3的四周有绝缘保护模以免新增管脚3裸露在外。
BGA是将芯片引脚通过基板底部的焊球焊接到PCB上实现连接。为了适用不同的应用环境，需要将芯片封装后得到的封装结构设计成不同的封装形式。对于封装特性的区别，在其与印刷电路板进行连接时，需要提供不同的实现封装。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (3)

1.一种芯片管脚扩充装置，其特征在于，所述装置包括：
扩展板，所述扩展板上设有多个规则排列的管脚，所述扩展板焊接到主芯片边缘，扩展主芯片的管脚数量。
2.根据权利要求1所述的装置，其特征在于，所述装置包括：
多种尺寸规格的扩展板，且每种规格的扩展板均对应设定数量的管脚。
3.根据权利要求1所述的装置，其特征在于，所述装置还包括：
主芯片边缘焊接的扩展板上的空闲管脚覆盖有绝缘膜。
CN202011204387.4A 2020-11-02 2020-11-02 一种芯片管脚扩充装置 Pending CN112492752A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011204387.4A CN112492752A (zh) 2020-11-02 2020-11-02 一种芯片管脚扩充装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011204387.4A CN112492752A (zh) 2020-11-02 2020-11-02 一种芯片管脚扩充装置

Publications (1)

Publication Number Publication Date
CN112492752A true CN112492752A (zh) 2021-03-12

Family

ID=74926388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011204387.4A Pending CN112492752A (zh) 2020-11-02 2020-11-02 一种芯片管脚扩充装置

Country Status (1)

Country Link
CN (1) CN112492752A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112949251A (zh) * 2021-04-22 2021-06-11 中科一芯科技(深圳)有限公司 一种基于asic主控芯片管脚自定义的设计和使用方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US20020020901A1 (en) * 1998-04-02 2002-02-21 Tadashi Yamaguchi Semiconductor device and method for production thereof
US20090091016A1 (en) * 2007-10-09 2009-04-09 National Semiconductor Corporation I/o pad structures for integrated circuit devices
US20090278249A1 (en) * 2005-08-11 2009-11-12 Ky-Hyun Jung Printed circuit board and method thereof and a solder ball land and method thereof
US20110116247A1 (en) * 2009-11-19 2011-05-19 Samsung Electronics Co., Ltd Semiconductor package having multi pitch ball land
CN103857170A (zh) * 2012-11-28 2014-06-11 置富存储科技(深圳)有限公司 一种扩展pcb板
CN104681518A (zh) * 2013-12-03 2015-06-03 英飞凌科技股份有限公司 集成ic封装
CN107148144A (zh) * 2017-06-22 2017-09-08 青岛海信移动通信技术股份有限公司 一种4g模块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US20020020901A1 (en) * 1998-04-02 2002-02-21 Tadashi Yamaguchi Semiconductor device and method for production thereof
US20090278249A1 (en) * 2005-08-11 2009-11-12 Ky-Hyun Jung Printed circuit board and method thereof and a solder ball land and method thereof
US20090091016A1 (en) * 2007-10-09 2009-04-09 National Semiconductor Corporation I/o pad structures for integrated circuit devices
US20110116247A1 (en) * 2009-11-19 2011-05-19 Samsung Electronics Co., Ltd Semiconductor package having multi pitch ball land
CN103857170A (zh) * 2012-11-28 2014-06-11 置富存储科技(深圳)有限公司 一种扩展pcb板
CN104681518A (zh) * 2013-12-03 2015-06-03 英飞凌科技股份有限公司 集成ic封装
CN107148144A (zh) * 2017-06-22 2017-09-08 青岛海信移动通信技术股份有限公司 一种4g模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112949251A (zh) * 2021-04-22 2021-06-11 中科一芯科技(深圳)有限公司 一种基于asic主控芯片管脚自定义的设计和使用方法
CN112949251B (zh) * 2021-04-22 2022-05-06 中科一芯科技(深圳)有限公司 一种基于asic主控芯片管脚自定义的设计和使用方法

Similar Documents

Publication Publication Date Title
US7423885B2 (en) Die module system
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US6493240B2 (en) Interposer for connecting two substrates and resulting assembly
US7173329B2 (en) Package stiffener
US20030068920A1 (en) High density, high frequency memory chip modules having thermal management structures
US8116093B2 (en) Printed circuit board and semiconductor module having the same
WO2010027890A2 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
KR20070009428A (ko) 반도체 장치 및 그 제조 방법
US10573614B2 (en) Process for fabricating a circuit substrate
US20060138630A1 (en) Stacked ball grid array packages
KR20110041115A (ko) 비지에이 패키지의 전원 노이즈 개선 방법 및 장치
CN112492752A (zh) 一种芯片管脚扩充装置
US6657133B1 (en) Ball grid array chip capacitor structure
JP4939795B2 (ja) 半導体パッケージと共に使用するための基板層及びその形成方法
US7180171B1 (en) Single IC packaging solution for multi chip modules
US20080157334A1 (en) Memory module for improving impact resistance
JP2001203298A (ja) 半導体装置およびその製造方法
CN218352813U (zh) 印制电路板的焊盘结构、印制电路板及电子设备
JPH1197827A (ja) プリント配線基板および電子部品が実装されたプリント配線基板
CN219513089U (zh) 芯片封装
JP2002231761A (ja) 電子部品実装体および電子部品
CN212696265U (zh) 印刷电路板和芯片封装结构
US11139228B2 (en) Semiconductor device
US20230363084A1 (en) Vertical power supply system and manufacturing method of connection board
US20240314920A1 (en) Electronic system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210312