DE3879629T2 - Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben. - Google Patents

Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben.

Info

Publication number
DE3879629T2
DE3879629T2 DE8888309837T DE3879629T DE3879629T2 DE 3879629 T2 DE3879629 T2 DE 3879629T2 DE 8888309837 T DE8888309837 T DE 8888309837T DE 3879629 T DE3879629 T DE 3879629T DE 3879629 T2 DE3879629 T2 DE 3879629T2
Authority
DE
Germany
Prior art keywords
grooves
wafer
disk
conductors
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8888309837T
Other languages
English (en)
Other versions
DE3879629D1 (de
Inventor
Allen L Solomon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grumman Corp
Original Assignee
Grumman Aerospace Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grumman Aerospace Corp filed Critical Grumman Aerospace Corp
Application granted granted Critical
Publication of DE3879629D1 publication Critical patent/DE3879629D1/de
Publication of DE3879629T2 publication Critical patent/DE3879629T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/035—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung findet Anwendung in Verbindung mit dünnen Silikonscheiben, die dazu gebildet sind, eine Mehrzahl monolothischer, integrierter Datenprozessor- Schaltungen zu tragen. Insbesondere betrifft die Erfindung die Herstellung von Schaltungen, die auf Silikonscheiben gebildet sind, und die leitende Filme aufweisen, welche auf wenigstens einer Kante hiervon vorhanden sind, wobei der verbleibende Teil jener Kante gegen das Silikonmaterial isoliert ist. Die Scheiben können gestapelt und durch Klebung miteinander verbunden sein, um ein Datenprozessor-Modul zu schaffen, das durch Schlagbindung mit einer Eingangsquelle verbunden ist, beispielsweise mit einer Infrarotdetektor-Anordnung, die an das Modul entlang dessen Kantenbereichen angeschlossen ist. Leitende Pads, die an den Kantenbereichen der Scheiben gegenüberliegend der Eingangsquelle gebildet sind, lassen sich in ähnlicher Weise an eine Anordnung von Konnektorkontakten schlagbinden, wie an ein Pin-Grid-Array, oder an eine gedruckte Schaltung. Eine Mehrzahl solcher Module läßt sich zusammenfügen und elektrisch aneinander anschließen, um eine Baueinheit zu bilden, z.B. eine Infrarotdetektor- Prozessoreinheit.
  • Obgleich Silikonscheiben, die gemäß der Erfindung hergestellt sind, in einer Vielzahl unterschiedlicher Gebiete Anwendung finden können, so wird die Erfindung beschrieben in Verbindung mit der Herstellung von Modulen für Infrarotdetektor-Systeme für die Raumfahrt, wobei besondere Anforderungen herrschen in Bezug auf Raum, Größe sowie die Fähigkeit, bei extrem niedrigen Umgebungstemperaturen zu arbeiten, Kriterien, bei welchen die vorliegende Erfindung besondere Vorteile hat. Im Hinblick auf die Beschränkungen bezüglich des Raumes und des Gewichtes, die Gegenstände unterliegen, welche dazu bestimmt sind, im All angeordnet zu werden, besteht eine besondere Notwendigkeit, Prozessormodule und angeschlossene Vorrichtungen zu entwickeln, die zuverlässig arbeiten können, ohne nennenswerte Gewichts- oder Abmessungsnachteile bezüglich der Traglast mit sich zu bringen.
  • Um ein genaues Erfassen und Auflösen der Objekte zu schaffen, die durch eine Infrarot-Signatur gekennzeichnet sind, ist es typischerweise notwendig, Detektorsysteme zu verwenden, die eine große Anzahl diskreter Detektorelemente aufweisen. Die Detektorelemente sind miteinander zusammengeschaltet, um ein Detektor-Array zu bilden, das seinerseits an eine Schaltung angeschlossen ist, damit das Array ein wesentliches Gesichtsfeld abtasten oder stehenbleiben kann. Demgemäß muß jedes der Detektorelemente elektrisch an eine Prozessoreinheit angeschlossen werden, derart, daß Signale von benachbarten Detektorelementen getrennt erfaßt und verarbeitet werden können. Da die Detektorelemente klein und sehr eng begrenzt bemessen sind, z.B. 0,075 mm von Mittelpunkt zu Mittelpunkt, so muß die Schaltung für Verarbeitungssignale aus Detektorelementen ähnlichen Größen und Raumbegrenzungen entsprechen. Zahlreiche herkömmliche Schemata zum Anschließen von Detektorelementen an die Prozessorschaltung sind ungeeignet zum Sicherstellen der erforderlichen Isolation und Zuverlässigkeit. Produktionsverfahren zum Herstellen der einzelnen Detektorelemente für bestimmte Prozessorschaltungen sind üblicherweise teuer, aufwendig und gekennzeichnet durch eine geringe Zuverlässigkeit.
  • Die Technik zum Anschließen Infrarotdetektor-Elemente und die gewählte Prozessorschaltung machen es notwendig, daß die Eingänge und Ausgänge der Prozessorschaltungen elektrisch isoliert werden. Sind die Prozessorschaltungen auf gestapelten Silikonscheiben gebildet, so ist es notwendig, die leitenden Kantenbereiche gegen die aktive Schaltung, die auf der Silikonscheibe gebildet ist, zu isolieren (um eine ungewünschte leitende Verbindung zwischen den Eingängen oder Ausgängen und Prozessorschaltung zu verhindern). Vorbekannte Ausführungen wandeln die vertikalen Kantenbereiche der Halbleiterscheiben ab, nachdem die Scheibe hergestellt und die Platten hiervon heruntergeschnitten sind, um einen nichtleitenden Bereich an den Kanten der fertigen Scheiben zu schaffen und diese Isolierung zu erzielen. US-PS 4 551 629 lehrt zum Beispiel, daß die gestapelten Scheiben, d.h. silikon-integrierte Schaltungen, an ein Detektor-Array durch selektives Ätzen zwischen metallisierten Kantenbereichen der Halbleiterscheiben angeschlossen werden, und sodann durch Wiederausfüllen des durch Ätzen entfernten Materiales mit einem Isolator. Die Technik zum selektiven Ätzen und Rückfüllen der Kantenbereiche solcher kleiner, dünner Scheiben ist mühsam, teuer und schwierig.
  • US-PS 4 618 763 beschreibt einen Scheibenaufbau, gebildet aus epi-axial gewachsenem Silikon, gebildet an einer Isolator-Saphir-Basis. Das Silikon wird vom Saphir im Bereich des Kantenteiles entfernt, um ein Isolatorsubstrat für isolierte, leitende Filme zu schaffen. Wenngleich brauchbar, so verwendet dieser Aufbau die integrierte Schaltungstechnologie, welche weniger angewandt wird, als jene des Verwendens von masseförmigem Silikonsubstrat. Da ferner das Saphirsubstrat härter und schwieriger herzustellen ist, als Silikon, ist es auch schwieriger, die Scheibe auf die gewünschte Stärke zu schleifen, die notwendig ist, um ein Prozessorkanal-Modul höherer Dichte zu bilden, und außerdem teurer.
  • Die Patent Abstracts of Japan, Volume 9, Nr. 47(E-299), 27.02.85 und JP-A-59186345 beschreiben das Bilden einer Rille innerhalb eines Halbleitersubstrates, das Ausfüllen der Rille mit einem Isolator, das Spalten des Substrates durch Schneiden von dessen Rückseite her und durch Schneiden durch den Isolator hindurch, der sich innerhalb der Rille befindet. Somit werden an den Kantenbereichen des Halbleitersubstrates Isolationsschichten gebildet.
  • US-PS 4 551 629 beschreibt ein Photodetektor-Array-Modul, umfassend ein Stapel von Halbleiterchips mit einer integrierten Schaltung auf jedem Chip.
  • Die vorliegende Erfindung ist besonders geeignet für einen Prozessoraufbau für Hochdichte-Umgebung, wobei leitende End- und Kantenbereiche gegen das Silikonmaterial isoliert werden können durch die Bildung von Isolator-Vertiefungen, hergestellt im Verlaufe des Scheibenherstellungsprozesses. Die Isolator-Vertiefungen werden sodann in der Silikonscheibe gebildet, die nach geeignetem Verdünnen und Dimensionieren die gewünschten Isolatorsubstrat-End- und -Kantenbereiche der Scheiben bildet. Zahlreiche Techniken werden beschrieben zum Bilden von Isolator-Vertiefungen, und zum Isolieren des Silikons gegen benachbarte Scheiben in einem Scheibenstapel. Die Erfindung läßt sich auf vorteilhafte Weise anwenden, um eine Vielzahl elektrischer Anschlüsse an einen Satz von integrierten Halbleiter-Bulk- Schaltungen herzustellen, die auf der Scheibe gebildet sind.
  • Jeder exponierte leitende Teil auf einer Chipkante und sein umgebendes leitendes Pad läßt sich zuverlässig von einem Isolator umgeben, so daß keine elektrischen Kurzschlüsse an nicht-isolierende Bereiche auftreten. Durch diese Kantenflächenstruktur lassen sich integrierte Schaltungselemente in einem Array stapeln und an den Kantenflächen elektrisch anschließen, ohne die Gefahr, daß irgendwelche elektrischen Bereiche der integrierten Schaltungselemente Kontakt bekommen, und zwar sicher und zuverlässig durch einen Leiter oder einen an die Pads angeschlossenen Film.
  • Gemäß der vorliegenden Erfindung lassen sich tiefe Vertiefungen oder Rillen, die mit einem Isolator ausgefüllt sind, innerhalb einer Silikonplatte oder Scheibe während deren Herstellung bilden. Leitendes Material, als Leiter oder als leitender Film gebildet, läßt sich auf die Vertiefung quer verlegen sowie auf den hierin befindlichen Isolator. Auf den Leiter wird am besten eine weitere Isolationsschicht aufgelegt. Die Scheibe wird vorzugsweise verdünnt, um jegliches leitende oder halbleitende Substratmaterial unterhalb der Vertiefung zu entfernen, und um eine hohe Dichte gestapelter Chips zu erzielen. Die Scheibe wird sodann derart geschnitten, daß in Längsrichtung verlaufende Kantenflächen durch die Vertiefungen definiert werden. An diesen längsverlaufenden Kantenflächen sind nur die Leiter, welche von dem Isolator der Vertiefung und durch den Isolator der Isolationsschicht umgeben sind, ausgesetzt. Bereiche des leitenden Materiales, leitende Pads, können wahlweise an der Kantenfläche der Scheibe in elektrisch leitender Verbindung mit den leitenden Anschlagenden stehen. Elektrische Anschlüsse an externe Elektronik läßt sich zuverlässig herstellen durch Anschlagen an die Kantenflächen-Pads einer jeden Scheibe.
  • Figur 1A ist eine perspektivische Explosionsansicht eines Infrarotdetektor-Systemes, das eine Mehrzahl gestapelter integrierter Schaltungen umfaßt.
  • Die Figuren 1B und 1C sind vergrößerte Schnittansichten des Gegenstandes von Figur 1A.
  • Figur 2 ist eine Draufsicht einer beispielhaften Silikonscheibe, die dazu verwendet wird, Strukturen gemäß der vorliegenden Erfindung zu bilden.
  • Die Figuren 3(A-F) sind Seitenansichten, die eine erste beispielhafte Art veranschaulichen zum Bilden eines Chips gemäß der vorliegenden Erfindung.
  • Figuren 4(A-C) sind Seitenansichten, die eine zweite, beispielhafte Art veranschaulichen, ein Mehrscheibenchip gemäß der vorliegenden Erfindung zu bilden.
  • Die Figuren 5(A-F) sind Seitenansichten, die eine dritte, beispielhafte Art veranschaulichen, einen dritten Mehrscheibenchip gemäß der vorliegenden Erfindung zu bilden.
  • Die Figuren 6(A-J) sind Seitenansichten, die eine vierte, beispielhafte Art veranschaulichen, einen Mehrscheibenchip gemäß der vorliegenden Erfindung zu bilden.
  • Die Figuren 7(A-D) sind Seitenansichten, die eine erste beispielhafte Art veranschaulichen, einen Einscheibenchip gemäß der vorliegenden Erfindung zu bilden.
  • Die Figuren 8(A-D) sind Seitenansichten, die eine zweite, beispielhafte Art veranschaulichen, einen Einscheibenchip gemäß der vorliegenden Erfindung zu bilden.
  • Die Figuren 9(A-D) sind Seitenansichten, die eine dritte, beispielhafte Art veranschaulichen, einen Einscheibenchip gemäß der vorliegenden Erfindung zu bilden.
  • Die ins Einzelne gehende, untenstehende Beschreibung in Verbindung mit den Zeichnungen 7A-D, 8A-D und 9A-D dient als Beschreibung der derzeit bevorzugten Ausführungsformen der Erfindung. Die Beispiele, die sich auf die Figuren 3A-F, 4A-C, 5A-F und 6A-J beziehen, und die zwei Scheiben enthalten, welche zusammengefügt sind, liegen außerhalb des Rahmens der vorliegenden Erfindung.
  • Auf die Zeichnungen soll Bezug genommen werden. Figur 1A veranschaulicht eine perspektivische Ausführungsform einer Anwendung mit einer Mehrzahl integrierter Schaltungen, die gestapelt sind, um ein Modul zu bilden, und die angeschlossen sind an einen Detektor-Array-Teil, eine Ausgangs-Anschlußtafel und ein Pin-Grid-Array. Wie weiter unten vollständig beschrieben, können die integrierten Schaltungen jeweils gemäß der Erfindung gestaltet sein. Die Einheit 11 gemäß Figur 1A enthält den Detektor-Array- Teil 13, das gestapelte integrierte Schaltungsmodul 15, die Anschlußtafel 17 und das Pin-Grid-Array 27. Detektor- Array-Teil 13 ist typischerweise aus einer großen Anzahl einzelner Detektorelemente gebildet, wie 13a in Figur 1B gezeigt. Modul 15 ist aus einer Mehrzahl einzelner integrierter Schaltungsschichten wie 15a gebildet, eine über die andere gestapelt, um gemeinsam das Modul 15 zu bilden. Jede Lage 15a ist gebildet zum Tragen einer aktiven Schaltung zum Verarbeiten von Signalen, die von den Detektorelementen aufgenommen wurden, z.B. Detektor für Elemente in derselben Horizontalebene wie die Lage 15a. Jede integrierte Schaltungslage enthält typischerweise eine Prozessorschaltung, derart, daß jedes Detektorelement in einem Detektor-Array einen bestimmten Prozessorkanal hat.
  • Wie in Figur 1C gezeigt, sind Kantenbereiche einer jeden der einzelnen integrierten Schaltungslagen, wie Lage 15a, gebildet, um eine Mehrzahl von Eingangsleitern oder Leitungen 18 zu bilden, welche Signale von einem einzelnen Detektorelement einem bestimmten aktiven Schaltungsteil der integrierten Schaltung zuführen, d.h. ein dotierter halbleitender Bereich. Die Eingangsleitungen 18 befinden sich in elektrisch leitender Verbindung mit leitendem Material, das auf der Kantenfläche 19 gebildet ist. Kantenfläche 19 kann mit einem Bereich leitenden Materiales versehen sein, so wie leitenden Pads 22, die auf der Kantenfläche 19 gebildet sind, so wie in elektrisch leitender Verbindung mit den Leitern 18. Erhabene Abschnitte oder Puffer 12 sind vorzugsweise der Außenfläche der leitenden Pads 22 angeformt, um die Verbindung zwischen den Eingangsleitern 18 und dem zugeordneten Detektorelement im Detektor-Array zu erleichtern. Puffer 12 kann aus Indium oder dergleichen gebildet sein, aufgebracht auf die Fläche der Pads 22 auf herkömmliche Weise. Eine Isolatorbeschichtung 26 kann entlang der oberen Seitenfläche der Lage 15a aufgebracht sein. Wie weiterhin in Figur 1B gezeigt, kann das Detektor-Array 13 ferner mit einer Puffertafel 21 ausgestattet sein, angewandt, um das elektrische Anschließen zwischen dem Detektor-Array 13 und den Eingangsleitern 18 zu erleichtern. Wie in der parallel anhängigen Patentanmeldung Nr. 034 143 der Detector Interface Device beschrieben, kann die Puffertafel 21 auch Vorteile in Verbindung mit dem Aufbau und der Prüfbarkeit des Detektor-Array 13 hergeben. Wie weiter unten umfassend beschrieben, erbringt die vorliegende Erfindung ein wirksames und zuverlässiges Verfahren, um eine Bildung von Pad 22 auf der Kantenfläche 19 der Lage 15a zu erlauben, während die leitenden Pads 22 gegen das Silikonsubstrat 23 isoliert werden, ausgenommen durch die Leiter 18. Die vorliegende Erfindung erlaubt, daß diese Isolierung im Verlauf des Herstellens der Lage 15a geschaffen wird, und verlangt kein weiteres Bearbeiten der Lagen 15a, um die Isolatorbereiche wieder auszufüllen und die Leiter 18 an den Kanten der Lagen 15a aufzusetzen. Die Erfindung vermeidet die Notwendigkeit des Ätzens von Kantenbereichen der Lage 15a und des Aufbringens eines Isolators auf die geätzten Bereiche. Demgemäß vermeidet die Erfindung in vorteilhafter Weise mühsame Schritte, die mit dem Behandeln von Lagen nach der Scheibenherstellung verbunden sind.
  • Anschlußtafel 17 ist vorzugsweise derart gestaltet, daß sie eine Mehrzahl leitender Bereiche 25a, 25b usw. bietet. Die leitenden Bereiche sind jeweils elektrisch aneinander anstoßend angeordnet, wobei die Lagen Modul 15 bilden. Wenn auch nicht im einzelnen unten beschrieben, so versteht es sich, daß die Grundsätze der vorliegenden Erfindung, beschrieben in Verbindung mit elektrischer Leitung zwischen Detektor-Array 13 und Modul 15, in gleicher Weise in Bezug auf das Erleichtern des elektrischen Anschließens der Module 15 und der Anschlußtafel 17 anzuwenden sind. Pin-Grid-Array 27 speist Signale aus den leitenden Bereichen 25a, 25b usw. einer externen Schaltung ein, in welcher ein weiteres Verarbeiten stattfindet.
  • Wie ganz allgemein in Figur 2 gezeigt, kann Silikonscheibe 31, die dazu verwendet wird, integrierte Schaltungslagen 15a zu bilden, derart aufgebaut sein, daß sie eine Mehrzahl von Vertiefungen oder Rillen 33 aufweist, die in ihrer Oberfläche eingeformt sind. Die Vertiefungen können mit einem Isolatormaterial ausgefüllt sein, das Kantenbereiche der Chips, wie weiter unten vollständig beschrieben, ausfüllt. Durch Anwendung der unten beschriebenen Technik läßt sich Silikonscheibe 31 als eine Mehrzahl von Chips herstellen, deren jeder in Längsrichtung durch ein Paar Nuten 33 definiert ist, eingraviert auf die gewünschte Breite.
  • Die Figuren 3A-F sind Querschnittsansichten, die eine erste, beispielhafte Art des Bildens eines Chips (Lage 15a) in Verbindung mit der vorliegenden Erfindung veranschaulichen. Die Figuren 3A-F veranschaulichen ein Zwei- Scheiben-Verfahren des Bildens einer Struktur gemäß der vorliegenden Erfindung. Wie in Figur 3A dargestellt, sind die Scheiben 35 und 37, die typischerweise Silikonscheiben sind, jeweils derart gebildet, daß sie Rillen 39, 41, 43 und 45 aufweisen, die auf einander gegenüberliegenden Flächen der Scheiben angeordnet sind. Die Rillen können durch irgendeine aus einer Vielzahl bekannter Techniken gebildet sein, eingeschlossen Sägen oder Ätzen. Eine der Scheiben, z.B. Scheibe 35, kann weiterhin mit einer isolierenden Oxidbeschichtung 47 versehen sein, die sich entlang der Oberfläche erstreckt. Die Rillen 39, 41, 43 und 45 können mit isolierendem Material ausgefüllt sein, z.B. mit Silikondioxid (SiO&sub2;), sowie weiter unten vollständig beschrieben.
  • Wie in Figur 3B gezeigt, können die Scheibenbereiche 35 und 37 entlang ihrer einander gegenüberliegender Flächen zusammengefügt sein. Sobald die Scheiben 35 und 37 zusammengefügt sind, werden die Rillen 39, 41, 45 und 43, die nunmehr mit isolierendem Material ausgefüllt sind, aneinander anliegend plaziert, um gemeinsam Vertiefungen 42 und 44 zu bilden. Wie in Figur 3C gezeigt, wird der obere Bereich von Scheibe 35 derart entfernt, daß das Silikonmaterial 30, das den Hauptteil von Scheibe 35 bildet, durch die isolierenden Vertiefungen 42 und 44 sowie durch die Isolatorschicht 47, die typischerweise SiO&sub2; ist, gebunden wird.
  • Wie in Figur 3D gezeigt, ist die aktive integrierte Schaltung auf der Fläche des Scheibenteiles 30 durch Bilden dotierter Bereiche 46 hergestellt. Die dotierten Bereiche 46 können gemäß herkömmlicher Techniken zum Bilden monolithischer integrierter Schaltungen in einem halbleitenden Substrat gebildet sein. Ein Muster aus Leitern 48 schafft eine Verbindung zwischen den dotierten Bereichen 46 und erstreckt sich über die Vertiefungen 42 und 44. Leiter 48 können aus Metall, Polysilikon oder anderem, ähnlich leitenden Material gebildet sein. Die Eingangsleiter 18 und die Ausgangsleiter 16 sind derart angeordnet, daß sie in elektrisch leitender Verbindung mit der aktiven Schaltung 46 stehen, die sich über und jenseits der isolierenden Vertiefungen 42 und 44 erstreckt. Eine Isolatorbeschichtung 52 ist auf der oberen Fläche des Silikonmateriales 30 aufgebracht. Die Isolatorbeschichtung 42 kann aus jeglichem aus einer Anzahl bekannter isolierender Materialien verwendet werden, so wie Silikondioxid oder Silikonnitrit.
  • Wie in Figur 3E gezeigt, wird Silikon sodann von der Scheibe 37 entfernt, z.B. durch Schleifen oder Lappen, auf die gewünschte Chipstärke. Es wird genügend Silikon entfernt, derart, daß die Vertiefungen 42 und 44 sich bis zur unteren Fläche der Scheibe 37 erstrecken. Wie in Figur 3F gezeigt, sind die Chips 20 oder Lagen 15a durch Schneiden oder Sägen durch die Scheiben quer durch die Vertiefungen 42 und 44 erzeugt. Ausgenommen die Leiter 16 und 18, die sich über die Vertiefungen 42 und 44 erstrecken, ist Schaltung 46 gegen alle anderen Kantenbereiche des resultierenden zusammengesetzten Chips 20 isoliert. Demgemäß ist die Schaltung 46 elektrisch gegen jede andere Schaltung isoliert, ausgenommen über die Kantenbereiche 49 und 51 der Leiter 16 bzw. 18. Die Kantenflächen der Scheibe können sodann wie in Figur 1C gezeigt, metallisiert werden, um den Eingang zu oder den Ausgang aus der Schaltung über die Leiter 16 und 18 zu erleichtern. Es braucht keine Ätz-, Füll- oder sonstige Isolationstechnik angewandt zu werden, um die aktive Schaltung gegen die Eingangs-Ausgangs-Anschlüsse zu isolieren.
  • Aufgrund der vorliegenden Erfindung lassen sich mehrfache zusammengesetzte Chips 20 klebend aufeinander stapeln und an ein Detektor-Array bei völlig isolierten Anschlüssen anschließen. Da der Silikonkörper 30 gegen die Kantenbereiche durch die Vertiefungen 42 und 44 isoliert ist, können die Eingangs- und Ausgangssignale des Chips der Schaltung 46 nicht weitergeleitet werden, ausgenommen über die Anschlüsse zu den Kantenbereichen 49 und 51 der Eingangs- und Ausgangsleiter 16 und 18. Demgemäß sind die Endbereiche des Composit-Chips 20 gegen die aktive Schaltung 46 während des Scheibenherstellungsprozesses isoliert, d.h. durch Bilden der isolierenden Vertiefungen 42 und 44 sowie durch Bemessen des Chips derart, daß die Vertiefungen 42 und 44 die Länge des Chips definieren. Die obere Fläche des Chips 20 ist gegen die Umgebung mittels einer Isolatorbeschichtung 42 oder durch isolierenden Klebstoff isoliert, der verwendet wird, um die Chips aufeinander zu stapeln. Der Silikonkörper 30 ist weiterhin gegen den unteren Silikonbereich 37 des Chips 20 durch eine isolierende Oxidlage 47 isoliert. Wie weiter unten vollständig beschrieben, läßt sich die Erfindung aus einer Lage aufbauen, wobei die Isolierung durch eine isolierende Beschichtung 42 auf der Oberseite des Chips oder durch Isolator-Stapelklebstoff bewirkt wird.
  • Bei der alternativen Konstruktion gemäß der Figuren 4A, 4B und 4C ist der Composit-Chip 40 ähnlich der oben beschriebenen Konstruktion aufgebaut, ausgenommen, daß das isolierende Material nicht in Rillen 43 und 45 der Scheibe 37 vor dem Zusammenfügen der Scheiben 35 und 37 eingebracht wurde. Nachdem der Composit-Chip auf die gewünschte Stärke getrimmt wurde, wobei die Rillen 43 und 45 ausgesetzt werden, werden diese statt dessen mit einem isolierenden Material, z.B. mit einem Glas oder einem Kunstharz ausgefüllt. Wie in Figur 4C gezeigt, umfaßt der resultierende Chip nach dem Trimmen der Längskanten Rillen 43 und 45, die mit Isolator ausgefüllt sind, und Rillen 39 und 41, die einen Körper aus Silikondioxid enthalten.
  • Die Figuren 5A, 5B und 5C veranschaulichen eine weitere Ausführungsform, wobei die Rillen mit Glas oder Kunstharz ausgefüllt sind. Die Rillen 43, 45 sind in die Oberfläche des Scheibenteiles 37 eingeformt. Die Rillen 39, 41 sind mit einer Lage aus isolierendem Material beschichtet, d.h. Silikondioxid, das sich als Lage 47 über die Fläche der Scheibe 35 erstreckt. Die Lage 47 beschichtet das Innere der Rillen 39 und 41. Nachdem Scheibenteil 37 auf die gewünschte Stärke verdünnt wurde, wie in Figur 5C gezeigt, werden die Rillen 39, 41, 43 und 45 mit Isolationsmaterial gefüllt, z.B. mit Glas oder Kunstharz, so wie in Figur 5D gezeigt. Die Anwendung von Leitern 16, 18, 48, einer Isolationslage 52 und des Trimmens sind in den Figuren 5E und 5F veranschaulicht, so wie oben beschrieben.
  • Die Figuren 6A-J veranschaulichen einen weiteren isolierten Substrataufbau, wobei die aktive Schaltung sandwichartig zwischen den beiden Silikonkörpern eingebettet ist. Parallele Rillen 43 und 45 sind in die Scheibe 37 eingesägt, so wie in Figur 6A gezeigt. Die aktive Schaltung 46 ist in die Scheibe eingeformt, und die Scheibenfläche ist mit Oxid 47a überzogen, so wie in Figur 6B gezeigt. Die Rillen 43 und 45 sind mit Glas oder Kunstharz ausgefüllt, so wie in Figur 6C gezeigt. Metalleiter 16, 18, 48 sind gebildet, so wie in Figur 6D gezeigt. Die Lage 47a wird dort selektiv entfernt, wo die Leiter 16, 18 und 48 in Kontakt mit der aktiven Schaltung 46 gelangen sollen. Eine zweite Silikonscheibe 35 mit Rillen 39 und 41 sowie eine Oxidbeschichtung 47B wird hergestellt, wie in Figur 6E gezeigt. Eine Kunstharz-Klebe-Beschichtung 45 wird auf die obere Fläche der Scheibe 37 aufgebracht, was man auch aus Figur 6E erkennt. Die beiden Scheiben 35 und 37 werden sodann durch Kleben miteinander verbunden, wie in Figur 6F gezeigt. Scheibe 35 wird sodann verdünnt, so daß die Rillen 39 und 41 herauskommen, so wie in Figur 6G gezeigt. Die Rillen 39 und 41 werden mit Kunstharz gefüllt, so wie in Figur 6A gezeigt. Scheibe 37 wird verdünnt, damit die Vertiefungen 43 und 45 herauskommen, so wie in Figur 6I gezeigt. Die Chips werden sodann von der Composit-Scheibe heruntergesägt, um Chips mit dem oben beschriebenen Aufbau zu erhalten. Dieses isolierte Substrat oder die Zwei-Scheiben-Ausführung erlaubt einen größeren Scheibenausstoß, da die Schaltung gebildet und sämtliche Hochtemperaturprozesse abgeschlossen sind, bevor die Scheibe gebunden und verdünnt wird. Da ferner die Rillen in irgendeiner Scheibe relativ tief gemacht werden können, ist das Verdünnen der Scheibe zwecks Freisetzens der Vertiefungen weniger kritisch, als bei den vorher beschriebenen Composit-Substrat-Ausführungsformen.
  • Jede Ausführungsform, die in Verbindung mit den Figuren 3-6 gezeigt wurde, verwendete eine Technik unter Anwendung eines Paares halbleitender Silikonscheiben, die zusammengefügt wurden, um eine Composit-Scheibe zu bilden. Es versteht sich jedoch, daß die Merkmale und Vorzüge der vorliegenden Erfindung auch erhalten werden können durch Anwenden einer einzelnen Scheibenkonstruktion. Wie in Verbindung mit den verbleibenden Figuren beschrieben, kann eine einzelne Scheibe mit isolierenden Vertiefungen geschaffen werden an isolierten Kantenbereichen des Chips, und mit oberen isolierenden Lagen, um den oberen Endbereich des Chips zu isolieren. Die isolierenden Vertiefungen können derart gebildet werden, daß sie eine Oxid-Füllung haben, wie Silikondioxid, oder sie können mit einer Glas- oder Kunstharzfüllung versehen sein, so wie zuvor beschrieben.
  • Die Figuren 7A-D veranschaulichen eine Ein-Lagen-Konstruktion, die die Lehre der vorliegenden Erfindung anwendet. Wie in den Figuren 7A-7C gezeigt, ist die Scheibe 37 mit flachen Rillen 43, 45 ausgerüstet. Eine Oxidschicht 47 ist entlang der oberen Fläche des Scheibenteiles 37 vorgesehen und erstreckt sich über die Rillen 43 und 45, die sodann mit einem isolierenden Material ausgefüllt werden, wie oben beschrieben. Die Lage 47 wird selektiv entlang der Fläche der Scheibe 37 entfernt, um die Bildung der aktiven Schaltung 46 und der Leiter 16, 18, 48 zu erleichtern. Wie in den Figuren 7C und 7D gezeigt, ist die obere Fläche der Scheibe 37 mit einer leitenden und klebenden Isolationslage 42 versehen, die die Leiter 16, 18 und 48 einhüllt. Scheibenteil 37 wird sodann auf die gewünschte Stärke verringert, und die Längskanten bemessen, so wie in den Figuren 7C und 8D gezeigt. Wie bei der Composit-Substratkonstruktion kann auch der Ein-Lagen-Chip mit metallisierenden Pads an seinen Kantenflächen versehen werden, um den Chip an ein Detektor-Array und an eine Anschlußtafel anzuschließen. Die gemäß der Figuren 7A-7D gebildeten Chips können in ähnlicher Weise gestapelt werden, um einen Prozessormodul zu bilden, der in einem anstoßenden elektrischen Anschluß mit einem Detektor-Array angeordnet sein kann.
  • Die Figuren 8A-D veranschaulichen eine ähnliche Herstellungstechnik wie jene in den Figuren 7A-D, wobei Glas oder Kunstharz verwendet wird, um die Vertiefungen auszufüllen, statt mit einem hochtemperaturbeständigen Material wie SiO&sub2;. Wie in Figur 8A dargestellt, sind die Rillen 43, 45 in die Scheibe eingeschnitten, und ist die aktive Schaltung 46 in der Scheibe gebildet; eine isolierende Lage 47, z.B. SiO&sub2;, ist auf der oberen Fläche der Scheibe vorgesehen. Die Rillen 43, 45 sind mit Glas oder Kunstharz ausgefüllt, und Metalleiter 16, 18, 48 sind aufgebracht, so wie in Figur 8B gezeigt. Die isolierende Lage 47 wird dort selektiv entfernt, wo die Leiter 16, 18, 48 in Kontakt mit der aktiven Schaltung 46 stehen. Die obere Fläche der Struktur ist beschichtet mit einer dünnen Lage aus isolierendem Kunstharz 55, sowie Polyamid oder Epoxy, wie in Figur 8C gezeigt. Die Scheibe 37 wird sodann verdünnt, damit die Vertiefung 47 freiliegt, und auf die geeignete Länge abgeschnitten oder abgesägt, um den Composit-Chip 46 gemäß Figur 8D zu schaffen.
  • Die Figuren 9A-D veranschaulichen, wie derselbe Composit- Chip 40 gemäß Figur 9D verwendet werden kann unter Anwendung einer anderen Folge von Verfahrensschritten. Bei der in den Figuren 9A-D dargestellten Ausführungsform wird die Scheibe 37 auf die erforderliche Stärke vor dem Ausfüllen der Rillen 43, 45 mit isolierendem Material gebracht. Wird die Scheibe 37 vor dem Ausfüllen der Rillen mit einem isolierenden Material verdünnt, so muß die Scheibe auf einer Unterlage aufgelegt werden, bevor die Rille ausgefüllt wird, um sicherzustellen, daß die Segmente, die sodann getrennt werden, so wie in Figur 9B gezeigt, in ihrer richtigen relativen Position verbleiben. Die verbleibenden Teile der Konstruktion der Ausführungsform gemäß Figur 10D sind ähnlich jenen gemäß der Figuren 8A-D.
  • Wie oben in Verbindung mit den gezeigten Ausführungsbeispielen beschrieben, lassen sich zahlreiche Techniken anwenden, um einen mit Vertiefungen versehenen Chip gemäß der Erfindung zu schaffen. Der mit Vertiefungen versehene Chip läßt sich aus einer einzigen Scheibe oder aus einem Paar von Scheiben aufbauen, aneinandergebunden, so wie beschrieben. Falls gewünscht, kann der Chip derart gebildet werden, daß er mehr als zwei aneinandergebundene Lagen aufweist, entweder mit einer separaten Schaltung oder mit miteinander verbundenen elektrischen Schaltungsmustern, je nach Anwendungsfall. Die Stärke der Lagen und die Materialien, die verwendet werden, um das Substrat oder die Isolatorfüllung zu bilden, lassen sich ebenfalls je nach den Bedürfnissen des jeweiligen Anwendungsfalles variieren. Außerdem wird vorgeschlagen, daß die Erfindung angewandt wird in anderen Gebieten als bei Infrarot- Detektor-Systemen, beispielsweise in Verbindung mit Datenverarbeitungssystemen, die aus gestapelten und miteinander zusammengeschalteten, monolithischen integrierten Schaltungschips bestehen.

Claims (5)

1. Verfahren zum Bilden eines integrierten Schaltungschips aus einer Scheibe, wobei die dotierten Teile der Scheibe elektrisch gegen Kantenbereiche hiervon isoliert sind, umfassend das Bilden einer Mehrzahl von Rillen (43, 45) in einer Scheibe (37); durch selektives Dopen einer ersten Fläche der Scheibe (37); Ablagern von isolierendem Material innerhalb der Rillen (43, 45); Verdünnen der Scheibe, derart, daß sich die Rillen (43, 45) über die gesamte Stärke der Scheibe (37) erstrecken; und Trimmen von Längskantenbereichen der Scheibe (37), so daß die Länge der Scheibe über Bereiche der Rillen (43, 45) und das hierin befindliche isolierende Material gebunden ist, gekennzeichnet durch Bilden einer Mehrzahl von Leitern auf der ersten Fläche der Scheibe, wobei die Leiter (16, 18) sich bis zu den genannten Rillen und wenigstens über einen Teil der genannten Rillen (43, 45) erstrecken;
wobei nach dem Verfahrensschritt des Trimmens die Leiter (16, 18) an den Längskantenbereichen der Scheibe (37) ausgesetzt sind; und
Ablagern von leitendem Material (22) entlang der Längskantenbereiche der Scheibe (37), wobei leitendes Material in elektrisch leitender Verbindung mit wenigstens einem der Leiter (16, 18) steht, das auf der Oberfläche der Scheibe (37) gebildet ist, wobei das leitende Material (27) durch isolierendes Material gegen die Scheibe (37) isoliert ist, ausgenommen durch den genannten wenigstens einen Leiter (16, 18).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Ablagerns eines ersten isolierenden Materiales innerhalb der Rillen (43, 45) vor dem Verfahrensschritt des Verdünnens der Scheibe ausgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt des Ablagerns eines ersten isolierenden Materiales innerhalb der Rillen (43, 45) ausgeführt wird nach dem Verfahrensschritt des Verdünnens der Scheibe.
4. Verfahren nach Anspruch 1, weiterhin umfassend den Verfahrensschritt des Aufbringens einer ersten isolierenden Schicht (47) auf die erste Fläche der Scheibe vor dem Bilden der Leiter (16, 18), und selektives Ätzen der isolierenden Schicht, um die elektrische Verbindung zwischen den Leitern (16, 18) und der dotierten Scheibenfläche zu erleichtern.
5. Verfahren nach Anspruch 4, weiterhin umfassend das Bilden einer Mehrzahl der genannten integrierten Schaltungschips und das Anordnen dieser Chips in einem vertikalen Array.
DE8888309837T 1987-11-18 1988-10-20 Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben. Expired - Fee Related DE3879629T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/122,178 US4794092A (en) 1987-11-18 1987-11-18 Single wafer moated process

Publications (2)

Publication Number Publication Date
DE3879629D1 DE3879629D1 (de) 1993-04-29
DE3879629T2 true DE3879629T2 (de) 1993-07-01

Family

ID=22401151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8888309837T Expired - Fee Related DE3879629T2 (de) 1987-11-18 1988-10-20 Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben.

Country Status (5)

Country Link
US (1) US4794092A (de)
EP (1) EP0317083B1 (de)
JP (1) JP2660300B2 (de)
CA (1) CA1296814C (de)
DE (1) DE3879629T2 (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4994902A (en) * 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5013687A (en) * 1989-07-27 1991-05-07 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5315147A (en) * 1989-09-25 1994-05-24 Grumman Aerospace Corporation Monolithic focal plane array
US4988641A (en) * 1989-10-10 1991-01-29 Grumman Aerospace Corporation Graphotaxially forming a photosensitive detector array
US5013919A (en) * 1989-10-17 1991-05-07 Grumman Aerospace Corporation Detector element signal comparator system
US5036203A (en) * 1989-12-20 1991-07-30 Grumman Aerospace Corporation Superimposed detector arrays having optical filters
US5075238A (en) * 1990-04-13 1991-12-24 Grumman Aerospace Corporation Detector interface device
US5030828A (en) * 1990-06-25 1991-07-09 Grumman Aerospace Corporation Recessed element photosensitive detector array with optical isolation
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
US5138164A (en) * 1991-07-15 1992-08-11 Grumman Aerospace Corporation Infrared detector subarray with integral optical filter
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
US5209798A (en) * 1991-11-22 1993-05-11 Grunman Aerospace Corporation Method of forming a precisely spaced stack of substrate layers
WO1993012540A1 (en) * 1991-12-10 1993-06-24 Vlsi Technology, Inc. Integrated circuit with variable pad pitch
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
EP0568312A3 (en) * 1992-04-27 1993-12-29 Seiko Instr Inc Semiconductor device with driver chip and methods of manufacture
EP0596075B1 (de) * 1992-05-15 2001-08-22 Irvine Sensors Corporation Nichtleitende randschicht für integrierten stapel von ic chips
MX9305603A (es) * 1992-09-14 1994-05-31 Pierre Badehi Metodo y aparato para producir dispositivos de circuito integrado.
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
FR2715250B1 (fr) * 1994-01-19 1996-04-05 Commissariat Energie Atomique Dispositif tridimensionnel de détection de rayonnement et procédé de fabrication de ce dispositif.
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5517754A (en) * 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5536948A (en) * 1994-08-23 1996-07-16 Grumman Aerospace Corporation Infrared detector element substrate with superlattice layers
US5475224A (en) * 1994-08-26 1995-12-12 Grumman Aerospace Corporation Infrared detector substrate with breakaway test tabs
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5599744A (en) * 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US6338973B1 (en) * 1997-08-18 2002-01-15 Texas Instruments Incorporated Semiconductor device and method of fabrication
US6191474B1 (en) * 1997-12-31 2001-02-20 Micron Technology, Inc. Vertically mountable interposer assembly and method
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US5943574A (en) * 1998-02-23 1999-08-24 Motorola, Inc. Method of fabricating 3D multilayer semiconductor circuits
US6242778B1 (en) 1998-09-22 2001-06-05 International Business Machines Corporation Cooling method for silicon on insulator devices
US6187611B1 (en) * 1998-10-23 2001-02-13 Microsemi Microwave Products, Inc. Monolithic surface mount semiconductor device and method for fabricating same
US6281576B1 (en) 1999-06-16 2001-08-28 International Business Machines Corporation Method of fabricating structure for chip micro-joining
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
WO2002043118A2 (en) * 2000-11-02 2002-05-30 California Institute Of Technology Wafer-level transfer of membranes in semiconductor processing
US7268081B2 (en) * 2000-11-02 2007-09-11 California Institute Of Technology Wafer-level transfer of membranes with gas-phase etching and wet etching methods
AU2002216352A1 (en) * 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
JP2007516602A (ja) 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US7591958B2 (en) * 2004-09-14 2009-09-22 Stmicroelectronics Sa Thin glass chip for an electronic component and manufacturing method
US20060071316A1 (en) * 2004-09-24 2006-04-06 Emory Garth Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
FR2893448A1 (fr) 2005-11-15 2007-05-18 St Microelectronics Sa Dispositif semi-conducteur a plusieurs puces de circuits integres assemblees et procede d'assemblage et de connexion electrique de puces de circuits integres
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8572841B2 (en) 2008-03-19 2013-11-05 Harris Corporation Printed wiring board assembly and related methods
FR3030880B1 (fr) * 2014-12-19 2018-05-11 Commissariat Energie Atomique Procede de transformation d'un dispositif electronique
CN112492752A (zh) * 2020-11-02 2021-03-12 苏州浪潮智能科技有限公司 一种芯片管脚扩充装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) * 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
US4040169A (en) * 1974-03-04 1977-08-09 Watkins-Johnson Co. Method of fabricating an array of semiconductor devices
JPS55133553A (en) * 1979-04-03 1980-10-17 Hitachi Ltd Semiconductor integrated device
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4403238A (en) * 1980-12-08 1983-09-06 Irvine Sensors Corporation Detector array focal plane configuration
JPS58200554A (ja) * 1982-05-19 1983-11-22 Hitachi Ltd 半導体装置の製造方法
JPS59186345A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4468857A (en) * 1983-06-27 1984-09-04 Teletype Corporation Method of manufacturing an integrated circuit device
JPS6038861A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 相補型の半導体集積回路装置の製造方法
US4575762A (en) * 1983-09-12 1986-03-11 Rockwell International Corporation Integrated processor board assembly
JPS6081839A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd 半導体装置の製造方法
JPS6118164A (ja) * 1984-07-04 1986-01-27 Mitsubishi Electric Corp 半導体装置
US4618763A (en) * 1985-04-12 1986-10-21 Grumman Aerospace Corporation Infrared focal plane module with stacked IC module body

Also Published As

Publication number Publication date
EP0317083A3 (en) 1990-04-18
EP0317083B1 (de) 1993-03-24
EP0317083A2 (de) 1989-05-24
US4794092A (en) 1988-12-27
JP2660300B2 (ja) 1997-10-08
JPH01168041A (ja) 1989-07-03
CA1296814C (en) 1992-03-03
DE3879629D1 (de) 1993-04-29

Similar Documents

Publication Publication Date Title
DE3879629T2 (de) Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben.
DE3879109T2 (de) Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben.
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE4490400C2 (de) Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält
DE1298630C2 (de) Integrierte schaltungsanordnung
DE2542518C3 (de)
DE69218076T2 (de) Herstellungsverfahren dreidimensionaler Mehrchippackungen
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE69231990T2 (de) Feld aus integrierten mikromechanischen strahlungssensoren und verfahren zur herstellung.
DE4314913C1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
DE69205078T2 (de) Verbindungstechnik für elektronische Vorrichtungen.
DE1514818B2 (de)
DE10132024A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE69513469T2 (de) Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
EP1151472B1 (de) Verfahren zur vertikalen integration von aktiven schaltungsebenen
DE69718223T2 (de) Massenspeicher und Herstellungsverfahren dafür
DE2317404A1 (de) Bauelementplaettchen fuer eine vielschichtige elektrische schaltungsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee