DE69205078T2 - Verbindungstechnik für elektronische Vorrichtungen. - Google Patents
Verbindungstechnik für elektronische Vorrichtungen.Info
- Publication number
- DE69205078T2 DE69205078T2 DE69205078T DE69205078T DE69205078T2 DE 69205078 T2 DE69205078 T2 DE 69205078T2 DE 69205078 T DE69205078 T DE 69205078T DE 69205078 T DE69205078 T DE 69205078T DE 69205078 T2 DE69205078 T2 DE 69205078T2
- Authority
- DE
- Germany
- Prior art keywords
- anisotropic conductive
- arrangement
- electronic device
- insulating member
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 61
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000005294 ferromagnetic effect Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000005291 magnetic effect Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
- H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
- Die vorliegende Erfindung betrifft Verfahren zur Verbindung einer elektronischen Vorrichtung mit externen Schaltungen und insbesondere Gehäuse zur Kontaktierung jeder Kontaktstelle einer dichtgepackten Gruppe von Kontaktstellen eines integrierten Schaltungsbausteins.
- Mit steigender Dichte der in integrierten Schaltungsbausteinen gebildeten Vorrichtungen ist das Problem der Herstellung verlißlicher Verbindungen mit dem Baustein komplizierter geworden. Die meisten integrierten Schaltungsbausteine enthalten um den Umfang der Vorrichtung herum angeordnete Kontaktsteilen, so daß elektrische Verbindungen zweckmäßig mit einem beliebigen einer Anzahl von Bondverfahren hergestellt werden können. Einige integrierte Schaltungen weisen jedoch so viele getrennte Kontaktstellen auf, daß es nicht möglich ist, sie alle um den Bausteinumfang herum zu positionieren.
- Beispielsweise können bekannte fotoelektronische Systeme eine Gruppe von Tausenden von Fotodetektoren erfordern, die jeweils eine getrennte Verbindung benötigen, die auf einem einzigen integrierten Schaltungsbaustein mit einer Fläche von nur circa einem cm² definiert ist. Es gibt andere integrierte Schaltungsvorrichtungen, bei denen die Anzahl von Kontaktstellen so zahlreich geworden ist, daß man die erforderlichen Verbindungen des Bausteins mit externen Schaltungen nicht ohne aufwendige und gewissenhafte Bemühungen herstellen kann. Das US- Patent Nr. 4,843,191 von Thomas bietet einen Versuch zur Lösung des Problems mit der Verwendung mehrerer Reihen von Kontaktstellen am Umfang des Bausteins, die durch automatisches Folienbozidverfahren (TAB- tape automated bonding) mit auf verschiedenen Isolatorschichten geführten Leitern zu kontaktieren sind. Es ist schwierig, dieses Verfahren bei einem Matrixf eld wie beispielsweise Fotoleiterfeldern anzuwenden.
- Es hat sich daher eine schon lange gespürte Notwendigkeit für Verfahren zur Kontaktierung dichtgepackter Kontaktstellen auf einem integrierten Schaltungsbaustein, insbesondere einer dichten Matrixgruppe von Kontaktstellen auf eine einigermaßen kostengünstige, verläßliche und zur Massenherstellung solcher Vorrichtungen kompatible Weise entwickelt.
- In der Erfindung wird ein als anisotropisches Leitermaterial bekanntes Material verwendet, das heißt ein Material, das Strom nur in einer Richtung leitet. Ein solches Material kann eine Isolatorlage umfassen, die sich über die Stärke der Lage erstreckende beabstandete Leiter enthält, wie beispielsweise in dem am 24. Juni 1980 gewährten US-Patent von Kashiro et al., Nr. 4,209,481 beschrieben ist. Als weiteres Beispiel kann es eine Lage von polymerem Material umfassen, die leitfähige ferromagnetische Teilchen enthält, die während der Aushärtung des Polymers von einem Magneten ausgerichtet worden sind, um Leitersäulen zu bilden, die gegenüberliegende Oberflächen der Polymerlage miteinander verbinden, wie allgemein in dem am 18. Oktober 1988 gewährten US-Patent von Hechtman et al., Nr. 4,778,635 und in der Arbeit "Applications and Reliability of the AT&T Elastomeric Conductive Polymer Interconnection (ECPI) System" (Anwendungsmöglichkeiten und Sicherheit des Verbindungssystems mit elastischem leitfähigem Polymer) J.A. Fulton et al., IEPS, September 1990, Seiten 930-943 beschrieben, die beide hiermit durch Bezugnahme hier aufgenommen sind.
- Nach der vorliegenden Erfindung wird ein Gehäuse nach Anspruch 1 bereitgestellt.
- Nach einer beispielhaften Ausführungsform der Erfindung werden externe Verbindungen mit einer elektronischen Vorrichtung hergestellt, die auf einer Oberfläche derselben eine Anordnung von Kontaktstellen aufweist, indem nacheinander über der Elektronikvorrichtung ein erstes flaches anisotropisches leitfähiges Glied, ein erstes flaches isolierendes Glied mit einem ersten Leitermuster auf dessen einer Oberfläche, ein zweites flaches anisotropisches leitfähiges Glied und ein zweites flaches isolierendes Glied mit einem zweiten Leitermuster auf einer Oberfläche desselben vorgesehen sind. Die zwei flachen isolierenden Glieder enthalten eine Anordnung von sich zwischen gegenüberliegenden Oberflächen erstreckenden Leiterdurchkontaktierungen. Das erste anisotropische leitfähige Glied und eine erste Anordnung von sich durch das erste isolierende Glied erstreckenden Leiterdurchkontaktierungen verbinden eine erste Mehrzahl der Kontaktstellen auf der Ilektronikvorrichtung mit dem ersten Leitermuster, das eine Umfangsanordnung von Kontaktstellen enthält, mit denen externe Verbindungen hergestellt werden können. Mittel zur Verbindung einer zweiten Mehrzahl der Kontaktstellen auf der Elektronikvorrichtung mit dem zweiten Leitermuster umfassen das zweite flache anisotropische leitfähige Glied und eine zweite Anordnung von sich durch das zweite isolierende Glied erstreckenden Leiterdurchkontaktierungen, die erste Anordnung von sich durch das erste isolierende Glied erstreckenden Leiterdurchkontaktierungen und das erste anisotropische leitfähige Glied. Das Leitermuster auf dem zweiten isolierenden Glied enthält eine weitere Umfangsanordnung von Kontaktstellen, mit denen externe Verbindungen hergestellt werden können.
- In der obigen Ausführungsform sind die Kontakte der Elektronikvorrichtung in zwei Anordnungen von Umfangskontaktstellen auf zwei übereinanderliegenden flachen isolierenden Gliedern eingeteilt. So könnte man, wenn angenommen wird, daß die Elektronikvorrichtung 100 Kontaktstellen enthält, 50 Umfangskontaktstellen auf jedem der zwei flachen isolierenden Glieder für die externen Verbindungen zur Vorrichtung bilden. Es kann möglich sein, die 50 Kontaktstellen viel komfortabler um einen Umfang jedes der zwei isolierenden Glieder anzuordnen, als 100 Kontaktstellen um den Umfang der Elektronik- Vorrichtung zu bilden; und die Erfindung erlaubt daher externe Verbindung von einer Mehrzahl von Umfangskontaktstellenanordnungen mit der einzelnen dichten Kontaktstellenanordnung einer Elektronikvorrichtung.
- Aus dem obigen ist ersichtlich, daß eine größere Mehrzahl flacher isolierender Glieder dazu benutzt werden kann, die Anzahl von Kontaktstellen, die zur Kontaktierung der Kontaktstellen der Elektronikvorrichtung benutzt werden können, weiter zu teilen. Das heißt, drei, vier, fünf oder noch mehr flache isolierende Glieder können mit dazwischengreifenden anisotropischen leitfähigen Gliedern benutzt werden, um eine Mehrzahl von Schichten bereitzustellen, mit denen externe Kontakte hergestellt werden können. Jedes der flachen isolierenden Glieder enthält Leiterdurchkontaktierungen für die Verbindung von Elektronikvorrichtung-Kontaktstellen mit Umfangskontaktstellen auf dem isolierenden Glied oder zur Herstellung einer Verbindung mit einem anderen anisotropischen leitfähigen Glied und von da mit einer Leiterdurchkontaktierung eines anderen flachen isolierenden Gliedes. In einer im einzelnen zu beschreibenden bestimmten Ausführungsform werden drei flache isolierende Glieder zur Herstellung von Verbindungen mit einer Anordnung von 36 Kontakten einer Elektronikvorrichtung benutzt. Die erste flache isolierende Schicht enthält vier Umfangsbondstellen zur Herstellung externer Verbindungen mit vier der Elektronikvorrichtung-Kontaktstellen, das zweite isolierende Glied bietet zwölf Umfangs-Bondstellen und das dritte isolierende Glied bietet zwanzig Kontaktstellen. In dieser Ausführungsform wird aufgezeigt, daß es nicht nötig ist, die Anzahl externer Bondstellen gleichmäßig unter den verschiedenen benutzten flachen isolierenden Gliedern aufzuteilen. Eine geringere Anzahl von Umfangs-Bondstellen kann aufflachen isolierenden Gliedern wünschenswert sein, auf denen längere Leiterwege zu den Umfangsleiterstellen erforderlich sind.
- Verschiedene andere Aufgaben, Merkmale, Vorteile und verschiedene andere Ausführungsformen der Erfindung werden aus einer Betrachtung der folgenden ausführlichen Beschreibung in Verbindung mit der beiliegenden Zeichnung besser verständlich werden.
- Figur 1 ist eine schematische explodierte Ansicht eines Teils eines Elektronikvorrichtungsgehäuses nach einer beispielhaften Ausführungsform der Erfindung;
- Figur 2 ist eine Draufsicht eines integrierten Schaltungsbausteins der Figur 1;
- Figur 3 ist eine Schnittansicht eines Teils eines anisotropischen leitfähigen Gliedes der Figur 1; und
- Figuren 4, 5 und 6 sind Draufsichten von flachen isolierenden Gliedern der Ausführungsform der Figur 1.
- Es ist zu verstehen, daß die Zeichnungen schematisch und nicht maßstabgerecht sind und verzerrt worden sind, um gewisse bedeutende Merkmale der Erfindung deutlicher darzustellen. Nunmehr bezugnebmend auf Figur 1, die eine explodierte Ansicht eines Teils eines Elektronikvorrichtungsgehäuses nach einer beispielhaften Ausführungsform der Erfindung ist, ist dort ein integrierter Schaltungsbaustein 11 gezeigt, der auf einer Oberfläche eine Anordnung von Kontaktstellen 12 enthält. Nacheinander auf die Oberfläche der Vorrichtung 11 aufgebondet ist ein erstes flaches anisotropisches leitfähiges Glied 13, ein erstes flaches isolierendes Glied 14, ein zweites flaches anisotropisches leitfähiges Glied 15, ein zweites flaches isolierendes Glied 17, ein drittes flaches anisotropisches leitfähiges Glied 18 und ein drittes flaches isolierendes Glied 19. Bezugnehmend auf die Figur 2 umfaßt die integrierte Schaltungsvorrichtung 11 beispielhafterweise eine Matrixanordnung von Halbleiter-Fotoleitervorrichtungen 20, die jeweils eine Kontaktstelle 12 aufweisen; wie bekannt ist, sind Fototdetektoranordnungen in Verbindung mit verschiedenen Lichtwellenkommunikationssystemen von Nutzen.
- Bei der Herstellung von integrierten Schaltungen und deren Kapselung ist es üblich, externe Verbindungen mit der Vorrichtung über am Umfang des integrierten Schaltungsbausteins angeordnete Leiterstellen oder Bondstellen herzustellen. Die Baugruppe der Figur 1 hat den Zweck, Kontakte an den Umfängen der drei isolierenden Glieder 14, 17 und 19 bereitzustellen, anstatt daß sich alle am Umfang von nur einem Glied befinden.
- Die anisotropischen leitfähigen Glieder 13, 15 und 18 sind alle so hergestellt, daß sie den elektrischen Strom nur in der senkrechten Richtung und nicht in der horizontalen Richtung leiten (daher der Begriff "anisotropisch"). Die Figur 3 zeigt einen Teil des anisotropischen Gliedes 13 als Darstellung einer von vielen Formen, die solche Glieder annehmen können. Der Hauptteil des Gliedes 13 umfaßt ein isolierendes Material 22, wobei leitende Glieder 23 die oberen und unteren Oberflächen des Gliedes miteinander verbinden. Die Leiter 23 können wie beispielsweise in dem oben erwähnten Patent von Kashiro et al. beschrieben aus festen Leitergliedern bestehen, oder sie können wie beispielsweise in der oben erwähnten Arbeit von Fulton et al. beschrieben magnetisch ausgerichtete Säulen leitfähiger ferromagnetischer Teilchen sein. In beiden Fällen sind die Leiter 23 nicht miteinander verbunden und berühren einander nicht, so daß keine Leitung in der horizontalen Richtung stattfinden kann, aber jeder Leiter verbindet die gegenüberliegenden senkrecht versetzten Oberflächen des flachen Gliedes 13 miteinander. Weiterhin sind die Leiter 23 nahe genug aneinander, so daß sie um eine maximale Entfernung P sowohl in den Längen- als auch Breitenrichtungen voneinander beabstandet sind. Der Abstand kann regelmäßig oder willkürlich sein, aber der als der Rasterabstand bekannte Abstand P ist ein Maß der Größe von Elementen, die mit dem Glied 13 miteinander verbunden werden können. Das heißt der Rasterabstand P des anisotropischen leitfähigen Gliedes 13 soll kleiner als die Längen- oder Breitenabmessung jeder Leiterstelle 12 der Figur 2 sein, um sicherzustellen, daß mindestens ein Leiter 23 jede Leiterstelle 12 kontaktiert.
- Wiederum auf Figur 1 bezugnehmend enthält das erste isolierende Glied 14 darin eine Mehrzahl von Leiterdurchkontaktierungen 25, das zweite isolierende Glied 17 eine Anordnung Leiterdurchkontaktierungen 26 und das dritte isolierende Glied 19 eine Anordnung Leiterdurchkontaktierungen 27. Jede der Leiterdurchkontaktierungen verbindet die untere Oberfläche ihres entsprechenden isolierenden Gliedes mit der oberen Oberfläche. Bezugnehmend auf Figuren 4-6, die Draufsichten der isolierenden Glieder 14, 17 und 19 der Figur 1 sind, enthält das erste isolierende Glied 14 ein erstes Leitermuster 29 auf einer oberen Oberfläche, das zweite isolierende Glied 17 ein zweites Leitermuster 30 auf einer oberen Oberfläche und das dritte isolierende Glied 19 ein drittes Leitermuster 31 auf einer oberen Oberfläche. Das erste Leitermuster 29 verbindet gewisse der Durchkontaktierungen 25 mit Umfangs-Kontaktstellen 32, das zweite Kontaktmuster [sic) 30 verbindet gewisse andere Durchkontaktierungen 26 mit Umfangs-Kontaktstellen 33 und das dritte Leitermuster 31 verbindet Durchkontaktierungen 27 mit Umfangs-Kontaktstellen 34.
- Bezugnehmend auf die Figur 4 ist ersichtlich, daß das erste isolierende Glied 14 Leiterdurchkontaktierungen 25 an Stellen aufweist, die den Stellen der Kontaktstellen 12 der Figur 2 entsprechen. So ist jede der Kontaktstellen 12 der Figur 2 über das anisotropische leitfähige Glied 13 und Leiterdurchkontaktierungen 25 mit der oberen Oberfläche des leitfähigen Gliedes 14 verbunden. Vier der Leiterdurchkontaktierungen 25 sind über das Leitermuster 29 mit Umfangs-Kontaktstellen 32 verbunden. Wie in der Figur 1 dargestellt ist jede der Umfangs-Kontaktstellen 32 auf gebräuchliche Weise mit einer Kontaktstelle 36 einer externen Schaltung verbunden, die beispielhafterweise von einem Substrat 37 getragen wird.
- Bezugnehmend auf die Figur 5 enthält das zweite isolierende Glied 17 der Anordnung der Figur 2 entsprechende Leiterdurchkontaktierungen 26, ausgenommen an Stellen, die denen entsprechen, mit denen externer Kontakt durch das Leitermuster 29 der Figur 4 hergestellt wurde. Das heißt an den vier mittleren Kontaktstellen der Figur 2 entsprechenden Stellen gibt es keine Leiterdurchkontaktierungen 26. Durchkontaktierungen 26 sind daher über das zweite anisotropische leitfähige Glied 15, Leiterdurchkontaktierungen 25 und das erste anisotropische leitfähige Glied 13 mit Ausnahme von vier mit allen der Kontaktstellen 12 der Figur 2 verbunden. Zwölf der Leiterdurchkontaktierungen 26 sind mit Umfangs- Kontaktstellen 33 verbunden, die jeweils wie in der Figur 1 gezeigt über Verbindungen mit den externen Kontaktstellen 38 mit der externen Schaltung verbunden sind.
- Externer Kontakt zu den äußeren Kontaktstellen 12 der Vorrichtung 11 wird durch das Schaltungsmuster 31 des isolierenden Gliedes 19 wie in Figur 6 gezeigt hergestellt. Das isolierende Glied enthält Leiterdurchkontaktierungen 27 nur an solchen Stellen, die den äußeren Kontaktstellen 12 der Anordnung der Figur 2 entsprechen, mit denen eine Verbindung zur externen Schaltung noch nicht hergestellt worden ist. So wird eine elektrische Verbindung zwischen den Umfangs-Kontaktstellen 34 und entsprechenden Kontaktstellen 12 der Figur 2 über Schaltungsmuster 31, Leiterdurchkontaktierungen 27, das anisotropische leitfähige Glied 18 der Figur 2, die Leiterdurchkontaktierungen 26, das anisotropische leitfähige Glied 15, die Leiterdurchkontaktierungen 25 und das anisotropische leitfähige Glied 13 hergestellt. Wie in der Figur 1 gezeigt sind Kontaktstellen 34 über Verbindungen mit den Kontaktstellen 40 mit der externen Schaltung verbunden.
- Aus dem obigen ist ersichtlich, daß die Einrichtung der Figur 1 im wesentlichen die Anordnung von Kontaktstellen 12 der Figur 2 in drei Gruppen einteilt. Mit jeder der drei Gruppen werden Umfangskontakte auf den isolierenden Gliedern 14, 17 und 19 hergestellt und solche Kontakte können komfortabler auf den isolierenden Gliedern hergestellt werden, da die Anzahl von Umfangskontakten auf jedem isolierenden Glied kleiner ist, als es der Fall sein würde, wenn alle Umfangskontakte auf dem Umfang des integrierten Schaltungsbausteins 11 hergestellt werden würden.
- In dem gezeigten Beispiel sind die innersten vier Kontakte 12 der Figur 2 über das anisotropische leitfähige Glied 23, die Leiterdurchkontaktierungen 25 und das Schaltungsmuster 29 des isolierenden Gliedes 14 mit der externen Schaltung verbunden. Der Rasterabstand P jedes der anisotropischen leitfähigen Glieder 13, 15 und 18 sollte kleiner als die horizontalen Abmessungen jeder der Leiterdurchkontaktierungen 25, 26 und 27 sein, um sicherzustellen, daß mit allen Leiterdurchkontaktierungen verläßlicher Kontakt hergestellt wird. Man bemerke, daß in Figuren 5 und 6 zunehmend mehr Kontaktstellen als in der Figur 4 enthalten sind. Im allgemeinen ist es aufgrund der relativen Kompliziertheit solcher Verbindungen wünschenswert, die Anzahl von Verbindungen mit den innersten Leiterdurchkontaktierungen wie in Figur 4 zu minimieren, während zu den äußersten Durchkontaktierungen wie in der Figur 6 eine relativ große Anzahl von Verbindungen hergestellt werden kann. Trotzdem ist die Anzahl von Umfangs-Kontaktstellen auf jedem isolierenden Glied eine Sache der Konstruktionswahl und man könnte natürlich wenn gewünscht die Anzahl von Umfangs-Kontaktstellen auf der oberen Oberfläche des isolierenden Gliedes 14 der Figur 4 erhöhen. Beispielsweise könnte man zwölf Umfangskontakte für jedes der isolierenden Glieder 14, 17 und 19 haben, um zuverlässigen externen Kontakt für die 36 Kontaktstellen 12 der Figur 2 bereitzustellen.
- Die oben im einzelnen beschriebene Ausführungsform ist hauptsächlich zur Darstellung der Grundsätze der Erfindung geboten worden und ist nicht unbedingt die praktischste Ausführungsform der Erfindung. Man erwartet beispielsweise, daß die Erfindung für die Kontaktierung einer Anordnung von 64 x 64 Fotodetektoren bzw. 4.096 Fotodetektoren benutzt wird. Für eine solche Verwendung wird berechnet, daß der Rasterabstand P des anisotropischen leitfähigen Gliedes der Figur 3 vorzugsweise weniger als 3/1000 Zoll betragen sollte. Anisotropische leitfähige Glieder mit einem so feinen Rasterabstand können mit den in dem oben erwähnten Patent von Hechtman et al. und der Arbeit von Fulton et al. beschriebenen Verfahren hergestellt werden. Man erwartet, daß weitere Verfeinerungen der Herstellung von anisotropischen leitfähigen Gliedern Verbindungen mit Matrixanordnungen von 128 x 128 Fotodetektoren (16.384 Einzelvorrichtungen) ermöglichen werden.
- Es ist ersichtlich, daß die Erfindung ein hohes Maß an Flexibilität bietet und der Konstrukteur die Freiheit besitzt, die für das beteiligte Herstellungssystem geeignetste Anzahl von Leiterebenen zu benutzen. Verbindung mit den Umfangskontaktstellen kann durch Verwendung eines beliebigen einer Anzahl bekannter Verfahren wie Drahtbonden und automatisches Folienbonden (TAB) hergestellt werden. Die verschiedenen isolierenden Glieder können verschiedene Abmessungen aufweisen, um das Bonden mit am Umfang befindlichen Kontaktstellen dieser Schichten zu beschleunigen.
- Die von den verschiedenen isolierenden Gliedern unterstützten Leitermuster können zur Verbindung von Bausteinen oder Bausteinelementen und auch zur einfachen Herstellung externer Verbindungen mit einem Baustein benutzt werden. Beispielsweise umfassen moderne Mehrchipmodule (MCM - multichip modules) typischerweise eine planare Siliziumoberfläche, die eine Anzahl von miteinander verbundenen integrierten Schaltungsbausteinen trägt. Die Leitermuster auf den verschiedenen isolierenden Gliedern der Erfindung könnten zwei oder mehr Bausteine überbrücken und eine Verbindung zwischen diesen herstellen; das heißt bestimmte Kontaktstellen eines Bausteins könnten über anisotropische leitfähige Glieder, Leiterdurchkontaktierungen und Leitermuster mit spezifischen Kontaktstellen eines anderen Bausteines verbunden sein. Bei der Ultrahöchstintegrierung ist Redundanz in einer eine gesamte Waferoberfläche bedeckende Schaltung eingebaut, um Verlust des gesamten Wafers durch den Ausfall eines einzigen Bauteils zu vermeiden. Die Erfindung könnte dazu benutzt werden, besonders zugeschnittene oder kundenspezifische Verbindungen zwischen Elementen eines Wafers bereitzustellen, um die Größe der erforderlichen Redundanz zu reduzieren; das heißt nach der Herstellung könnte die Erfindung dazu benutzt werden, Hilfsverbindungen auf der Waferoberfläche bereitzustellen, die zur Verbindung von Zusatz- oder Ersatzelementen mit einem System benutzt werden könnten, um örtliche Ausfallgebiete zu ersetzen.
- Die verschiedenen Schichten der Vorrichtung der Figur 1 sind vorzugsweise permanent aneinander gebondet, obwohl sie durch eine Klemmeinrichtung zusammengehalten werden könnten. Die verschiedenen anisotropischen leitfähigen Glieder können aus als "Adcon" bekannten Klebstoffen hergestellt sein, die das Bonden des Gehäuses unterstützen können. Ein Vorteil einer eingeklammerten ungebondeten Einrichtung besteht darin, daß, wenn gewünscht, Schichten danach gezielt entfernt werden können, beispielsweise für Reparatur- oder Austauschzwecke.
Claims (6)
1. Gehäuse einer elektronischen Vorrichtung mit
einer elektronischen Vorrichtung (11), die auf einer
Oberfläche derselben eine erste Anordnung erster Kontakt
stellen (12) aufweist, gekennzeichnet durch:
ein der ersten Anordnung erster Kontaktstellen
(12) überlagertes erstes flaches anisotropisches
leitfähiges Glied (13);
ein dem ersten anisotropischen leitfähigen Glied
(13) überlagertes erstes flaches isolierendes Glied (14),
auf dessen einer Oberfläche ein erstes Leitermuster (29)
mit einer zweiten Anordnung von Kontaktstellen (32)
verbunden ist;
ein dem ersten flachen isolierenden Glied (14)
überlagertes zweites flaches anisotropisches leitfähiges
Glied (15);
ein dem zweiten anisotropischen leitfähigen Glied
(15) überlagertes zweites flaches isolierendes Glied
(17), auf dessen einer Oberfläche ein zweites
Leitermuster (30) mit einer dritten Anordnung von Kontakt
stellen (33) verbunden ist;
Mittel zum Zusammenschalten einer ersten Mehrzahl
der ersten Anordnung von Kontaktstellen (12) mit dem
ersten Leitermuster (29), wobei besagte Mittel das erste
anisotropische leitende Glied (13) und eine erste
Anordnung von sich durch das erste isolierende Glied (14)
erstreckenden Leiterdurchkontaktierungen (25) umfassen;
Mittel zum Zusammenschalten einer zweiten
Mehrzahl der ersten Anordnung von Kontaktstellen (12) mit dem
zweiten Leitermuster (30), wobei besagte Mittel das
zweite anisotropische leitfähige Glied (15), eine zweite
Anordnung von sich durch das zweite isolierende Glied
(17) erstreckenden Leiterdurchkontaktierungen (26), die
erste Anordnung von sich durch das erste isolierende
Glied (14) erstreckenden Leiterdurchkontaktierungen (25)
und das erste anisotropische leitfähige Glied (13)
umfassen;
und Mittel (36, 38) zum Zusammenschalten von
mindestens einem Teil der ersten Anordnung von
Kontaktstellen
(12) der elektronischen Vorrichtung mit externen
Schaltungen, wobei besagte Mittel mit der zweiten und
dritten Anordnung von Kontaktstellen (32, 33) verbunden
sind.
2. Gehäuse der elektronischen Vorrichtung nach
Anspruch 1, weiterhin mit:
einem dem zweiten flachen isolierenden Glied (17)
überlagerten dritten flachen anisotropischen leitfähigen
Glied (18);
einem dem dritten anisotropischen leitfähigen
Glied (15) überlagerten dritten flachen isolierenden
Glied (19), auf dessen einer Oberfläche ein drittes
leitfähiges Muster (31) mit einer vierten Anordnung von
Kontaktstellen (34) verbunden ist;
Mitteln zum Zusammenschalten einer dritten
Mehrzahl der ersten Anordnung von Kontaktstellen (12) mit
dem dritten Leitermuster (31), wobei besagte Mittel eine
dritte Anordnung von sich durch das dritte isolierende
Glied (19) erstreckenden Leiterdurchkontaktierungen (27),
das dritte anisotropische leitfähige Glied (18), das
zweite anisotropische leitfähige Glied (15), die zweite
Anordnung von sich durch das zweite isolierende Glied
(17) erstreckenden Leiterdurchkontaktierungen (26), das
erste anisotropische leitfähige Glied (13) und die erste
Anordnung von sich durch das erste isolierende Glied (14)
erstreckenden Leiterdurchkontaktierungen (25) umfassen;
und besagte Mittel zum Verbinden der ersten
Anordnung von Kontaktstellen (12) der elektronischen
Vorrichtung mit externen Schaltungen mit der vierten
Anordnung von Kontaktstellen (34) verbundene Mittel
umfassen.
3. Gehäuse der elektronischen Vorrichtung nach
Anspruch 1, wobei:
die flachen anisotropischen Glieder jeweils eine
Isolatorlage (22) umfassen, die sich durch die Stärke der
Lage erstreckende Leiter (23) aufweisen, aber
elektrischen Strom weder in der Längenrichtung noch der
Breitenrichtung der Lage über bedeutende Entfernungen
leiten.
4. Gehäuse der elektronischen Vorrichtung nach
Anspruch 3, wobei:
jeder Leiter eine Säule ferromagnetischer
leitfähiger Teilchen (23) umfaßt;
und die Säulen durch magnetische Ausrichtung
gebildet werden.
5. Gehäuse der elektronischen Vorrichtung nach
Anspruch 1, wobei:
die elektronische Vorrichtung einen integrierten
Schaltungsbaustein (11) umfaßt.
6. Gehäuse der elektronischen Vorrichtung nach
Anspruch 1, wobei die elektronische Vorrichtung eine
Matrixanordnung von Halbleiterfotodetektoren (20) umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/720,067 US5155302A (en) | 1991-06-24 | 1991-06-24 | Electronic device interconnection techniques |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69205078D1 DE69205078D1 (de) | 1995-11-02 |
DE69205078T2 true DE69205078T2 (de) | 1996-02-29 |
Family
ID=24892501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69205078T Expired - Fee Related DE69205078T2 (de) | 1991-06-24 | 1992-06-18 | Verbindungstechnik für elektronische Vorrichtungen. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5155302A (de) |
EP (1) | EP0520681B1 (de) |
JP (1) | JPH0785488B2 (de) |
KR (1) | KR100291251B1 (de) |
DE (1) | DE69205078T2 (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69233088T2 (de) * | 1991-02-25 | 2003-12-24 | Canon K.K., Tokio/Tokyo | Elektrisches Verbindungsteil und sein Herstellungsverfahren |
US6340894B1 (en) | 1991-06-04 | 2002-01-22 | Micron Technology, Inc. | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect |
US5272600A (en) * | 1992-09-02 | 1993-12-21 | Microelectronics And Computer Technology Corporation | Electrical interconnect device with interwoven power and ground lines and capacitive vias |
US5359767A (en) * | 1993-08-26 | 1994-11-01 | International Business Machines Corporation | Method of making multilayered circuit board |
JPH07239363A (ja) * | 1994-01-06 | 1995-09-12 | Hewlett Packard Co <Hp> | 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法 |
US5468917A (en) * | 1994-03-23 | 1995-11-21 | International Business Machines Corporation | Circuitized structure including flexible circuit with elastomeric member bonded thereto |
US5477933A (en) * | 1994-10-24 | 1995-12-26 | At&T Corp. | Electronic device interconnection techniques |
EP0715489A3 (de) * | 1994-11-30 | 1997-02-19 | Ncr Int Inc | Leiterplattenanordnung |
KR960043135A (ko) * | 1995-05-01 | 1996-12-23 | 엘리 웨이스 | 성형된 캡슐화 전자 구성요소 및 그의 제조 방법 |
US5798937A (en) * | 1995-09-28 | 1998-08-25 | Motorola, Inc. | Method and apparatus for forming redundant vias between conductive layers of an integrated circuit |
US6011307A (en) * | 1997-08-12 | 2000-01-04 | Micron Technology, Inc. | Anisotropic conductive interconnect material for electronic devices, method of use and resulting product |
US6740960B1 (en) * | 1997-10-31 | 2004-05-25 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
US6097087A (en) | 1997-10-31 | 2000-08-01 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
US5896310A (en) * | 1997-12-24 | 1999-04-20 | Texas Instruments Incorporated | Multiple bank memory with over-the-array conductors programmable for providing either column factor or y-decoder power connectivity |
US6594153B1 (en) * | 2000-06-27 | 2003-07-15 | Intel Corporation | Circuit package for electronic systems |
US6574114B1 (en) | 2002-05-02 | 2003-06-03 | 3M Innovative Properties Company | Low contact force, dual fraction particulate interconnect |
US6966784B2 (en) * | 2003-12-19 | 2005-11-22 | Palo Alto Research Center Incorporated | Flexible cable interconnect assembly |
US7290226B2 (en) * | 2005-04-04 | 2007-10-30 | International Business Machines Corporation | Via redundancy based on subnet timing information, target via distant along path from source and/or target via net/subnet characteristic |
US20090226696A1 (en) * | 2008-02-06 | 2009-09-10 | World Properties, Inc. | Conductive Polymer Foams, Method of Manufacture, And Uses Thereof |
US8623265B2 (en) * | 2007-02-06 | 2014-01-07 | World Properties, Inc. | Conductive polymer foams, method of manufacture, and articles thereof |
CN101605842B (zh) * | 2007-02-06 | 2012-07-04 | 环球产权公司 | 导电聚合物泡沫、其制造方法和应用 |
DE102007058837A1 (de) * | 2007-12-05 | 2009-06-10 | Technische Universität Clausthal | Elektrochemisches Energieumwandlungssystem |
JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
JP2013515840A (ja) * | 2009-12-29 | 2013-05-09 | ロジャース コーポレーション | 導電性ポリマーフォーム、その製造方法および使用 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541222A (en) * | 1969-01-13 | 1970-11-17 | Bunker Ramo | Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making |
US4209481A (en) * | 1976-04-19 | 1980-06-24 | Toray Industries, Inc. | Process for producing an anisotropically electroconductive sheet |
DE3479463D1 (en) * | 1983-03-29 | 1989-09-21 | Nec Corp | High density lsi package for logic circuits |
US4598166A (en) * | 1984-08-06 | 1986-07-01 | Gte Communication Systems Corporation | High density multi-layer circuit arrangement |
JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
JPS62136098A (ja) * | 1985-12-09 | 1987-06-19 | 富士通株式会社 | 高密度配線基板 |
US4737112A (en) * | 1986-09-05 | 1988-04-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Anisotropically conductive composite medium |
US4868712A (en) * | 1987-02-04 | 1989-09-19 | Woodman John K | Three dimensional integrated circuit package |
US4778635A (en) * | 1987-09-18 | 1988-10-18 | American Telephone And Telegraph Company | Method and apparatus for fabricating anisotropically conductive material |
US4843191A (en) * | 1987-11-27 | 1989-06-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Interconnection technique using dielectric layers |
US4998885A (en) * | 1989-10-27 | 1991-03-12 | International Business Machines Corporation | Elastomeric area array interposer |
-
1991
- 1991-06-24 US US07/720,067 patent/US5155302A/en not_active Expired - Lifetime
-
1992
- 1992-05-27 JP JP4158906A patent/JPH0785488B2/ja not_active Expired - Lifetime
- 1992-06-18 DE DE69205078T patent/DE69205078T2/de not_active Expired - Fee Related
- 1992-06-18 EP EP92305579A patent/EP0520681B1/de not_active Expired - Lifetime
- 1992-06-23 KR KR1019920011078A patent/KR100291251B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100291251B1 (ko) | 2001-09-17 |
JPH0785488B2 (ja) | 1995-09-13 |
US5155302A (en) | 1992-10-13 |
DE69205078D1 (de) | 1995-11-02 |
EP0520681B1 (de) | 1995-09-27 |
KR930001761A (ko) | 1993-01-16 |
EP0520681A1 (de) | 1992-12-30 |
JPH05175284A (ja) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69205078T2 (de) | Verbindungstechnik für elektronische Vorrichtungen. | |
DE68907658T2 (de) | Mehrschichtkondensator. | |
DE3879109T2 (de) | Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben. | |
DE3879629T2 (de) | Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben. | |
DE69211445T2 (de) | Speicherungspackung | |
DE68916784T2 (de) | Integrierte Schaltungspackung. | |
DE2542518C3 (de) | ||
EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE69926241T2 (de) | Leiterplatten-verbindungsvorrichtung und herstellungsverfahren | |
DE69302400T2 (de) | Testanordnung mit filmadaptor fuer leiterplatten | |
DE69209169T2 (de) | Verbindungstechnik für integrierte Schaltung | |
EP0022176B1 (de) | Modul für Schaltungschips | |
DE19714470A1 (de) | Drahtbondchipverbindung mit hoher Dichte für Multichip-Module | |
DE3781469T2 (de) | Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. | |
DE4128603A1 (de) | Halbleiteranordnung | |
DE69711772T2 (de) | Packungsstruktur für Multichip-Module | |
DE19509179A1 (de) | Beschleunigungssensor, der ein piezoelektrisches Element verwendet | |
DE10138958B4 (de) | Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren | |
DE69508379T2 (de) | Zusammenbau einer hochintegrierten schaltung, der leiter eines leiterrahmens mit leitenden bahnen verbindet | |
DE10110203B4 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung | |
DE202011110802U1 (de) | Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert | |
DE3852131T2 (de) | Speicherkarte. | |
DE69313062T2 (de) | Chip-Direktmontage | |
DE102006011473B4 (de) | Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |