DE69313062T2 - Chip-Direktmontage - Google Patents

Chip-Direktmontage

Info

Publication number
DE69313062T2
DE69313062T2 DE69313062T DE69313062T DE69313062T2 DE 69313062 T2 DE69313062 T2 DE 69313062T2 DE 69313062 T DE69313062 T DE 69313062T DE 69313062 T DE69313062 T DE 69313062T DE 69313062 T2 DE69313062 T2 DE 69313062T2
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor
bonding
semiconductor chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69313062T
Other languages
English (en)
Other versions
DE69313062D1 (de
Inventor
Anthony M Chiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69313062D1 publication Critical patent/DE69313062D1/de
Application granted granted Critical
Publication of DE69313062T2 publication Critical patent/DE69313062T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

    GEBIET DER ERFINDUNG
  • Diese Erfindung bezieht sich auf Haibleiterbauelemente und insbesondere auf eine Chips auf einer Leiterplatte aufweisende Anordnung und ein entsprechendes Verfahren, bei denen ungekapselte Halbleiterchips abwechselnd auf gegenüberliegenden Seiten einer Leiterplatte befestigt werden.
    • HINTERGRUND DER ERFINDUNG
  • Bei einer Chips auf einer Leiterpiatte aufweisenden Anordnung werden Halbleiterchips normalerweise auf einer Seite der Leiterplatte befestigt. Golddrähte werden verwendet, um die Bondkontaktstellen auf dem Halbleiterbauelement mit den Kontaktflächen auf der Leiterplatte zu verbinden. Es sind nicht nur zur Befestigung der Halbleiterchips, sondern auch zum Vorsehen der Schaltungskontaktflächen für die Zwischenverbindungen zum Anschließen der Haibleiterbauelemente auf der Leiterplatte große Flächen erforderlich. Herkömmliche Chipanordnungen sind in den US-A-4 807 019 und US-A-5 099 309 dargestellt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung bezieht sich auf eine Chips auf einer Leiterplatte aufweisende Anordnung gemäß Anspruch 1, bei der ungekapselte Halbleiterchips abwechselnd auf gegenüberliegenden Seiten einer Leiterplatte befestigt werden. Jedes Haibleiterbauelement verwendet eine zentrale Bondkontaktstellenanordnung. Der ungekapselte Chip wird mit der aktiven Seite nach unten befestigt, wobei die zentral liegende Bondkontaktstelle innerhalb einer Öffnung in der Leiterplatte zentriert wird. Die zentral liegenden Bondkontaktstellen werden nach dem Nagelkopfbondverfahren oder dem Keilbondverfahren mit den Leiterplattenkontakten auf der Seite der Leiterplatte verbunden, die der Seite, auf der der ungekapselte Chip befestigt ist, gegenüberliegt Die abwechselnde Befestigung und die zentral liegenden Bondkontaktstellen des Halbleiterchips nutzen die Leiterplattenfläche besser aus.
  • Ein Verfahren zur Herstellung einer Chipanordnung auf der Leiterplatte ist im Anspruch 6 offenbart.
  • Sowohl der technische Fortschritt, den die Erfindung darstellt, als auch deren Ziele werden aus der folgenden Beschreibung einer bevorzugten Ausführungsform der Erfindung deutlich werden, wenn diese in Verbindung mit den beigefügten Zeichnungen und den in den beigefügten Ansprüchen herausgestellten neuen Merkmalen betrachtet wird.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Figur 1 ist ein zum Stand der Technik gehörender Halbleiter mit zentral liegenden Bondkontaktstellen;
  • Fig. 2 ist eine typische bisherige Chips auf einer Leiterplatte aufweisende Anordnung;
  • Fig. 3 zeigt eine Chips auf einer Leiterplatte aufweisende Anordnung gemäß der vorliegenden Erfindung;
  • Fig. 4 ist eine Seitenansicht der Chips auf einer Leiterplatte aufweisenden Anordnung der vorliegenden Erfindung; und
  • Fig. 5 ist eine Draufsicht der Chips auf einer Leiterplatte aufweisenden Anordnung der vorliegenden Erfindung.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Die Fig. 1 stellt einen typischen Halbleiterchip 10 mit zentral liegenden Bondkontaktstellen 11 dar.
  • Die Fig. 2 zeigt die typische Anordnung einer Leiterplatte, bei der das Verfahren der Chipmontage auf der Leiterplatte verwendet wurde. Wenn die Bondkontaktstellen 23 des Halbleiterbauelements 21 entlang dem Rand des Chips liegen, ist die Fläche der Leiterplatte 20 für den Chip 21 typischerweise größer als der Chip, da der Chip befestigt werden muß und Verbindungen zwischen den Bondkontaktstellen 23 auf dem Chip und den Kontakten 24 auf der Leiterplatte hergestellt werden müssen. Ein Chip 10 mit zentral liegenden Bondkontaktstellen 11 kann auch in entsprechender Weise rnit größerer Drahtlänge 12 angebracht werden. Jeder der Chips 10 und 21 ist mit einem Kapselungsmaterial bei 28 bzw. 29 beschichtet, um das Bauelement zu kapseln und zu schützen und den Bonddraht an seinem Platz zu halten.
  • Die Fig. 3 ist eine dreidimensionale Ansicht der vorliegenden Erfindung. Lediglich fünf Chips sind dargestellt. Bei der Leiterplatte 31 sind Halbleiterchips 32 abwechselnd auf gegenüberliegenden Seiten der Leiterplatte 31 befestigt. Jeder Halbleiterchip 32 besitzt zentral liegende Bondkontaktstellen 35. Jeder Chip liegt über einer Öffnung 33 in der Leiterplatte 31, so daß die Bondkontaktstellen 35 in den Öffnungen 33 zentriert sind. Jede Bondkontaktstelle 35 ist mit einem Kontakt 34 auf der Leiterplatte 31 verbunden. Die Kontakte 34 sind ein Teil der Schaltungsanordnung auf der Leiterplatte 31. Durchgangslöcher liegen in einigen dieser Kontakte, um die anderen Schichten der Leiterplatte zu verbinden. Da die Bondkontaktstellen 35 nahe an den Kontakten 34 liegen, ist nur ein kurzer Bonddraht erforderlich, um den Halbleiterchip mit der Schaltungsanordnung auf der Leiterplatte zu verbinden, und eine größere Anzahl an Halbleiterchips kann auf jeder Leiterplatte untergebracht werden.
  • Die Fig. 4 ist eine Seitenansicht einer Chips auf einer Leiterplatte aufweisenden Anordnung. Ungekapselte Halbleiterchips 32 sind mit einem Hochtemperaturkleber 31a abwechselnd auf gegenüberliegenden Seiten der Leiterplatte 31 angebracht. Die Leiterplatte 31 wurde mit einer Lötmaske zur elektrischen Isolation beschichtet. Bei jedem Chip sind die Bondkontaktstellen zentral liegend angeordnet. Ein Feld von Bondkontaktstellen 35 liegt entfernt von der Kante des Chips. Dieses Kontaktstellenfeld ist über einer Öffnung 33 in der Leiterplatte 31 zentriert. Jede Bondkontaktstelle auf dem Halbleiter 32 ist nach dem Nagelkopfbondverfahren oder dem Keilbondverfahren mit einem Bonddraht 32a mit einem entsprechenden (nicht dargestellten) Kontakt 34 auf der Seite der Leiterplatte 31 angebracht, die der Seite, auf der der Halbleiterchip befestigt ist, gegenüberliegt Durch abwechselndes Befestigen der Halbleiterchips auf gegenüberliegenden Seiten der Leiterplatte und durch Verwenden eines zentral liegenden Bondkontaktstellenfeldes können die Chips dichter beieinander angebracht werden, was eine höhere Dichte der Bauelemente schafft. Nach dem Testen wird eine Schutzschicht 36 aufgebracht.
  • Die Fig. 5 ist eine Draufsicht einer Chips auf einer Leiterplatte aufweisenden Anordnung 30. Die Halbleiterchips 32 sind dicht beieinander befestigt, wobei eine Öffnung 33 in der Leiterplatte zwischen jedem Halbleiterchippaar liegt. Wie in der Fig. 4 zu sehen ist, ist bei dem Halbleiterchip 32 auf der Bodenseite der Leiterplatte 31 das zentrale Bondkontaktstellenfeld über einer Öffnung 33 zentriert und die Bondkontaktstellen 35 sind mit den Kontaktflächen 34 auf der Oberseite der Leiterplatte 31 verbunden. Die Bonddrähte 32a erstrecken sich von den Bondkontaktstellen durch die Öffnungen 33 und sind mit den Kontakten 34 auf der gegenüberliegenden Seite der Leiterplatte 31 verbunden. Zwischen jedem Halbleiterchippaar ist eine einzige Kontaktreihe auf der Leiterplatte 31 dargestellt, es kann jedoch - je nach der gewünschten Schaltungskonfiguration - eine doppelte Kontaktreihe verwendet werden.
  • Das Bonden der Halbleiterbondkontaktstellen durch die Lei terplatte zu den Kontakten auf der gegenüberliegenden Seite der Leiterplatte ermöglicht den kürzesten Bonddraht zum Verbinden des Halbleiterchips mit der Leiterplatte. Die kurzen Bonddrähte erstrecken sich nicht über den Halbleiterchip, bieten Schutz für die Bonddrähte während des Testens und liefern für den gesamten Leiterplattenaufbau ein niedriges Profil und eine hohe Chipdichte.
  • Es ist nur eine Reihe Halbleiterchips, die abwechselnd auf einer Leiterplatte befestigt sind, dargestellt, jedoch können zwei oder mehrere Reihen - je nach Wunsch für eine spezielle Schaltungskonfiguration - angebracht werden.

Claims (8)

1. Chips auf einer Leiterplatte aufweisende Halbleiteranordnung, die Halbleiterchips (32) mit wenigstens einer aktiven Fläche und eine Leiterplatte (31) mit zwei Befestigungsflächen umfaßt, mit:
mehreren Öffnungen (33) in der Leiterplatte, die sich von einer Befestigungsfläche zu der gegenüberliegenden erstrecken;
mehreren Schaltungskontakten (34) auf jeder der zwei Befestigungsflächen der Leiterplatte;
mehreren Halbleiterchips, die abwechselnd auf gegenüberliegenden Befestigungsflächen der Leiterplatte befestigt sind, wobei die aktive Fläche an der Befestigungsfläche der Leiterplatte angebracht ist, jeder Halbleiterchip ein zentral liegendes Feld aus Bondkontaktstellen (35) auf seiner aktiven Fläche aufweist, wobei das auf jedem Halbleiterchip zentral liegende Bondkontaktstellenfeld über einer der mehreren Öffnungen in der Leiterplatte zentriert ist, so daß das zentral liegende Bondkontaktstellenfeld durch die entsprechende Öffnung in der Leiterplatte freigelegt ist und Bonddrähten (32a), die sich durch die entsprechende Öffnung in der Leiterplatte erstrecken und die Bondkontaktstellen des zentral liegenden Feldes auf jedem Halbleiterchip mit den Schaltungskontakten auf der Leiterplattenbefestigungsfläche verbinden, die derjenigen gegenüber liegt, auf der der Halbleiterchip angebracht ist.
2. Halbleiteranordnung nach Anspruch 1, bei der die Bonddrähte nach dem Nagelkopfbondverfahren mit den Bondkontaktstellen auf dem Halbleiterchip verbunden sind.
3. Halbleiteranordnung nach Anspruch 1, bei der die Bonddrähte nach dem Keilbondverfahren mit den Kontaktstellen auf dem Halbleiterchip verbunden sind.
4. Halbleiteranordnung nach einem der vorhergehenden Ansprüche mit wenigstens zwei Reihen abwechselnd auf jeder Seite der Leiterplatte befestigter Halbleiterchips.
5. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die aktive Fläche jedes Halbleiterchips durch einen Klebstoff an der Leiterplatte angebracht ist.
6. Verfahren zum Herstellen einer Chips auf einer Leiterplatte aufweisenden Anordnung mit den Schritten: es wird eine Leiterplatte (31) mit einer ersten Befestigungsfläche und einer zweiten Befestigungsfläche vorbereitet, wobei sich auf jeder der beiden Befestigungsflächen leitfähige Schaltungsanordnungen und Kontakte (34) befinden;
es werden mehrere längliche Löcher (33) gebildet, die sich durch die gesamte Leiterplatte erstrecken;
es werden mehrere Halbleiterchips (32), die jeweils ein zentral liegendes Bondkontaktstellenfeld auf ihrer aktiven Fläche besitzen, abwechselnd auf der ersten Befestigungsfläche der Leiterplatte und der zweiten Befestigungsfläche der Leiterplatte so befestigt, daß jedes zentral liegende Bondkontaktstellenfeld der mehreren Halbleiterchips in einem der länglichen Löcher zentriert ist; und
es wird jedes auf den Halbleiterchips zentral liegende Bondkontaktstellenfeld mit Kontakten auf der Leiterplatte durch einen Bonddraht (32a) verbunden, der an eine Bondkontaktstelle des zentral liegenden Feldes gebondet wird, sich durch das längliche Loch erstreckt und mit einem Leiterplattenkontakt auf der Leiterplattenbefestigungsfläche verbunden wird, die der Fläche gegenüber liegt, auf der der Halbleiterchip befestigt ist.
7. Verfahren nach Anspruch 6, umfassend den Schritt: es werden die Halbleiterchips vor dem Drahtbonden an der Leiterplatte mit einem Klebstoff angebracht.
8. Verfahren nach Anspruch 6 oder Anspruch 71 enthaltend den Schritt: es werden die mehreren länglichen Löcher, die sich durch die Leiterplatte erstrecken, so angeordnet, daß sie im wesentlichen parallel zueinander sind.
DE69313062T 1992-09-29 1993-09-27 Chip-Direktmontage Expired - Fee Related DE69313062T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/953,634 US5243497A (en) 1992-09-29 1992-09-29 Chip on board assembly

Publications (2)

Publication Number Publication Date
DE69313062D1 DE69313062D1 (de) 1997-09-18
DE69313062T2 true DE69313062T2 (de) 1997-12-11

Family

ID=25494297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69313062T Expired - Fee Related DE69313062T2 (de) 1992-09-29 1993-09-27 Chip-Direktmontage

Country Status (6)

Country Link
US (1) US5243497A (de)
EP (1) EP0590915B1 (de)
JP (1) JP3397852B2 (de)
KR (1) KR940008061A (de)
DE (1) DE69313062T2 (de)
TW (1) TW243551B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0177395B1 (ko) * 1995-04-27 1999-05-15 문정환 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
US5818698A (en) * 1995-10-12 1998-10-06 Micron Technology, Inc. Method and apparatus for a chip-on-board semiconductor module
SG79950A1 (en) * 1997-10-22 2001-04-17 Texas Instr Singapore Pte Ltd Double sided single inline memory module
KR100305570B1 (ko) * 1998-07-01 2001-10-19 이형도 인쇄회로기판및그제조방법
US6456502B1 (en) 1998-09-21 2002-09-24 Compaq Computer Corporation Integrated circuit device/circuit board connection apparatus
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6683377B1 (en) * 2000-05-30 2004-01-27 Amkor Technology, Inc. Multi-stacked memory package
JP2004128155A (ja) 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
US7550842B2 (en) 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
AU2003900801A0 (en) * 2003-02-24 2003-03-13 Brenton O'brien Pcb connector
US7687920B2 (en) * 2008-04-11 2010-03-30 Stats Chippac Ltd. Integrated circuit package-on-package system with central bond wires
US9123713B2 (en) * 2010-11-24 2015-09-01 Tessera, Inc. Lead structures with vertical offsets
JP2017122625A (ja) * 2016-01-06 2017-07-13 株式会社豊田中央研究所 データ収録装置
US10153221B1 (en) * 2017-06-13 2018-12-11 Micron Technology, Inc. Face down dual sided chip scale memory package
KR102271301B1 (ko) * 2018-11-30 2021-06-30 주식회사 포스코 법랑용 강판 및 그 제조방법
US11798923B2 (en) * 2021-12-16 2023-10-24 Nvidia Corp. Staggered dual-side multi-chip interconnect

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893263A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 密閉方法
US4807019A (en) * 1987-04-24 1989-02-21 Unisys Corporation Cavity-up-cavity-down multichip integrated circuit package
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
EP0339154B1 (de) * 1988-04-26 1994-11-17 Citizen Watch Co. Ltd. Speicherkarte
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment

Also Published As

Publication number Publication date
DE69313062D1 (de) 1997-09-18
KR940008061A (ko) 1994-04-28
EP0590915A1 (de) 1994-04-06
TW243551B (de) 1995-03-21
JP3397852B2 (ja) 2003-04-21
EP0590915B1 (de) 1997-08-13
US5243497A (en) 1993-09-07
JPH06216182A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
DE69313062T2 (de) Chip-Direktmontage
DE69332191T2 (de) Halbleiteranordnung mit Überchipanschlüssen
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE68920923T2 (de) Elektronische Packung mit verbesserter Wärmesenke.
DE69525406T2 (de) Halbleiteranordnung mit Metallplatte
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE69518935T2 (de) Halbleiterpackung
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE4128603A1 (de) Halbleiteranordnung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE10154556A1 (de) Gestapelte Halbleiterbauelementestruktur
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE3887849T2 (de) Integrierte Schaltungspackung.
DE69119938T2 (de) Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee