JPS5893263A - 密閉方法 - Google Patents
密閉方法Info
- Publication number
- JPS5893263A JPS5893263A JP56190588A JP19058881A JPS5893263A JP S5893263 A JPS5893263 A JP S5893263A JP 56190588 A JP56190588 A JP 56190588A JP 19058881 A JP19058881 A JP 19058881A JP S5893263 A JPS5893263 A JP S5893263A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- plate
- recess
- solder
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、はんだ付けされたはんだ部分に存在するピン
ホール等の欠陥により惹起する各種障害を防止するため
の密閉方法に関する。
ホール等の欠陥により惹起する各種障害を防止するため
の密閉方法に関する。
近時使用されている自動車用の整流素子組立品はダイオ
ード素子をはんだ部分で密閉した構造となっている。す
なわち、第１図はこのことを示す整流素子組立品の要部
断面図であるが、Ｓｉダイオード素子（１）、 （１）
は導電性の放熱板（２）の陥凹部ｆｓ＋、 （３１と上
記放熱板（２）に加圧接着されたガラスエポキシ基板（
４）とにより形成された密閉空間（５）、 （５１に収
納される。ガラスエポキシ基板（４）の放熱板（２）に
密着している面とは反対側の面には銅箔（６）が被着さ
れている。そして、上記密閉空間（５１、（５）位置に
おけるガラスエポキシ基板（４）には各密閉空間（５）
、 （５）に対応してそれぞれ１個の貫通孔（７）、
（７）が穿設されていて、これら貫通孔（力、（７）
にはＳｉダイオード素子（１）、 （１）のリード線＋
８）、 （８）が挿通している。そして、貫通孔（７）
、（力の開口部分において銅箔（６）とリード線（８）
、（８）がはんだ付けされている。その結果、はんだ部
分（９）、 （９）により、銅箔（６）とＳｉダイオー
ド素子（１）’、 （１）が電気的に接続されるととも
に、密閉空間（５）ｉ５）が外気から完全に遮断される
。一方、Ｓｉダイオード（１）、（１）は、放熱板（２
）とＳｉダイオード（１） 、 （１）との間に介在し
ているはんだ（１０，（１１により放熱板（２）に電気
的に接続されている。さらに、耐食、！気的絶縁及びは
んだ部分Ｑ１．ＱＩに発生しているピンホールの穴埋め
を目的として銅箔（６）及びはんだ部分（Ｉｔ）Ｉｌｌ
上にはエポキシ樹脂、ポリエスチル樹脂等の塗膜ａυが
被着されている。ところが、塗装焼付けの際に密閉空間
（５）、 （５）中の空気が熱膨張しはんだ部分＋９）
、（９）中のピンホールを通９抜けた空気によシ塗膜ｕ
０が破壊され塗膜住υにもはんだ部分（９）、（９）の
ピンホールと連通ずるピンホールが形成されてしまう。
ード素子をはんだ部分で密閉した構造となっている。す
なわち、第１図はこのことを示す整流素子組立品の要部
断面図であるが、Ｓｉダイオード素子（１）、 （１）
は導電性の放熱板（２）の陥凹部ｆｓ＋、 （３１と上
記放熱板（２）に加圧接着されたガラスエポキシ基板（
４）とにより形成された密閉空間（５）、 （５１に収
納される。ガラスエポキシ基板（４）の放熱板（２）に
密着している面とは反対側の面には銅箔（６）が被着さ
れている。そして、上記密閉空間（５１、（５）位置に
おけるガラスエポキシ基板（４）には各密閉空間（５）
、 （５）に対応してそれぞれ１個の貫通孔（７）、
（７）が穿設されていて、これら貫通孔（力、（７）
にはＳｉダイオード素子（１）、 （１）のリード線＋
８）、 （８）が挿通している。そして、貫通孔（７）
、（力の開口部分において銅箔（６）とリード線（８）
、（８）がはんだ付けされている。その結果、はんだ部
分（９）、 （９）により、銅箔（６）とＳｉダイオー
ド素子（１）’、 （１）が電気的に接続されるととも
に、密閉空間（５）ｉ５）が外気から完全に遮断される
。一方、Ｓｉダイオード（１）、（１）は、放熱板（２
）とＳｉダイオード（１） 、 （１）との間に介在し
ているはんだ（１０，（１１により放熱板（２）に電気
的に接続されている。さらに、耐食、！気的絶縁及びは
んだ部分Ｑ１．ＱＩに発生しているピンホールの穴埋め
を目的として銅箔（６）及びはんだ部分（Ｉｔ）Ｉｌｌ
上にはエポキシ樹脂、ポリエスチル樹脂等の塗膜ａυが
被着されている。ところが、塗装焼付けの際に密閉空間
（５）、 （５）中の空気が熱膨張しはんだ部分＋９）
、（９）中のピンホールを通９抜けた空気によシ塗膜ｕ
０が破壊され塗膜住υにもはんだ部分（９）、（９）の
ピンホールと連通ずるピンホールが形成されてしまう。
その結果、整流素子組立品の使用時においては密閉空間
（５） 、 （５）の温度は約１５０°０程度であるの
で、Ｓｉダイオード素子（１）、 （１）は上記ピンホ
ールから流入したきわめて温度の高い空気により酸化さ
れ寿命が低下してしまう。のみならず、はんだ部分（９
）、 （９）、αＱ、αＱの接触不良を惹起する等信頼
性低下の原因となっている。
（５） 、 （５）の温度は約１５０°０程度であるの
で、Ｓｉダイオード素子（１）、 （１）は上記ピンホ
ールから流入したきわめて温度の高い空気により酸化さ
れ寿命が低下してしまう。のみならず、はんだ部分（９
）、 （９）、αＱ、αＱの接触不良を惹起する等信頼
性低下の原因となっている。
本発明は上記事情を参酌してなされたものではんだ付は
後に少なくともはんだ部分に紫外線硬化型樹脂を塗布し
て紫外線硬化させたのちに保陳塗膜を形成することによ
り、外気から完全に遮断された密閉空間を形成すること
のできる密閉方法を提供することを目的とする。
後に少なくともはんだ部分に紫外線硬化型樹脂を塗布し
て紫外線硬化させたのちに保陳塗膜を形成することによ
り、外気から完全に遮断された密閉空間を形成すること
のできる密閉方法を提供することを目的とする。
以下、本発明を図面を参照して実施例に基づいて詳述す
る。なお、以下の説明において従来技術の説明に用いた
第１図と同一部位には同−門号を用いている。
る。なお、以下の説明において従来技術の説明に用いた
第１図と同一部位には同−門号を用いている。
まず、第２図に示す陥凹部（３）を有する例えば鉄板等
の放熱板（２）の底部にはんだペーストを塗布しその上
にＳｉダイオード（１）を載置する。しかるのち、はん
だペーストを溶融してはんだ付けするために、加熱炉中
に上記Ｓｉダイオード（１）を載置した放熱板（２）を
加熱炉中に一定時間保持しはんだ付けする。
の放熱板（２）の底部にはんだペーストを塗布しその上
にＳｉダイオード（１）を載置する。しかるのち、はん
だペーストを溶融してはんだ付けするために、加熱炉中
に上記Ｓｉダイオード（１）を載置した放熱板（２）を
加熱炉中に一定時間保持しはんだ付けする。
その結果、第２図に示すようなはんだ部分０呻が形成さ
れ、Ｓｉダイオード（１）と放熱板（２）が電気的に接
続される。しかして、銅箔（６）を被着したガラスエポ
キシ基板（４）を上記Ｓｉダイオード責１）を収納した
放熱板（２）に、Ｓｉダイオード責１）のリード線（８
）が所定の貫通孔（力に挿通するように重ね合せ、加圧
接着し密閉空間（５）を形成する。つぎに、貫通孔（力
の開口部分にはんだペーストを塗り加熱炉中に一定時間
保持してはんだ付けする。その結果、第２図に示：：１
：・ すようなはんだ部分（９）が形成される。しかるのち、
ガラスエポキシ基板（４）上及びはんだ部分（９）上に
常温にて第１表に示す紫外線硬化型の樹脂を厚さ数１０
ｒＭＰないし数１０−に塗布する。上記紫外線硬化型樹
脂の粘度は２０００ｃｐ −１００００ｃｐの範囲にあ
ることが好ましい。このとき、前記したように塗膜Ｑｌ
）の塗装焼付は時のように、密閉空間（５）は高温に加
熱されないので密閉空間（５）内の空気が熱膨張しはん
だ部分（９）に存在するピンホールを経て紫外線硬化型
の樹脂塗膜を破壊するようなことはない。しかして、高
圧水銀ランプによシ波長３６５ ｎｍ付近の紫外線を照
度１０００Ｗ／ｍ２で約１０秒間照射する。その結果、
密閉空゛間（５）内の空気の膨張によっても破壊されな
い堅固な密閉塗膜α邊（第２図参照）が形成される。つ
ぎに、上記密閉塗膜Ｑ’ａ上に電気的絶縁性及び耐食性
を有する例えばエポキシ樹脂、ポリエステル樹脂、シリ
コーン樹脂、ポリウレタン樹脂等の塗料を厚さ５０μｍ
ないし８０μｍ程度に塗布する。しかして、１７０℃に
て３０分間焼成し第２図に示すような保護塗膜Ｑ３を形
成する。このとき、密閉空間（５）中の空気は熱膨張す
るが、はんだ部分（９）と保護塗膜（１３１との間には
上記密閉塗膜（１２が介在しているので、密閉空間（５
）中の空気の外部への膨出は密閉塗膜（１２１で阻止さ
れ、保護塗膜（１謙中にはピンホール等の欠陥は形成さ
れない。また、保護塗膜α鴫ははんだ部分（９）に対す
るよりも密閉塗膜（１２に対する方が密着性が良好であ
り、保護塗膜（１３）は密閉塗膜αり上に一体的に被着
している。その結果、との保睡塗膜峙は銅箔（６）の腐
食の防止及び電気的絶縁とともに、密閉塗膜（１２１の
外的損傷から保護する。
れ、Ｓｉダイオード（１）と放熱板（２）が電気的に接
続される。しかして、銅箔（６）を被着したガラスエポ
キシ基板（４）を上記Ｓｉダイオード責１）を収納した
放熱板（２）に、Ｓｉダイオード責１）のリード線（８
）が所定の貫通孔（力に挿通するように重ね合せ、加圧
接着し密閉空間（５）を形成する。つぎに、貫通孔（力
の開口部分にはんだペーストを塗り加熱炉中に一定時間
保持してはんだ付けする。その結果、第２図に示：：１
：・ すようなはんだ部分（９）が形成される。しかるのち、
ガラスエポキシ基板（４）上及びはんだ部分（９）上に
常温にて第１表に示す紫外線硬化型の樹脂を厚さ数１０
ｒＭＰないし数１０−に塗布する。上記紫外線硬化型樹
脂の粘度は２０００ｃｐ −１００００ｃｐの範囲にあ
ることが好ましい。このとき、前記したように塗膜Ｑｌ
）の塗装焼付は時のように、密閉空間（５）は高温に加
熱されないので密閉空間（５）内の空気が熱膨張しはん
だ部分（９）に存在するピンホールを経て紫外線硬化型
の樹脂塗膜を破壊するようなことはない。しかして、高
圧水銀ランプによシ波長３６５ ｎｍ付近の紫外線を照
度１０００Ｗ／ｍ２で約１０秒間照射する。その結果、
密閉空゛間（５）内の空気の膨張によっても破壊されな
い堅固な密閉塗膜α邊（第２図参照）が形成される。つ
ぎに、上記密閉塗膜Ｑ’ａ上に電気的絶縁性及び耐食性
を有する例えばエポキシ樹脂、ポリエステル樹脂、シリ
コーン樹脂、ポリウレタン樹脂等の塗料を厚さ５０μｍ
ないし８０μｍ程度に塗布する。しかして、１７０℃に
て３０分間焼成し第２図に示すような保護塗膜Ｑ３を形
成する。このとき、密閉空間（５）中の空気は熱膨張す
るが、はんだ部分（９）と保護塗膜（１３１との間には
上記密閉塗膜（１２が介在しているので、密閉空間（５
）中の空気の外部への膨出は密閉塗膜（１２１で阻止さ
れ、保護塗膜（１謙中にはピンホール等の欠陥は形成さ
れない。また、保護塗膜α鴫ははんだ部分（９）に対す
るよりも密閉塗膜（１２に対する方が密着性が良好であ
り、保護塗膜（１３）は密閉塗膜αり上に一体的に被着
している。その結果、との保睡塗膜峙は銅箔（６）の腐
食の防止及び電気的絶縁とともに、密閉塗膜（１２１の
外的損傷から保護する。
また、保護塗膜（１３）と密閉塗膜（ｌりとは一体とな
って密閉空間（５）の気密性を維持する。
って密閉空間（５）の気密性を維持する。
つぎに、本発明の密閉方法についての性能試験結果につ
いて述べる。
いて述べる。
まず、第２図のはんだ部分（９）にドリルで貫通孔（力
と連通ずる直径１ｕの通気孔を穿設する。しかるのち、
前述した手順で密閉塗膜αり及び保護塗膜α９を形成す
る。しかして、整流素子組立品が使用時にヒートサイク
ル環境下におかれることを考慮し次のような条件下で３
０サイクル繰返す。
と連通ずる直径１ｕの通気孔を穿設する。しかるのち、
前述した手順で密閉塗膜αり及び保護塗膜α９を形成す
る。しかして、整流素子組立品が使用時にヒートサイク
ル環境下におかれることを考慮し次のような条件下で３
０サイクル繰返す。
１６０°Ｃ×１５分ガ２５°０×２分ち−４０”０Ｘ１
５分その結果、第１表に示すいずれの紫外線硬化型樹脂
を用いた場合でも、はんだ部分（９）と密閉塗膜（１２
）第 １ 表 （以下余白） との間及び密閉塗膜（１４と採機塗膜０３）との間には
密閉空間（５）の気密性を害する剥離、亀裂、各種の穴
等の欠陥は認められなかった。したがって、本発明によ
る密閉方法によれば密閉空間（５）ははんだ部分（９）
にピンホール等の欠陥が存在しても密閉塗膜α渇により
外気とは完全に遮断され、かつ、密閉塗膜（ｌ邊は絶縁
性の保護塗膜（１３）により強固に保護され＃密閉塗膜
Ｑ２１と保護塗膜（１３）とは一体となって密閉空間（
５）の気密性を維持する。
５分その結果、第１表に示すいずれの紫外線硬化型樹脂
を用いた場合でも、はんだ部分（９）と密閉塗膜（１２
）第 １ 表 （以下余白） との間及び密閉塗膜（１４と採機塗膜０３）との間には
密閉空間（５）の気密性を害する剥離、亀裂、各種の穴
等の欠陥は認められなかった。したがって、本発明によ
る密閉方法によれば密閉空間（５）ははんだ部分（９）
にピンホール等の欠陥が存在しても密閉塗膜α渇により
外気とは完全に遮断され、かつ、密閉塗膜（ｌ邊は絶縁
性の保護塗膜（１３）により強固に保護され＃密閉塗膜
Ｑ２１と保護塗膜（１３）とは一体となって密閉空間（
５）の気密性を維持する。
以上のように、本発明の密閉方法ははんだ部分により電
気部品と基板との電気的接続とともに上記電気部品を外
気から遮断して収納する密閉空間を形成する場合にはん
だ付は後のはんだ部分に紫外線硬化型の樹脂を塗布後紫
外線硬化させて密閉塗膜を形成しこの密閉塗膜上に強固
な保護塗膜を焼成するようにしたもので、以下に記す顕
著な効果１奏ｆ６・ 、：。
気部品と基板との電気的接続とともに上記電気部品を外
気から遮断して収納する密閉空間を形成する場合にはん
だ付は後のはんだ部分に紫外線硬化型の樹脂を塗布後紫
外線硬化させて密閉塗膜を形成しこの密閉塗膜上に強固
な保護塗膜を焼成するようにしたもので、以下に記す顕
著な効果１奏ｆ６・ 、：。
（１） ピンホールなどの欠陥のない堅牢な密閉系１
膜と保祝塗膜とが一体となって密閉空間の気密性を維持
するので、密閉空間に収納されている電気部品は完全に
外気から遮断され、高温多湿の過酷な環境下においても
酸化や腐食を受けず、電気部品としての信頼性が飛躍的
に向上する。
するので、密閉空間に収納されている電気部品は完全に
外気から遮断され、高温多湿の過酷な環境下においても
酸化や腐食を受けず、電気部品としての信頼性が飛躍的
に向上する。
（２）はんだ部分にピンホールやブローホール等のはん
だ欠陥が存在しても、これらは密閉塗膜により穴埋めさ
れるので、経時的効果により電気的な接触不良を惹起す
る虞がなくなり、はんだ付けの信頼性が向上する。
だ欠陥が存在しても、これらは密閉塗膜により穴埋めさ
れるので、経時的効果により電気的な接触不良を惹起す
る虞がなくなり、はんだ付けの信頼性が向上する。
なお、上記実施例においてははんだ付は対象として自動
車用の整流素子組立品を例示したが、本発明の密閉方法
はこれに限ることなく、はんだ部分によシ密閉空間が形
成されるものであればすべてに有効である。また、密閉
塗膜としては紫外線硬化型の樹脂であればどのようなも
のでもよいが、紫外線硬化能が弱い場合には紫外線硬化
性にさらに嫌気性を兼備する樹脂が好ましい。
車用の整流素子組立品を例示したが、本発明の密閉方法
はこれに限ることなく、はんだ部分によシ密閉空間が形
成されるものであればすべてに有効である。また、密閉
塗膜としては紫外線硬化型の樹脂であればどのようなも
のでもよいが、紫外線硬化能が弱い場合には紫外線硬化
性にさらに嫌気性を兼備する樹脂が好ましい。
その他、本発明の要旨を逸脱しない範囲で種々変更自在
である。
である。
第１図は従来技術により形成された密閉空間を示す断面
図、第２図は本発明の密閉方法による密閉構造を示す断
面図である。 （９）、ｆ９）：はんだ部分、 ＵＪ ：密閉塗膜、 ０３１：保護塗膜。 代理人 弁理士 則 近 憲 佑 （ほか１名）
図、第２図は本発明の密閉方法による密閉構造を示す断
面図である。 （９）、ｆ９）：はんだ部分、 ＵＪ ：密閉塗膜、 ０３１：保護塗膜。 代理人 弁理士 則 近 憲 佑 （ほか１名）
Claims (1)
- 【特許請求の範囲】 下記構成を具備することを特徴とする密閉方法。 （イ）はんだ付は部位をはんだ付けしてはんだ部分によ
り密閉空間を形成する工程 （ロ） 少なくとも上記はんだ付けされたはんだ部分に
紫外線硬化型樹脂を塗布したのち紫外線照射し密閉塗膜
を形成する工程 （ハ）上記密閉塗膜上に絶縁性塗料を塗布したのち焼成
して保護塗膜を形成する工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190588A JPS5893263A (ja) | 1981-11-30 | 1981-11-30 | 密閉方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190588A JPS5893263A (ja) | 1981-11-30 | 1981-11-30 | 密閉方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893263A true JPS5893263A (ja) | 1983-06-02 |
Family
ID=16260559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190588A Pending JPS5893263A (ja) | 1981-11-30 | 1981-11-30 | 密閉方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590915A1 (en) * | 1992-09-29 | 1994-04-06 | Texas Instruments Incorporated | Chip on board assembly |
-
1981
- 1981-11-30 JP JP56190588A patent/JPS5893263A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590915A1 (en) * | 1992-09-29 | 1994-04-06 | Texas Instruments Incorporated | Chip on board assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6413800B1 (en) | Hermetic cold weld seal | |
| CN107645849B (zh) | 一种微波激励高频模块的制作方法 | |
| JPS5893263A (ja) | 密閉方法 | |
| JPH0745641A (ja) | 半導体装置の実装方法 | |
| KR20060050635A (ko) | 반도체 장치용 덮개 | |
| JP4407029B2 (ja) | センサ装置の製造方法 | |
| JPH02234447A (ja) | 半導体集積回路素子の接続方法 | |
| JPS58199750A (ja) | 密閉方法 | |
| JP3013656B2 (ja) | 樹脂封止型半導体装置のパッケージ組立構造 | |
| JP4602736B2 (ja) | 半導体発光装置 | |
| JPS59144146A (ja) | 混成集積回路装置の製造方法 | |
| CN115767943A (zh) | 一种用于非密封器件三防漆涂覆保护的方法及形成的保护层 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JPS59143333A (ja) | 素子保護用樹脂の被覆方法 | |
| JPH02246248A (ja) | 集積回路パッケージの製造方法及び装置 | |
| JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
| JPH01225142A (ja) | 混成集積回路装置 | |
| JPH0846093A (ja) | 半導体装置とその製法 | |
| JPH0337304B2 (ja) | ||
| JPS60105256A (ja) | 混成集積回路の製造方法 | |
| US7821129B2 (en) | Low cost hermetic ceramic microcircuit package | |
| JPH0337305B2 (ja) | ||
| JPS62101044A (ja) | 混成集積回路装置の製造方法 | |
| JPS63246853A (ja) | 電子部品のパツケ−ジ方法 | |
| JPH08162499A (ja) | 半導体装置の製造方法 |