DE69211445T2 - Speicherungspackung - Google Patents

Speicherungspackung

Info

Publication number
DE69211445T2
DE69211445T2 DE69211445T DE69211445T DE69211445T2 DE 69211445 T2 DE69211445 T2 DE 69211445T2 DE 69211445 T DE69211445 T DE 69211445T DE 69211445 T DE69211445 T DE 69211445T DE 69211445 T2 DE69211445 T2 DE 69211445T2
Authority
DE
Germany
Prior art keywords
pads
flexible substrate
memory chips
package according
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69211445T
Other languages
English (en)
Other versions
DE69211445D1 (de
Inventor
Milburn Houseman Kane
John Gary Roby
Gustav Schrottke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69211445D1 publication Critical patent/DE69211445D1/de
Application granted granted Critical
Publication of DE69211445T2 publication Critical patent/DE69211445T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

  • Die vorliegende Erfindung betrifft elektronische Packungen. Insbesondere betrifft sie das Packen mehrerer Speicher.
  • Es ist wünschenswert, elektronische Bauelemente so dicht wie möglich zu packen. Des weiteren ist es besonders wünschenswert, ein Speichersystem so kompakt wie möglich packen zu können. Da Prozessoren und System-Controller immer kleiner werden, wurde der Speicher einer der wichtigsten Faktoren für das Bestimmen der Fläche, die für das Packen eines Produktes benötigt wird. Die Größe des Systemspeicherpakets muß abnehmen, um mit den restlichen Systemkomponenten Schritt zu halten.
  • Die Verwendung von chipdirektmontage-Techniken (DCA, direct chip attach) ist für Speichersystempackungen vorteilhaft. Die Pakkungsdichte wird maximiert, da die Raumbedürfnisse, die mit der Einbettung der Chips und den sich am Umfang erstreckenden Anschlußdrähten einhergehen, eliminiert werden. Die DCA-Technik ermöglicht auch ein dichteres Packen, da geringere Zwischenräume erforderlich sind, um Plazierungsgeräte für Chips/Packungen aufnehmen zu können.
  • Wenn Chips extrem nah beieinander angeordnet werden, kann die Verdrahtung reduziert werden - einschließlich der damit einhergehenden Reduzierung der Parasitärkapazitäten und der Zuleitungsinduktivität sowie der Verbesserung der Systemleistung.
  • Ein weiteres gängiges Phänomen bei Speichersystempackungen besteht darin, eine Kombination aus partiell fehlerfreien Chips zu verwenden, um eine gewünschte Gesamtkapazität zu verwirklichen. In Fachkreisen sind zahlreiche derartige Techniken bekannt, wie sie beispielsweise in der U.S.-Patentschrift Nr. 5.051.1994 beschrieben werden. Es ist beispielsweise bekannt, einander ergänzende, partiell fehlerfreie Bauelemente zu stapeln oder parallel zu schalten.
  • Somit ist zu erkennen, daß das Stapeln von partiell oder vollständig fehlerfreien Speicherchips unter Verwendung der DCA- Technik wünschenswert ist, um die Packungsdichte von Speichersystemen zu maximieren und den Ausschuß aufgrund fehlerhafter Chips zu minimieren.
  • Eine dichte Speicherungspackung ist zu einer Anforderung bei allen Klassen von Produkten geworden, vor allem bei den kleineren Maschinen wie beispielsweise den Laptop-, Scratchpad- und Notebook-Computern, bei denen die Größe eine wesentliche Rolle spielt. Eine ähnliche Anforderung gilt für große Produkte wie beispielsweise Supercomputer und Mainframes, da die Leistung des Speichersystems verbessert wird, indem man die Speicherbauelemente dicht packt.
  • Die U.S.-Patentschrift 4.949.224 offenbart eine Struktur für das Montieren von Halbleiterbauelementen. Die Bauelemente werden dreidimensional auf einer Leiterplatte montiert, indem man einen Bandträgerfilm verwendet, auf dessen beiden Seiten Anschlußelektroden für Bauelemente gebildet sind. Der Film verfügt an einigen Stellen über Verbindungskontakte, um Elektroden auf entgegengesetzten Seiten des Films zu verbinden.
  • Wenn man die vorliegende Erfindung von einem bestimmten Aspekt aus betrachtet, bietet sie eine Speicherungspackung nach Anspruch 1.
  • Damit die Erfindung vollständig verstanden wird, werden nun bevorzugte Ausführungsbeispiele der Erfindung, die lediglich als Beispiel dienen, unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
  • Fig. 1 ein schematisches Diagramm eines Chips ist;
  • Fig. 2 eine schematische Explosionszeichnung von zwei Chips ist, die so einander gegenüberliegend montiert sind, daß sich eine Trägersubstanz zwischen ihnen befindet;
  • Fig. 3 ein schematischer Querschnitt entlang einer Linie ist, die senkrecht zur Ebene der in Fig. 2 gezeigten Trägersubstanz ist;
  • Fig. 4 eine Draufsicht auf die Trägersubstanz 6 ist, die auf den gegenüberliegenden Seiten Schaltungsmuster zeigt;
  • Fig. 5 ein Querschnitt durch einen Chipanschlußpunkt auf der Trägersubstanz 6 von Fig. 4 ist;
  • Fig. 6 den Anschluß mehrerer Chippaare auf einer Trägersubstanz zeigt;
  • Fig. 7 eine Speicherungspackung gemäß der Erfindung zeigt, die in einem Stecker auf einer Leiterplatte montiert ist; und
  • Fig. 8 eine Speicherungspackung gemäß der Erfindung zeigt, die direkt auf eine Leiterplatte montiert ist.
  • Nun wird auf Fig. 1 Bezug genommen, die einen Chip 2 zeigt, der eine Vielzahl von Kontakthöckern 4 aufweist, welche in einer im allgemeinen I-förmigen Konfiguration angeordnet sind. Bei den Kontakthöckern 6 kann es sich um kontrolliert zusammenfallende Chipanschlußhöcker (C4) handeln, und ihr Muster ist typisch für ein Speicher-Lötaugenbild. Es wird durchgängig während der vorliegenden Erfindung verwendet.
  • Um die vorliegende Erfindung optimal nutzen zu können, sollten die C4-Lötaugen 4 auf den Chips 2 funktionale Spiegelbilder voneinander sein, so daß die Lötaugen 4 von einander gegenüber angeordneten Chips in einer derartigen Konfiguration miteinander fluchten.
  • Es ist ebenfalls wünschenswert, daß die Lötaugen der Chips miteinander verbunden sind. Obwohl Lötaugen auf Chips im allgemeinen nicht funktionale Spiegelbilder voneinander sind, nähern sich Speicherchips diesem Zustand, und Steuerung, Spannungsversorgung und Datenleitungen können "zu Punkten zusammengefaßt" werden. In Fällen, in denen keine vollständig funktionalen Spiegelbilder möglich sind, wird ein Verfahren für das Verdrahten der Lötaugen, die sich nicht in dieser Konfiguration befinden, beschrieben. Dies wird als Kreuzverdrahtung bezeichnet.
  • In Fig. 2 wird auf jeder Seite eines flexiblen Trägersubstrats 6 ein Chip 2 gezeigt. Wenn zwei Chips 2 wie in Fig. 2 einander gegenüberliegend angeordnet werden, fluchten die Lötaugen 4 beider Chips miteinander. Ein großer Prozentsatz der Lötaugen auf den Chips hat gemeinsame Funktionen und kann direkt durch das Material des Trägersubstrats 6 miteinander verdrahtet werden.
  • Das Trägersubstrat 6 kann mit einer beliebigen Stärke und aus einem beliebigen Material gefertigt sein, wir bevorzugen jedoch die Verwendung eines flexiblen Dünnschichtmaterials, wie beispielsweise Polymid mit einer Stärke im Bereich von 1,9 x 10&supmin;&sup4; Metern bis 7,9 x Metern (0,5 - 2,0 Tausendstelzoll). Das Trägersubstrat 6 kann mit herkömmlicher Technik für gedruckte Schaltungen mit den Schaltungen versehen werden.
  • Nun wird auf Fig. 3 Bezug genommen. Die Chip-Lötaugen 4 weisen die C4-Kontakthöcker 8 auf, die aus typischem Lötmittel zusammengesetzt sind, das einen hohen Prozentsatz von Blei (90% - 97%) im Vergleich zu Zinn (10% - 3%) hat. Ein derartiger Kontakthöcker hat einen sehr hohen Schmelzpunkt von ungefähr 360 Grad C. Die Kontakthöcker 8 werden in Kontakt mit den Lötaugen 10 und 20 auf dem Trägersubstrat 6 gebracht, dessen Lötaugen vorzugsweise aus Kupfer sind. Die Lötaugen 10 und 20 sind mit einem Lötmittel 12 mit niedrigem Schmelzpunkt beschichtet, wie beispielsweise einem eutektischen Lötmittel mit 63% Blei und 37% Zinn, das bei ungefähr 183 Grad C schmilzt. Das Lötmittel 12 sollte eine Stärke im Bereich von 3,9 x 10&supmin;&sup4; Metern bis 7,9 x 10&supmin;&sup4; Metern (1-2 Tausendstelzoll) haben.
  • Der Anschluß an den Chip 2 auf der gegenüberliegenden Seite des Trägersubstrats 6 wird über den Verbindungskontakt 14 des Trägersubstrats erzielt. Massive Verbindungskontakte können gebildet werden, indem man zunächst durchgehende Löcher im Trägersubstrat 6 bereitstellt und anschließend beide Seiten hiervon tauchplattiert. In unserem bevorzugten Ausführungsbeispiel verwenden wir einen massiven Verbindungskontakt 14, anstatt ein kleines Loch in den Lötaugen 10 und 20 des Trägersubstrats bereitzustellen. Ein massiver Verbindungskontakt 14 vereinfacht das Anschließen der Chips 2, da sich durch ein Verbindungskontaktioch kein Lötmittel von einer Seite des Trägersubstrats 6 zur anderen bewegt. Das Verbinden der Chips 2 erfolgt, wenn die Temperatur der in Fig. 3 gezeigten Baugruppe auf die gewünschte Aufschmelztemperatur für das Lötmittel 12 auf dem Trägersubstrat 6 erhöht wird. Wenn ein Niedertemperatursystem gewünscht wird, kann auf die Lötaugen 10 und 20 ausreichend Lötmittel 12 aufgebracht werden, um die C4-Kontakthöcker 8 mit den Lötaugen 10 und 20 des Trägersubstrats zu verlöten.
  • In einigen Fällen soll es sich nicht um gemeinsame Chip-Lötaugen 4 handeln, wenn die Chips einander gegenüber angeordnet werden. In diesen Situationen verwenden wir ein Verfahren, das als Kreuzverdrahtung bezeichnet wird, um Lötaugen auf beiden Seiten des Trägersubstrats mit dem entsprechenden Lötauge auf der anderen Seite zu verbinden. Fig. 4 und Fig. 5 zeigen, wie dies erzielt wird.
  • Wenn man nun auf Fig. 4 Bezug nimmt, wird dort ein Teil des Trägersubstrats 6 gezeigt. Die Lötaugen 10 und 20 (in Fig. 4 nicht gezeigt) werden auf gegenüberliegenden Seiten des Trägersubstrats 6 bereitgestellt. In Fig. 4 wird die Verdrahtung 22 als verstärkte Linie auf einer Seite des Trägersubstrats 6 gezeigt, während die Verdrahtung 24 auf der gegenüberliegenden Seite des Trägersubstrats 6 gestrichelt dargestellt wird. Die Verdrahtung 22 und 24 wird bereitgestellt, um die Lötaugen 10 über die Verbindungskontakte 14 mit den Lötaugen 20 auf der gegenüberliegenden Seite des Trägersubstrats 6 zu verbinden. Ein Kupferlötauge 10 auf einer Oberfläche des Trägersubstrats 6 wird über den Verbindungskontakt 14 mit der gegenüberliegenden Seite verdrahtet. Der Verbindungskontakt 14 wird unter Verwendung der Verdrahtung 24 mit dem entsprechenden Lötauge 20 auf der gegenüberliegenden Seite des Trägersubstrats 6 verdrahtet. Ein Draht 26 wird von einem beliebigen Punkt in diesem Kreuzverdrahtungsmuster mit einem E/A-Lötauge einer First-Level-Packung 28 oder mit anderen Chips in einer Packung verbunden, wie dies oben beschrieben wird.
  • Mit dieser Technik können zwei partiell fehlerfreie Speicherchips mit dem dazwischenliegenden Trägersubstrat 6 so einander gegenüber angeordnet werden, daß ein vollständig fehlerfreies, gepacktes First-Level-Teil entsteht.
  • Wenn das Trägersubstrat 6 so konstruiert ist, daß es Prozeßtemperaturen von mehr als 360 ºC aushalten kann, ist es möglich, das Lötmittel der C4-Kontakthöcker 8 aufzuschmelzen; das zuvor beschriebene Verfahren wird jedoch bevorzugt, da es die Auswahl der Materialien für das Trägersubstrat 6 vereinfacht. Wenn die Temperatur der Baugruppe auf mehr als die Aufschmelztemperatur des Lötmittels 12 erhöht wird, ist der Anschluß des Höckers 8 vollständig. Das Lötmittel der Höcker 8 und das Lötmittel 12, das auf die Lötaugen 10 auf dem Trägersubstrat 6 aufgebracht wurde, dienen als Abstand für die Chips 2. Es kann ein Draht 26 von einem Lötauge 10 oder 20 zu einem E/A-Lötauge 28 für die Packung oder zu einem anderen Chip oder einer anderen Chipkombination erforderlich sein. Ein derartiger Draht kann auf einer beliebigen Seite des Trägersubstrats 6 angeordnet werden.
  • Fig. 5 zeigt in Form eines Querschnitts, wie ein Chip 2 auf einer Kreuzschaltung, wie sie in Fig. beschrieben wird, montiert werden kann. Die Chips 2 mit den Kontakthöckern 8 werden in der Figur durch das Lötmittel 12 mit den Lötaugen 10 und 20 auf gegenüberliegenden Seiten des Trägersubstrats 6 verbunden. Massive Verbindungskontakte 14 verbinden über Metalleiter 22 und 24, die die Verbindung abschließen, die Lötaugen und die Verdrahtung mit einem entsprechenden Lötauge (nicht gezeigt) auf der gegenüberliegenden Seite des Trägersubstrats 6.
  • Fig. 6 zeigt eine Speicherungspackung 30, die aus einem dünnen flexiblen Trägersubstrat 6 konstruiert ist, das eine Vielzahl von Paaren von Chips 2, von denen zwei gezeigt werden, aufweist, und die auf diesem wie oben in Verbindung mit Fig. 2 und Fig. 3 beschrieben angeordnet wurden. Die Randanschlußlötaugen 32 werden entlang der Ränder des Trägersubstrats 6 bereitgestellt. Das Trägersubstrat 6 kann dann je nach Bedarf gefaltet werden, um eine extrem dichte Speicherungspackung zu bilden.
  • Fig. 7 zeigt, wie eine Speicherungspackung, wie beispielsweise eine Packung, die gemäß der mit Fig. 6 in Verbindung stehenden Beschreibung geformt wurde, in einen Stecker 40 eingesteckt werden kann, der auf einer Leiterplatte oder einer Rückverdrahtungsplatte 50 montiert ist. Der Stecker 40 umfaßt die Anschlußlötaugen 42, mit denen die Lötaugen 32 (Fig. 6) auf dem Trägersubstrat 6 durch zusammenfügen elektrisch verbunden werden. Der Stecker 40 wird schematisch dargestellt. Es kann sich um ein Bauelement mit Pindurchgangsloch oder um ein oberflächenmontiertes Bauelement handeln. Die Fachleute werden wissen, daß der Stecker 40 unter Verwendung eines Lötmittels wie beispielsweise eutektischem Lötmittel mit 63% Blei und 37% Zinn auf der Rückverdrahtungsplatte 50 montiert werden kann. Die Speicherungspakkung 30 wird dann unter Verwendung herkömmlicher Techniken in den Stecker 40 gesteckt.
  • Nun wird auf Fig. 8 Bezug genommen. Ein weiteres Verfahren für das Anschließen an die Rückverdrahtungsplatte 50, das verwendet werden kann, umfaßt das direkte Löten der E/A-Lötaugen 32 auf die Rückverdrahtungsplatte 50. Wenn es gewünscht wird, Stapelmontagetechniken für die Speicherungspackungen 30 zu verwenden, werden Lötaugen 60, die üblicherweise aus Kupfer sind, in einem geeigneten Muster auf der Rückverdrahtungsplatte 50 bereitgestellt. Hierauf wird Lötmittel aufgebracht, und Ausgangskontaktnasen 32 der Speicherungspackung 30 werden auf die Lötaugen 60 ausgerichtet. Die Temperatur der Baugruppe von Fig. 8 wird auf die Temperatur erhöht, die für das Aufschmelzen des verwendeten Lötmittels erforderlich ist, wodurch die Speicherungspackung 30 mit der Rückverdrahtungsplatte 50 verbunden wird.
  • Es wurde das direkte Montieren von Chips auf einem Trägersubstrat, ohne First-Level-Packung, beschrieben. Hierdurch wird die Verdrahtung, die erforderlich ist, um zwei Chips anzuschließen, auf die Verdrahtung reduziert, die erforderlich ist, um einen Chip anzuschließen. Eine entsprechende Schaltungsanordnung auf dem Trägersubstrat ermöglicht das Herstellen fehlerfreier Bauelemente unter Verwendung "partiell fehlerfreier" Chips oder das Herstellen dichter gepackter vollständig fehlerfreier Chips. Eine erhöhte Dichte beim Packen von Speicherchips wird erzielt, indem man Chips einander gegenüberliegend auf gegenüberliegenden Seiten eines flexiblen, mit Durchgangsverbindungen versehenen Trägersubstrats montiert, von dem aus Lötaugen für den Zugriff auf externe Signale verdrahtet werden können: Steuerung, E/A und Spannungsversorgung. Diese externen Signale können auch, je nach Bedarf, mit nicht-gemeinsamen Lötaugen verdrahtet werden. Das flexible Trägersubstrat dient als Zwischenglied, um entweder die Lötaugen von einander gegenüberliegenden Chips zu verbinden oder um Lötaugen kreuzweise zu verbinden, um ein Spiegelbild zu erzeugen. Die Verdrahtung muß von einzelnen Lötaugen ausgehen können, die in der Spiegelposition nicht stimmig sind. Es wurde ein Ausführungsbeispiel beschrieben, das ein Paar fehlerfreier Chips verwendet, um ein Speichersystem mit doppelter Chipkapazität zu erzielen. Es wurde ein weiteres Ausführungsbeispiel beschrieben, das eine Kombination von partiell fehlerfreien Speicherchips verwendet, um eine zuvor festgelegte Kapazität der Speichersystempackung zu erzielen.

Claims (8)

1. Eine Speicherungspackung mit:
einem flexiblen Substrat (6), das ein bestimmtes Muster von Anschlußlötaugen (10, 20) sowie verbindungsverdrahtungen (22, 24) auf gegenüberliegenden Oberflächen des Substrats sowie ein bestimmtes Muster von verbindungskontakten (14), die von einer der gegenüberliegenden Oberflächen durch das flexible Substrat zur anderen gegenüberliegenden Oberfläche reichen, aufweist;
ersten und zweiten Speicherchips (2), die jeweils in einem bestimmten Muster angeordnete Anschlußlötaugen (4) haben, die dem bestimmten Muster der Anschlußlötaugen des flexiblen Substrats entsprechen, wobei der erste Speicherchip mit einer der gegenüberliegenden Oberflächen des flexiblen Substrats verbunden ist und der zweite Speicherchip mit der anderen gegenüberliegenden Oberfläche verbunden ist, wobei die beiden Speicherchips über mindestens einen der Verbindungskontakte direkt elektrisch verbunden sind, so daß die Anschlußlötaugen auf den Speicherchips mit den entsprechenden Anschlußlötaugen auf dem flexiblen Substrat fluchten; und
es werden Verbindungsverdrahtungen (22, 24) bereitgestellt, um die Lötaugen (10) auf einer Seite des flexiblen Substrats über die Verbindungskontakte (14) mit den Lötaugen (20) auf der gegenüberliegenden Oberfläche des Substrats zu verbinden;
mit Randanschlußlötaugen (32) auf dem flexiblen Substrat, die sich in elektrischem Kontakt mit der Verbindungsverdrahtung befinden, wobei sich eines der Randanschlußlötaugen (32) an einem Rand der flexiblen Schaltung und das andere Randanschlußlötauge am entgegengesetzten Rand befindet;
dadurch gekennzeichnet, daß das flexible Substrat aus einer Ebene herausgebogen wird, so daß die Anschlußlötaugen (32) eine Verbindung mit einer Rückverdrahtungsplatte (50) eingehen.
2. Eine Speicherungspackung nach Anspruch 1, wobei die Randanschlußlötaugen direkt auf die Rückverdrahtungsplatte montiert sind.
3. Eine Speicherungspackung nach Anspruch 1, wobei die Randanschlußlötaugen in eine Verbindung (40) eingeführt werden, die auf die Rückverdrahtungsplatte montiert ist.
4. Eine Speicherungspackung nach einem der vorangehenden Ansprüche, wobei die ersten und zweiten Speicherchips in ihrer Konfiguration und Kapazität identisch sind.
5. Eine Speicherungspackung nach einem der vorangehenden Ansprüche, wobei:
die ersten und zweiten Speicherchips eine identische Konstruktion sowie Fehler mit einander ergänzender Position aufweisen; und
wobei die Verbindungsverdrahtung auf dem flexiblen Substrat so angepaßt ist, daß fehlerfreie Positionen auf den ersten und zweiten Speicherchips verbunden werden, um eine Kapazität der Speicherungspackung zu erzielen, die gleich der Kapazität eines einzelnen, fehlerfreien Speicherchips ist.
6. Eine Speicherungspackung nach einem der vorangehenden Ansprüche, wobei sich das bestimmte Muster der Anschlußlötaugen auf einer Seite der flexiblen Schaltung von dem bestimmten Muster der Anschlußlötaugen auf der gegenüberliegenden Seite unterscheidet.
7. Eine Speicherungspackung nach einem der vorangehenden Ansprüche, wobei das flexible Substrat mit einem Schaltungsmuster versehen ist, das in Abhängigkeit der Menge der verwendbaren Speicherkapazität in den ersten und zweiten Speicherchips bestimmt wird.
8. Eine Speicherungspackung nach einem der vorangehenden Ansprüche, wobei die Speicherchips auf ihren Anschlußlötaugen mit kontrolliert zusammenfallenden Chipanschluß- Kontakthöckern ausgestattet sind.
DE69211445T 1991-08-05 1992-08-05 Speicherungspackung Expired - Fee Related DE69211445T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/740,344 US5252857A (en) 1991-08-05 1991-08-05 Stacked DCA memory chips

Publications (2)

Publication Number Publication Date
DE69211445D1 DE69211445D1 (de) 1996-07-18
DE69211445T2 true DE69211445T2 (de) 1996-12-05

Family

ID=24976099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69211445T Expired - Fee Related DE69211445T2 (de) 1991-08-05 1992-08-05 Speicherungspackung

Country Status (3)

Country Link
US (1) US5252857A (de)
EP (1) EP0527044B1 (de)
DE (1) DE69211445T2 (de)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
JP3186096B2 (ja) * 1990-06-14 2001-07-11 アジレント・テクノロジーズ・インク 感光素子アレイの製造方法
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
GB9318573D0 (en) * 1993-09-08 1993-10-27 Deas Alexander R Bonding process for producing multiple simultaneous connections between silicon di and a substrate
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
JPH0864921A (ja) * 1994-05-12 1996-03-08 Texas Instr Inc <Ti> 表面実装形集積回路構造体
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5952725A (en) 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US5781413A (en) * 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
US5886535A (en) * 1996-11-08 1999-03-23 W. L. Gore & Associates, Inc. Wafer level burn-in base unit substrate and assembly
US5909123A (en) * 1996-11-08 1999-06-01 W. L. Gore & Associates, Inc. Method for performing reliability screening and burn-in of semi-conductor wafers
US5830565A (en) * 1996-11-08 1998-11-03 W. L. Gore & Associates, Inc. High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening
US5966593A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method of forming a wafer level contact sheet having a permanent z-axis material
US5966022A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Wafer level burn-in system
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US5896038A (en) * 1996-11-08 1999-04-20 W. L. Gore & Associates, Inc. Method of wafer level burn-in
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US5982633A (en) * 1997-08-20 1999-11-09 Compaq Computer Corporation Opposed ball grid array mounting
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
US6061245A (en) 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
US6559531B1 (en) 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6552910B1 (en) 2000-06-28 2003-04-22 Micron Technology, Inc. Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
US7298031B1 (en) 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US6884653B2 (en) 2001-03-21 2005-04-26 Micron Technology, Inc. Folded interposer
US6707684B1 (en) * 2001-04-02 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for direct connection between two integrated circuits via a connector
GB0120113D0 (en) * 2001-08-17 2001-10-10 Koninkl Philips Electronics Nv Memory circuit
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US20030042615A1 (en) 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US6896760B1 (en) * 2002-01-16 2005-05-24 Micron Technology, Inc. Fabrication of stacked microelectronic devices
US6635970B2 (en) 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
US7198693B1 (en) 2002-02-20 2007-04-03 Micron Technology, Inc. Microelectronic device having a plurality of stacked dies and methods for manufacturing such microelectronic assemblies
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
SG114585A1 (en) 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7253089B2 (en) 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
SG145547A1 (en) 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
WO2006028643A2 (en) * 2004-09-03 2006-03-16 Staktek Group L.P. Circuit module system and method
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US8278751B2 (en) 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7807505B2 (en) 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7745944B2 (en) 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US20070045807A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
SG136009A1 (en) * 2006-03-29 2007-10-29 Micron Technology Inc Packaged microelectronic devices recessed in support member cavities, and associated methods
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7750449B2 (en) 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US8022558B2 (en) * 2009-02-13 2011-09-20 Infineon Technologies Ag Semiconductor package with ribbon with metal layers
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
US8218329B2 (en) * 2010-03-29 2012-07-10 Xerox Corporation Back-to-back package accomplishing short signal path lengths

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984860A (en) * 1973-06-04 1976-10-05 International Business Machines Corporation Multi-function LSI wafers
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4636918A (en) * 1982-07-30 1987-01-13 Rogers Corporation Decoupled integrated circuit package
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPS6433992A (en) * 1987-07-30 1989-02-03 Toshiba Corp Printed circuit board
JPS6480032A (en) * 1987-09-21 1989-03-24 Hitachi Maxell Semiconductor device and manufacture thereof
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
JPH01309271A (ja) * 1988-06-07 1989-12-13 Fujitsu Ltd 多層プリント配線基板
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
JPH02105595A (ja) * 1988-10-14 1990-04-18 Nec Corp 混成集積回路
US5051994A (en) * 1989-04-28 1991-09-24 International Business Machines Corporation Computer memory module
US4991000A (en) * 1989-08-31 1991-02-05 Bone Robert L Vertically interconnected integrated circuit chip system
JPH03145186A (ja) * 1989-10-30 1991-06-20 Mitsubishi Electric Corp 半導体モジュール
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
CA2031865C (en) * 1989-12-20 1993-07-20 Andrew L. Wu High-density memory array packaging
JPH1080032A (ja) * 1996-09-02 1998-03-24 Mitsubishi Cable Ind Ltd ケ−ブルの表層切削装置

Also Published As

Publication number Publication date
EP0527044A1 (de) 1993-02-10
DE69211445D1 (de) 1996-07-18
EP0527044B1 (de) 1996-06-12
US5252857A (en) 1993-10-12

Similar Documents

Publication Publication Date Title
DE69211445T2 (de) Speicherungspackung
DE19721967C2 (de) Speicherbaustein
DE3789938T2 (de) Elektrische Anordnung.
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE60026331T2 (de) Leiterplatte, halbleiter und herstellung, test und gehäusung desselben und systemplatte und elektronikgerät
DE68916077T2 (de) Mehrschichtige gedruckte Schaltungen mit oberflächenmontierten Speichern.
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE69112134T2 (de) Modulares elektronisches Verpackungssystem.
DE4128603A1 (de) Halbleiteranordnung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE68917798T2 (de) Anschlussstruktur und Verfahren zu deren Herstellung.
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE3852131T2 (de) Speicherkarte.
DE102004001829A1 (de) Halbleitervorrichtung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
DE3879737T2 (de) Steckbares Gehäuse integrierter Schaltungen.
DE69111022T2 (de) Eine Halbleiteranordnung mit zwei integrierten Schaltungspackungen.
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
DE69201274T2 (de) Integrierschaltungsgerät mit verbesserten Pfosten für oberflächenmontiertes Gehäuse.
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE3887599T2 (de) Prüfen von integrierten Schaltungen auf einer bestückten Leiterplatte.
DE2843710A1 (de) Mehrlagige flexible schaltungsplattenanordnung und verfahren zu ihrer herstellung
DE4424396C2 (de) Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee