JPH01309271A - 多層プリント配線基板 - Google Patents

多層プリント配線基板

Info

Publication number
JPH01309271A
JPH01309271A JP63141240A JP14124088A JPH01309271A JP H01309271 A JPH01309271 A JP H01309271A JP 63141240 A JP63141240 A JP 63141240A JP 14124088 A JP14124088 A JP 14124088A JP H01309271 A JPH01309271 A JP H01309271A
Authority
JP
Japan
Prior art keywords
terminal
wiring board
laminate
printed wiring
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63141240A
Other languages
English (en)
Inventor
Takeshi Yamamoto
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63141240A priority Critical patent/JPH01309271A/ja
Publication of JPH01309271A publication Critical patent/JPH01309271A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 各種電子機器の構成に広く使用される多層プリント配線
基板に関し、 電子部品の実装エリアが大きくなるとともに、配線基板
のパターン短縮化が可能となって信号伝送の高速化が図
れ、且つ、セラミックよりなる配線基板の端面を保護す
ることを目的とし、金属導体配線をプリントしたシート
を積層して一括焼成するセラミック多層配線基板にあっ
て、任意の側端面に内部導体配線の引出しパターンを露
出させて端子パッドを形成した積層板と、絶縁板に貫通
した導体を該端子パッドと対向するように配設した端子
板からなり、該端子パッドに該ぶ体を接合して該端子板
を該基板の側端面に固着する。
〔産業上の利用分野〕
本発明は、各種電子機器の構成に広く使用される多層プ
リント配線基板に関する。
最近 特に、大型電算機等に使用されるセラミツク製多
層プリント配線基板は、回路規模の増大と高速化の要求
に伴いパターンの微細化と多層化が進んでいるが、これ
らの要求は結局、多層プリント配線基板のスペース効率
の追求であり、半導体素子の実装スペース縮小や、端子
配置の微細化等によりプリント板の性能向上を図ってい
る。
そのため、上記半導体素子の実装スペース縮小および、
端子配置の微細化等が行える新しい多層プリント配線基
板が必要とされている。
〔従来の技術〕
従来広く使用されている多層プリント配線基板(以下配
線基板と略称する)は、第4図(alの斜視図に示すよ
うにセラミックよりなる表面板と中間層の基板を積層し
た積層板1の表裏両面に、点線で示す半導体素子等の電
子部品3の実装エリアl−1を中央部に設け、その実装
エリア1−1に隣接する任意の積層板1端縁に、信号入
出力用と電源供給用の接続パターン1.28を形成した
コネクタ端子部1−2を設けている。
また、(b)図の側面図に示すように積層板1の一方の
面に電子部品3の実装エリア1−1を設けた場合は、他
方の面に信号入出力用と電源供給用のコネクタ端子2を
格子状に配列している。
〔発明が解決しようとする課題〕
以上説明の従来の配線基板で問題となるのは、第4図f
a)に示す両面実装の場合には電子部品を実装する実装
エリアと、コネクタ端子部の領域が必要となって配線基
板の外形が大きくなり、それに伴って配線基板内の配線
パターンが長くなるために信号伝達の高速化に不利であ
るという問題と、配線基板がセラミックよりなる表面層
と内層のシートを積層しているために、配線基板の端面
が跪く取り扱いに充分の注意が必要となるというという
問題が生じている。
本発明は上記のような問題点に鑑み、電子部品の実装エ
リアが大きくなるとともに、配線基板のパターン短縮化
が可能となって信号伝送の高速化が図れ、且つ、セラミ
ックよりなる配線基板の端面を保護する新しい多層プリ
ント配線基板の提供を目的とする。
〔課題を解決するための手段〕
本発明は、第3図に示すように任意の側端面に内部導体
配線の引出しパターン11aを露出させて端子パッド1
1−3を形成した積層板11と、絶縁板12−1に貫通
した導体1例えばピン状のコネクタ端子12−2を該端
子パッド11−3と対向するように配設した端子板12
からなり、上記積層板11の端子パッド11−3に端子
板12のコネクタ端子12−2を半田バンプ12−3に
より接合して、第1図に示すように積層板11の側端面
に信号入出力用と電源供給用のコネクタ端子12−2を
配設するように構成される。
〔作 用〕
本発明では、bt層板11の任意の側端面に内部導体配
線と接続した引出しパターン11aを露出して端子パッ
ド11−3を設け、その端子パッド11−3にコネクタ
端子12−2を接合して信号の人出力と電源の供給を行
うように構成されているので、積層板11の表裏両面す
べての領域が電子部品の実装領域となって、電子部品の
高密度実装とスペース効率の向上ができるとともに、基
板内の配線パターンが短くなるために信号伝達の高速化
が可能となる。
また、合成樹脂よりなる接合剤14で積層板11の側端
面に端子板12を固着しているため、積N板11の端子
パッド11−3と端子板12のコネクタ端子12−2の
接合強度が高くなり、且つ積層板11の側端面を保護し
ているのでセラミック基板の破損防止が可能となる。
〔実 施 例〕
以下第1図乃至第3図について本発明の実施例を詳細に
説明する。
第1図は本実施例による多層プリント配線基板を示す斜
視図、第2図は本実施例の多層プリント配線基板を示す
分解斜視図、第3図は本実施例の接合状態の断面図を示
し、図中において、第4図と同一部材には同一記号が付
しであるが、その他の11は信号用パターンと電源供給
用のパターンを形成したセラミックよりなる積層板、1
2は多層プリント配線基板に信号入出力と電源供給を行
う端子板である。
積層板11は、第2図に示すように電子部品の実装パタ
ーンを形成して全面に実装エリア11−1を設けたセラ
ミックよりなる表面基板と、信号用パターンと電源供給
用のパターンを形成したセラミックよ中間層基板を積層
して、第3図に示すように外部と接続する信号入出力用
と電源供給用の引出しパターンIlaを側端面に露出し
、その露出したそれぞれの引出しパターン11aに端子
パッド11−3を形成して積層板11の側端面に接合面
11−2を設けたものである。
端子板12は、第2図に示すように積層板11の側端面
と同じ大きさに成形した絶縁板12−1の上記端子バッ
ド11−3と対向する位置に、第3図に示すようにピン
状のコネクタ端子12−2を貫通させて一方の面より突
出し、他方の面にそれぞれ接合パッド12−2 aを設
けて半田バンプ12−3を形成したものである。
上記部材を使用した多層プリント配線基板は、上記積層
板11の端子パッド11−3に上記端子板12のコネク
タ端子12−2を半田バンプ12−3で接合して積層板
11の側端面に端子板12を配設し、積層板11と端子
板12で形成した隙間に絶縁剤2例えば合成樹脂よりな
る接合剤14を充填して、上記端子パッド11−3とコ
ネクタ端子12−2の接合を保護するとともに、第1図
に示すように積層板11の側端面に信号入出力用と電源
供給用のコネクタ端子12−2が配設されるように構成
している。
その結果、積層板11の表裏両面すべての領域が電子部
品の実装エリア11−1となって、高密度実装とスペー
ス効率の向上ができるとともに、基板内の配線パターン
が短くなるために信号伝達の高速化が図れ、且つ、端子
板12により積層板11の側端面を保護しているので端
面の破損を防ぐことができる。
〔発明の効果〕
以上の説明から明らかなように本発明によれば極めて簡
単な構成で、電子部品が高密度に実装可能となって高い
スペース効率が得られるとともにプリント板の性能向上
が図れる等の利点があり、著しい経済的及び、信頼性向
上の効果が期待できる多層プリント配線基板を提供する
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例による多層プリント配線基板
を示す斜視図、 第2図は本実施例の多層プリント配線基板を示す分解斜
視図、 第3図は本実施例の接合状態を示す断面図、第4図は従
来の多層プリント配線基板を示す図である。 図において、 3は電子部品、 11は積層板、 11aは引出しパターン、 11−1は実装エリア、  11−2は接合面、11−
3は端子バット、 12は端子板、 12−1は絶縁板、    12−2はコネクタ端子、
12−2 aは接合パッド、 12−3は半田パンプ、
14は接合剤、 を示す。 λ9りε杓弓n−9S)2B夕3によりIプリン)4j
i象り工じbり乏7Fすイルも1匹へ第 1 図 Aく)にQ?υの透し1Aフ′リン麻を示所イ4どhナ
ラ」ン1喧 9II21 Ah酸鋪接合杖蕗を広I断酌肥 嬉3 図 (O)(b) 従メ(v!プqオ基ゼし示T圀

Claims (2)

    【特許請求の範囲】
  1. (1)金属導体配線をプリントしたシートを積層して一
    括焼成するセラミック多層配線基板にあって、任意の側
    端面に内部導体配線の引出しパターン(11a)を露出
    させて端子パッド(11−3)を形成した積層板(11
    )と、絶縁板(12−1)に貫通した導体(12−2)
    を該端子パッド(11−3)と対向するように配設した
    端子板(12)からなり、 該端子パッド(11−3)に該導体(12−2)を接合
    して該端子板(12)を該基板(11)の側端面に固着
    したことを特徴とする多層プリント配線基板。
  2. (2)前記導体(12−2)が金属ピン部材で形成され
    てなることを特徴とする請求項1記載の多層プリント配
    線基板。
JP63141240A 1988-06-07 1988-06-07 多層プリント配線基板 Pending JPH01309271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63141240A JPH01309271A (ja) 1988-06-07 1988-06-07 多層プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63141240A JPH01309271A (ja) 1988-06-07 1988-06-07 多層プリント配線基板

Publications (1)

Publication Number Publication Date
JPH01309271A true JPH01309271A (ja) 1989-12-13

Family

ID=15287358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63141240A Pending JPH01309271A (ja) 1988-06-07 1988-06-07 多層プリント配線基板

Country Status (1)

Country Link
JP (1) JPH01309271A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips

Similar Documents

Publication Publication Date Title
US5426263A (en) Electronic assembly having a double-sided leadless component
JP2003110084A (ja) 半導体装置
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP2009038112A (ja) プリント配線板構造および電子機器
JP2000031617A (ja) メモリモジュールおよびその製造方法
JP3490303B2 (ja) 半導体装置の実装体
JP2005150443A (ja) 積層型半導体装置およびその製造方法
TW201228490A (en) Wiring board
JPH01309271A (ja) 多層プリント配線基板
JPH0567911A (ja) 電子回路一体形平面アンテナ
JPH04304693A (ja) チップ実装体と複合チップ実装体
TW201822327A (zh) 薄膜覆晶封裝結構
JP2821315B2 (ja) シングルインラインモジュール
JP4904768B2 (ja) 半導体パッケージ
JPH11112121A (ja) 回路モジュール及び回路モジュールを内蔵した電子機器
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP2000294725A (ja) 半導体装置
JPS6079763A (ja) 半導体装置
JPS5996759A (ja) 半導体装置
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP2871076B2 (ja) 多層印刷回路基板
JP2531467B2 (ja) テ―プキャリアパッケ―ジ
JPH0517902Y2 (ja)
JPS6342437B2 (ja)
JPH05326833A (ja) 半導体実装基板