TW201822327A - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TW201822327A
TW201822327A TW105141295A TW105141295A TW201822327A TW 201822327 A TW201822327 A TW 201822327A TW 105141295 A TW105141295 A TW 105141295A TW 105141295 A TW105141295 A TW 105141295A TW 201822327 A TW201822327 A TW 201822327A
Authority
TW
Taiwan
Prior art keywords
pins
flexible
circuit carrier
carrier board
bumps
Prior art date
Application number
TW105141295A
Other languages
English (en)
Other versions
TWI601255B (zh
Inventor
林士熙
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW105141295A priority Critical patent/TWI601255B/zh
Priority to CN201710112018.4A priority patent/CN108231725A/zh
Application granted granted Critical
Publication of TWI601255B publication Critical patent/TWI601255B/zh
Publication of TW201822327A publication Critical patent/TW201822327A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一種薄膜覆晶封裝結構，包括可撓性主線路載板、晶片及至少一可撓性副線路載板。可撓性主線路載板包括可撓性主基板及主線路結構，可撓性主基板包括晶片接合區，主線路結構包括從晶片接合區延伸至可撓性主基板的兩長邊的多個第一引腳、多個第二引腳及從晶片接合區延伸至可撓性主基板的至少一短邊的多個第三引腳。晶片配置於晶片接合區內，且電性連接於這些第一引腳、第二引腳及第三引腳。至少一可撓性副線路載板配置於可撓性主基板的至少一短邊，可撓性副線路載板包括多個第四引腳，分別電性連接於這些第三引腳。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
隨著電子科技的不斷演進，所生產的積體電路元件更加輕薄短小、功能複雜、高接點數(high I/O count)、高頻化以及多元化。在此發展趨勢下，薄膜覆晶(chip on film, COF)封裝滿足了其封裝需求。薄膜覆晶封裝是一種藉由導電凸塊將晶片與可撓性線路載板上的引腳接合的封裝技術。相較於傳統使用的印刷電路板，薄膜覆晶封裝是將驅動積體電路及其電子零件直接安裝於薄膜上，以使封裝結構可達到更輕薄短小及可撓的目的。
在現行的可撓性線路載板的線路結構中，引腳大多是從靠近晶片的長邊處的凸塊延伸至可撓性線路載板的相對兩長邊，以分別形成訊號輸入端與訊號輸出端，作為與其他元件(如印刷電路板、玻璃等)接合的對外連接端部。由於可撓性線路載板上的引腳並不會延伸至可撓性線路載板的相對兩短邊，而晶片短邊處則未設置有凸塊或者設置的凸塊僅連接至虛置引腳，因此，可撓性線路載板的短邊及晶片短邊處的凸塊皆未能被有效利用。此外，隨著積體電路密集度的提高，可撓性線路載板上的腳數需求也越來越高，而現行廣泛應用的可撓性線路載板皆為特定寬度，例如：35公厘(mm)、48公厘或70公厘，延伸至可撓性線路載板的相對兩長邊的引腳受限於可撓性線路載板的寬度及腳間距，持續增加腳數的需求面臨瓶頸，佈線彈性也受限。
本發明提供一種薄膜覆晶封裝結構，其可更有效利用可撓性線路載板及晶片的凸塊，且能夠提供更具彈性的佈線空間。
本發明的一種薄膜覆晶封裝結構，包括可撓性主線路載板、晶片及至少一可撓性副線路載板。可撓性主線路載板包括可撓性主基板及配置於可撓性主基板上的主線路結構，可撓性主基板包括晶片接合區，其中主線路結構包括多個第一引腳、多個第二引腳及多個第三引腳，這些第一引腳及這些第二引腳分別從晶片接合區延伸至可撓性主基板的兩長邊，這些第三引腳從晶片接合區延伸至可撓性主基板的至少一短邊。晶片配置於晶片接合區內，且電性連接於這些第一引腳、這些第二引腳及這些第三引腳。至少一可撓性副線路載板配置於可撓性主基板的至少一短邊，可撓性副線路載板包括可撓性副基板及配置於可撓性副基板上的多個第四引腳，這些第四引腳分別電性連接於這些第三引腳。
基於上述，本發明的薄膜覆晶封裝結構除了包括可撓性主線路載板之外，還包括配置於可撓性主線路載板的短邊的可撓性副線路載板，可撓性副線路載板可作為引腳擴充的區域。也就是說，本發明的薄膜覆晶封裝結構除了可撓性主線路載板的第一引腳及第二引腳從晶片接合區延伸至可撓性主基板的兩長邊，還藉由第三引腳從晶片接合區延伸至可撓性主基板的短邊，而可撓性副線路載板的第四引腳的一端電性連接於第三引腳，第四引腳的另一端可與第一引腳或/及第二引腳共同延伸至薄膜覆晶封裝結構的輸出端或/及輸入端，因此，本發明的薄膜覆晶封裝結構能夠透過可撓性副線路載板來擴充佈線空間。並且，由於本發明的薄膜覆晶封裝結構的整體佈線空間變大而可容納更多引腳，相較於習知的薄膜覆晶封裝結構，本發明的薄膜覆晶封裝結構可設置更多的引腳，有效利用可撓性主基板的短邊以及位於晶片短邊的凸塊，而可因應高積體密度晶片的需求。另外，本發明的薄膜覆晶封裝結構的可撓性副線路載板的尺寸可因應晶片的凸塊與引腳的數量調整，而在設計上相當彈性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1與圖2是分別依照本發明的一實施例的一種薄膜覆晶封裝結構100的可撓性主線路載板110與可撓性副線路載板130接合前後的俯視示意圖。請參閱圖1與圖2，本實施例的薄膜覆晶封裝結構100包括可撓性主線路載板110、配置在可撓性主線路載板110上的晶片120及配置在可撓性主線路載板110旁的至少一可撓性副線路載板130。
可撓性主線路載板110包括可撓性主基板111及配置於可撓性主基板111上的主線路結構115，可撓性主基板111包括晶片接合區112，其中主線路結構115包括多個第一引腳116、多個第二引腳117及多個第三引腳118、119。這些第一引腳116及這些第二引腳117分別從晶片接合區112延伸至可撓性主基板111的兩長邊1111、1112，這些第三引腳118、119從晶片接合區112延伸至可撓性主基板111的至少一短邊1113、1114。在本實施例中，這些第三引腳118、119從晶片接合區112延伸至可撓性主基板111的兩短邊1113、1114。
晶片120配置於晶片接合區112內，且電性連接於這些第一引腳116、這些第二引腳117及這些第三引腳118、119。圖3是圖1的薄膜覆晶封裝結構100的可撓性主線路載板110隱藏可撓性主基板111的仰視示意圖。也就是說，圖3所表示的晶片120的視角是晶片120的下表面。
請參閱圖3，晶片120具有相對的兩第一邊121、122及相對的兩第二邊125、126。第一邊121、122是晶片120的兩長邊，第二邊125、126是晶片120的兩短邊。晶片120包括多個第一凸塊124、多個第二凸塊128及多個第三凸塊129。這些第一凸塊124沿著其中一個第一邊121排列，這些第二凸塊128沿著另一個第一邊122排列，這些第三凸塊129沿著兩第二邊125、126的至少其一排列。在本實施例中，這些第三凸塊129沿著兩第二邊125、126排列。
在本實施例中，這些第一引腳116分別連接於這些第一凸塊124，這些第二引腳117分別連接於這些第二凸塊128。部分的這些第三引腳119連接於這些第三凸塊129。更明確地說，這些第三引腳118連接於一部分的這些第一凸塊124，這些第三引腳119連接於這些第三凸塊129。在其他未繪示的實施例中，部分的這些第一引腳116或部份的這些第二引腳117也可連接於這些第三凸塊129，本發明並不以此為限。
相較於習知的薄膜覆晶封裝結構中，通常引腳僅分別延伸至兩長邊，且僅使用到晶片在長邊上的凸塊作為功能性凸塊(例如：訊號凸塊、電源凸塊、接地凸塊等)，而晶片的短邊上的凸塊則未連接於引腳或連接於虛置引腳，僅作為虛凸塊，而使得可撓性線路載板的空間及晶片的凸塊利用率較低。在本實施例中，可撓性主線路載板110透過第三引腳119連接位在晶片120的第二邊125、126上的第三凸塊129，以及第三引腳118連接位在晶片120的第一邊121上的第一凸塊124，並使第三引腳118、119延伸至可撓性主基板111的兩短邊1113、1114，而使得晶片120在第二邊125、126(短邊)上的第三凸塊129也可連接至功能性引腳，且可撓性主基板111的兩短邊1113、1114也具有第三引腳118、119可作對外連接之用，因此，可有效地提高可撓性主基板111及晶片120的空間使用率。
當然，第三引腳118、119與晶片120之間的連接關係並不以此為限制。在其他未繪示的實施例中，這些第三引腳118、119也可以是連接於這些第三凸塊129及一部分的這些第二凸塊128，或者，這些第三引腳118、119也可以全部連接於這些第三凸塊129。
請回到圖1與圖2，至少一可撓性副線路載板130配置於可撓性主基板111的至少一短邊1113、1114。在本實施例中，薄膜覆晶封裝結構100包括兩個可撓性副線路載板130，分別配置在可撓性主基板111的兩短邊1113、1114。當然，在其他實施例中，薄膜覆晶封裝結構100也可以只有一個可撓性副線路載板130，也就是說，可撓性主線路載板110的第三引腳118、119只延伸到其中一個短邊1113或1114，而在此短邊1113或1114配置有可撓性副線路載板130。
如圖1與圖2所示，各可撓性副線路載板130包括可撓性副基板137及配置於可撓性副基板137上的多個第四引腳132、134。各可撓性副基板137包括第一邊131、第二邊133、第三邊135及第四邊138，其中第一邊131相對於第四邊138，第二邊133相對於第三邊135，這些第四引腳132、134的一端分別延伸至第一邊131以電性連接於這些第三引腳118、119，且這些第四引腳132、134的另一端分別延伸至第三邊135與第二邊133。
在本實施例中，請搭配圖1與圖2，可撓性主線路載板110與兩可撓性副線路載板130共同形成相對的輸入側102與輸出側104。更明確地說，可撓性主基板111的長邊1111與兩可撓性副基板137的兩第三邊135共同形成輸入側102，可撓性主基板111的長邊1112與兩可撓性副基板137的兩第二邊133共同形成輸出側104。這些第一引腳116與部分的這些第四引腳132延伸至輸入側102，這些第二引腳117與另一部分的這些第四引腳134延伸至輸出側104。進一步地，可撓性主線路載板110與兩可撓性副線路載板130透過共同形成的輸入側102可對外電性連接同一元件(未繪示)，透過共同形成的輸出側104對外電性連接另一元件(未繪示)。在其他未繪示的實施例中，兩可撓性副線路載板130可不與可撓性主線路載板110共同形成相對的輸入側102與輸出側104。舉例而言，可撓性副線路載板130上的第四引腳132、134的另一端可延伸至第四邊138，或者第四引腳132、134的另一端仍分別延伸至第三邊135與第二邊133，但兩可撓性副基板137的兩第三邊135及兩第二邊133則不與可撓性主基板111的長邊1111、1112共同形成輸入側102及輸出側104。換言之，兩可撓性副線路載板130可對外電性連接不同於可撓性主線路載板110所連接的外部元件。
換句話說，在本實施例中，薄膜覆晶封裝結構100可透過可撓性主線路載板110與可撓性副線路載板130的組合來加大可撓性基板的寬度，以擴充佈線的空間，增加設計上的彈性，並且能充分利用晶片120上的凸塊。值得一提的是，在本實施例中，可撓性副線路載板130的尺寸可視需求改變，例如可再變寬，以容納更多第四引腳132、134。
圖4是圖2的A-A線段的剖面示意圖。請參閱圖4，在本實施例中，主線路結構115位在可撓性主基板111的上表面，且第四引腳132、134(以下僅以剖面後可看到的第四引腳134作說明)位在可撓性副基板137的上表面，也就是說，可撓性主線路載板110的主線路結構115與可撓性副線路載板130的第四引腳134均是朝向上方而不面向於彼此。在圖4中可看到，主線路結構115上方可覆蓋防銲層113而僅露出第三引腳119欲與第四引腳134連接的區域，而第四引腳134上方也可覆蓋防銲層139。
在本實施例中，各可撓性副線路載板130包括貫穿可撓性副基板137的多個導通孔136，導通孔136靠近可撓性副基板137的邊緣(即第一邊131)，各導通孔136連接於其中一個第四引腳134，各第四引腳134透過對應的導通孔136電性連接於其中一個第三引腳119。導通孔136與第三引腳119之間可透過導電件160連接，導電件160包括異方性導電膠或導電凸塊，但導電件160的種類並不以此為限制。
此外，如圖2與圖4所示，本實施例的薄膜覆晶封裝結構100還包括封裝膠體140，配置於可撓性主線路載板110與晶片120之間，且包覆第一凸塊124、第二凸塊128與第三凸塊129，以保護晶片120的第一凸塊124、第二凸塊128及第三凸塊129與第一引腳116、第二引腳117與第三引腳118、119之間的連接穩定性。
下面舉出其他的實施態樣，需說明的是，在下面的實施例中，與前一實施例相同或是相似的元件以相同或是相似的符號表示，下面僅就不同實施例之間的主要差異進行說明，其他內容不再多加贅述。
圖5是依照本發明的另一實施例的一種薄膜覆晶封裝結構100a的剖面示意圖。請參閱圖5，圖5的薄膜覆晶封裝結構100a與圖4的薄膜覆晶封裝結構100的主要差異在於，在圖5中，多個導通孔114貫穿可撓性主基板111，這些導通孔114靠近可撓性主基板111的至少一短邊1113、1114，在本實施例中，這些導通孔114靠近可撓性主基板111的兩短邊1113、1114。各導通孔114連接於其中一個第三引腳119，各第三引腳119透過對應的導通孔114電性連接於其中一個第四引腳134。
圖6是依照本發明的另一實施例的一種薄膜覆晶封裝結構100b的剖面示意圖。請參閱圖6，圖6的薄膜覆晶封裝結構100b與圖4的薄膜覆晶封裝結構100的主要差異在於，可撓性副線路載板130以設置有第四引腳134的該表面面向可撓性主線路載板110，使第四引腳134與第三引腳119電性連接。在本實施例中，可撓性主基板111或是可撓性副基板137不需要透過導通孔作電性連接，可撓性副線路載板130的第四引腳134可直接透過導電件160連接於可撓性主線路載板110的第三引腳119。在本實施例中，導電件160包括異方性導電膠或導電凸塊，但導電件160的種類並不以此為限制。此外，可撓性副線路載板130的第四引腳134向第二邊133延伸的區段可於任意位置設置導通孔(未繪示)，將第四引腳134對外連接的部分導引至可撓性副基板137的另一表面(即圖面上所看到的上表面)，如此情況之下，由於第四引腳134與可撓性主線路載板110的第二引腳117皆朝向同一面，第四引腳134仍可與第二引腳117對外電性連接同一外部元件(未繪示)。
圖7是依照本發明的另一實施例的一種薄膜覆晶封裝結構100c的俯視示意圖。請參閱圖7，圖7的薄膜覆晶封裝結構100c與圖2的薄膜覆晶封裝結構100的主要差異在於，在圖2的實施例中，第三引腳118連接於一部分的第一凸塊124(標示於圖3)，第三引腳119連接於第三凸塊129(標示於圖3)，而連接於這些第三引腳118的第四引腳132、連接於這些第三引腳119的第四引腳134與第二引腳117一起延伸至輸出側104。在本實施例中，主線路結構115只有第一引腳116延伸至輸入側102，可撓性副線路載板130的第四引腳132不延伸至輸入側102，而是與第四引腳134及第二引腳117一起延伸至輸出側104。
圖8是依照本發明的另一實施例的一種薄膜覆晶封裝結構100d的俯視示意圖。請參閱圖8，圖8的薄膜覆晶封裝結構100d與圖7的薄膜覆晶封裝結構100c的主要差異在於，在本實施例中，第三引腳119只分別連接於晶片120的這些第三凸塊129(標示於圖3)，且連接於這些第三引腳119的第四引腳134與第二引腳117一起延伸至輸出側104。
當然，上述僅舉出數種引腳與凸塊以及引腳與引腳之間的連接關係，設計者可依需求調整，其他實施例的引腳與凸塊以及引腳與引腳的連接關係並不以上述為限制。
綜上所述，本發明的薄膜覆晶封裝結構除了包括可撓性主線路載板之外，還包括配置於可撓性主線路載板的短邊的可撓性副線路載板，可撓性副線路載板可作為引腳擴充的區域。也就是說，本發明的薄膜覆晶封裝結構除了可撓性主線路載板的第一引腳及第二引腳從晶片接合區延伸至可撓性主基板的兩長邊，還藉由第三引腳從晶片接合區延伸至可撓性主基板的短邊，而可撓性副線路載板的第四引腳的一端電性連接於第三引腳，第四引腳的另一端可與第一引腳或/及第二引腳共同延伸至薄膜覆晶封裝結構的輸出端或/及輸入端，因此，本發明的薄膜覆晶封裝結構能夠透過可撓性副線路載板來擴充佈線空間。並且，由於本發明的薄膜覆晶封裝結構的整體佈線空間變大而可容納更多引腳，相較於習知的薄膜覆晶封裝結構，本發明的薄膜覆晶封裝結構可設置更多的引腳，有效利用可撓性主基板的短邊以及位於晶片短邊的凸塊，可因應高積體密度晶片的需求。另外，本發明的薄膜覆晶封裝結構的可撓性副線路載板的尺寸可因應晶片的凸塊與引腳的數量調整，而在設計上相當彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b、100c、100d‧‧‧薄膜覆晶封裝結構
102‧‧‧輸入側
104‧‧‧輸出側
110‧‧‧可撓性主線路載板
111‧‧‧可撓性主基板
1111、1112‧‧‧長邊
1113、1114‧‧‧短邊
112‧‧‧晶片接合區
113‧‧‧防銲層
114‧‧‧導通孔
115‧‧‧主線路結構
116‧‧‧第一引腳
117‧‧‧第二引腳
118、119‧‧‧第三引腳
120‧‧‧晶片
121、122‧‧‧第一邊
124‧‧‧第一凸塊
125、126‧‧‧第二邊
128‧‧‧第二凸塊
129‧‧‧第三凸塊
130‧‧‧可撓性副線路載板
131‧‧‧第一邊
132、134‧‧‧第四引腳
133‧‧‧第二邊
135‧‧‧第三邊
136‧‧‧導通孔
137‧‧‧可撓性副基板
138‧‧‧第四邊
139‧‧‧防銲層
140‧‧‧封裝膠體
160‧‧‧導電件
圖1與圖2是分別依照本發明的一實施例的一種薄膜覆晶封裝結構的可撓性主線路載板與可撓性副線路載板接合前後的俯視示意圖。 圖3是圖1的薄膜覆晶封裝結構的可撓性主線路載板隱藏可撓性主基板的仰視示意圖。 圖4是圖2的A-A線段的剖面示意圖。 圖5是依照本發明的另一實施例的一種薄膜覆晶封裝結構的剖面示意圖。 圖6是依照本發明的另一實施例的一種薄膜覆晶封裝結構的剖面示意圖。 圖7是依照本發明的另一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖8是依照本發明的另一實施例的一種薄膜覆晶封裝結構的俯視示意圖。

Claims (10)

  1. 一種薄膜覆晶封裝結構，包括： 可撓性主線路載板，包括可撓性主基板及配置於所述可撓性主基板上的主線路結構，所述可撓性主基板包括晶片接合區，其中所述主線路結構包括多個第一引腳、多個第二引腳及多個第三引腳，所述多個第一引腳及所述多個第二引腳分別從所述晶片接合區延伸至所述可撓性主基板的兩長邊，所述多個第三引腳從所述晶片接合區延伸至所述可撓性主基板的至少一短邊； 晶片，配置於所述晶片接合區內，且電性連接於所述多個第一引腳、所述多個第二引腳及所述多個第三引腳；以及 至少一可撓性副線路載板，配置於所述可撓性主基板的所述至少一短邊，所述可撓性副線路載板包括可撓性副基板及配置於所述可撓性副基板上的多個第四引腳，所述多個第四引腳分別電性連接於所述多個第三引腳。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述可撓性主基板的所述至少一短邊包括兩個所述短邊，所述多個第三引腳分別從所述晶片接合區延伸至所述可撓性主基板的所述兩短邊，所述至少一可撓性副線路載板包括兩個所述可撓性副線路載板，分別配置在所述可撓性主基板的所述兩短邊。
  3. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述可撓性主線路載板包括貫穿所述可撓性主基板的多個導通孔，所述導通孔靠近所述可撓性主基板的所述至少一短邊，各所述導通孔連接於其中一個所述第三引腳，各所述第三引腳透過對應的所述導通孔電性連接於其中一個所述第四引腳。
  4. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述至少一可撓性副線路載板包括貫穿所述可撓性副基板的多個導通孔，所述導通孔靠近所述可撓性副基板的邊緣，各所述導通孔連接於其中一個所述第四引腳，各所述第四引腳透過對應的所述導通孔電性連接於其中一個所述第三引腳。
  5. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述至少一可撓性副線路載板的各所述第四引腳透過導電件連接於所述可撓性主線路載板的其中一個所述第三引腳。
  6. 如申請專利範圍第5項所述的薄膜覆晶封裝結構，其中所述導電件包括異方性導電膠或導電凸塊。
  7. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述晶片具有相對的兩第一邊及相對的兩第二邊且包括多個第一凸塊、多個第二凸塊及多個第三凸塊，其中所述多個第一凸塊沿著其中一個所述第一邊排列，所述多個第二凸塊沿著另一個所述第一邊排列，所述多個第三凸塊沿著所述兩第二邊的至少其一排列，所述多個第一引腳分別連接於所述多個第一凸塊，所述多個第二引腳分別連接於所述多個第二凸塊，至少一部分的所述多個第三引腳連接於所述多個第三凸塊。
  8. 如申請專利範圍第7項所述的薄膜覆晶封裝結構，其中所述多個第三引腳連接於所述多個第三凸塊及一部分的所述多個第一凸塊或一部分的所述多個第二凸塊。
  9. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述可撓性主線路載板與所述至少一可撓性副線路載板共同形成相對的輸入側與輸出側，所述多個第一引腳與部分的所述多個第四引腳延伸至所述輸入側，所述多個第二引腳與另一部分的所述多個第四引腳延伸至所述輸出側。
  10. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述可撓性主線路載板與所述至少一可撓性副線路載板共同形成相對的輸入側與輸出側，所述多個第一引腳延伸至所述輸入側，所述多個第二引腳與所述多個第四引腳延伸至所述輸出側。
TW105141295A 2016-12-14 2016-12-14 薄膜覆晶封裝結構 TWI601255B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105141295A TWI601255B (zh) 2016-12-14 2016-12-14 薄膜覆晶封裝結構
CN201710112018.4A CN108231725A (zh) 2016-12-14 2017-02-28 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105141295A TWI601255B (zh) 2016-12-14 2016-12-14 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI601255B TWI601255B (zh) 2017-10-01
TW201822327A true TW201822327A (zh) 2018-06-16

Family

ID=61011113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141295A TWI601255B (zh) 2016-12-14 2016-12-14 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN108231725A (zh)
TW (1) TWI601255B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110161090B (zh) * 2019-05-23 2021-11-02 京东方科技集团股份有限公司 一种多层膜上芯片及其邦定状态的检测方法、显示装置
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
JP5003874B2 (ja) * 2007-02-27 2012-08-15 ブラザー工業株式会社 回路素子実装フレキシブル配線材
TW200945530A (en) * 2008-04-24 2009-11-01 Chipmos Technologies Inc Chip package structure
CN105873365A (zh) * 2016-05-09 2016-08-17 深圳爱易瑞科技有限公司 一种电路板

Also Published As

Publication number Publication date
TWI601255B (zh) 2017-10-01
CN108231725A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US11569208B2 (en) Semiconductor structure and method for making thereof
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US7732913B2 (en) Semiconductor package substrate
KR100535181B1 (ko) 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
KR20100021899A (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
JP2010272681A (ja) 配線基板および半導体装置
US10211142B1 (en) Chip-on-film package structure
JPH09283695A (ja) 半導体実装構造
KR20070098246A (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
KR20080028821A (ko) 휨 방지를 위한 회로기판 및 그 제조 방법
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
JP5184740B2 (ja) 半導体チップパッケージ
US20050093173A1 (en) Semiconductor package having dicrete non-active electrical components incorporated into the package
TWI601255B (zh) 薄膜覆晶封裝結構
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
JP5499696B2 (ja) 半導体装置及び実装構造
TWI726675B (zh) 薄膜覆晶封裝結構
JP2008205290A (ja) 部品内蔵基板及びその製造方法
KR20110135593A (ko) 칩 마운트용 기판
CN111106097B (zh) 膜上芯片封装件
US9324651B1 (en) Package structure
US11670574B2 (en) Semiconductor device
JP2009043786A (ja) 実装基板および電子部品
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器