JP5184740B2 - 半導体チップパッケージ - Google Patents

半導体チップパッケージ Download PDF

Info

Publication number
JP5184740B2
JP5184740B2 JP2005121336A JP2005121336A JP5184740B2 JP 5184740 B2 JP5184740 B2 JP 5184740B2 JP 2005121336 A JP2005121336 A JP 2005121336A JP 2005121336 A JP2005121336 A JP 2005121336A JP 5184740 B2 JP5184740 B2 JP 5184740B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
board
chip package
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005121336A
Other languages
English (en)
Other versions
JP2005311371A (ja
Inventor
稀裼 李
景徠 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005311371A publication Critical patent/JP2005311371A/ja
Application granted granted Critical
Publication of JP5184740B2 publication Critical patent/JP5184740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10492—Electrically connected to another device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Description

本発明は、半導体チップパッケージに係り、より詳しくは高速信号伝送用外部電子装置と連結されるボールグリッドアレイ方式の半導体チップパッケージに関する。
半導体チップを外部環境と電気・電子的に連結する半導体パッケージ製造技術には、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）製造技術とＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ製造技術などがある。
一方、ＳＥＲＤＥＳ（ｓｅｒｉａｌｉｚｅｒ／ｄｅｓｅｒｉａｌｉｚｅｒ）回路技術は、既存の並列データ（ｐａｒａｌｌｅｌ ｄａｔａ）伝送で難しかったＧｂｐｓ以上級データ伝送を可能としている。
ＳＥＲＤＥＳ回路が採用された半導体製品のパッケージは、多い入出力数とハイスピードのためＢＧＡタイプのパッケージで開発されている。
最近、１０本以上のシリアルデータ信号配線を採用する電子装置が増えて行っている趨勢に応じて、これに適した半導体チップパッケージが必要な実情である。
図１１は、従来技術による半導体パッケージが外部電子装置に連結された構造を示した概略図である。
図１１に示されたように、従来技術によれば、パッケージ１０がシステムボード（Ｓｙｓｔｅｍ Ｂｏａｒｄ）２０上に付着されており、外部電子装置であるハードディスクドライバー３０のコネクタ４０に連結されたフレキシブルサーキットボード（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＦＰＣ）がシステムボード２０に接続されている。
これによると、ハードディスクドライバー３０からフレキシブルサーキットボード（ＦＰＣ）に形成された信号線の本数ほどシステムボード２０上にも配線パターンを形成しなければならない。
また、ハードディスクドライバー３０のデータ信号をパッケージ１０内の半導体チップに伝達するためには、パッケージ１０の下面でシステムボード２０に半田付けなどの方式で付着されたソルダボール１１にそれぞれ連結される信号配線をパッケージ１０内の回路基板１５にも具現しなければならない。
これにより、ソルダボール１１及び基板１５内のビアホール（ｖｉａ ｈｏｌｅ）の個数が増加され、回路基板１５の回路配線構造が複雑になる。
すなわち、従来のパッケージ回路基板１５に設計された回路配線を模式的に示した図１２で、全ての回路配線がビアホールを通じてソルダボール１１に繋がるため、ビアホールの個数が増加され、回路基板１５の回路配線構造が複雑になる。
このように、回路配線が基板１５内で複雑に設計されれば、シリアルデータ信号のような高速信号が伝送されたとき、高速信号を伝送するための差動信号配線ペア間にクロストークが惹起されるという問題点があった。
特開平9-128263号公報
本発明の技術的課題は、パッケージ内のソルダボールを通じず、外部電子装置又は他のパッケージとの電気的連結が可能な半導体チップパッケージを提供するところにある。
本発明の他の技術的課題は、パッケージ内のソルダボールを通じず、高速信号用電子装置と連結される半導体チップパッケージを提供するところにある。
本発明のさらに他の技術的課題は、ソルダボールに繋がる回路配線をコンパクトしないように設計することができ、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができる半導体チップパッケージを提供するところにある。
本発明のさらに他の技術的課題は、パッケージ内に設計された差動信号線のペア間クロストークを最小化する半導体チップパッケージを提供するところにある。
前述した技術的課題を達成するための本発明に従う半導体チップパッケージは、複数のボンディングパッドが形成されている基板と、基板上に実装され、複数のチップパッドが形成された半導体チップと、半導体チップのチップパッドと基板のボンディングパッドとを電気的に連結する接続手段と、基板の一部分に結合されたボードと、を含み、半導体チップと電気的接続手段は、封じられており、ボードが結合されている基板の一部分は封じられていない。
ここで、ボードに形成されたメタル配線と基板に形成された回路配線が電気的に連結され、ボード上のメタル配線と基板上に形成された回路配線がキャパシティブカップリング構造で連結されたことが望ましい。
この際、ボードと基板との間の物質は、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質であることが望ましい。
また、誘電性物質は、基板上部に覆われている感光膜物質（ＰＳＲ）を含むことができる。
誘電性物質は、ボードと基板がボンディング可能なように接着特性を有するのが望ましい。
ボード上のメタル配線と基板上の回路配線がコンダクティブボンディング構造で連結されることもできる。
この際、ボードと基板は、異方性導電フィルムでボンディングされることができる。
前述した技術的課題を達成するための本発明に従う半導体チップパッケージは、少なくとも二つの半導体チップパッケージを含み、少なくとも一つの半導体チップパッケージは、複数の基板ボンディングパッドが形成されている基板と、基板上に実装され、複数のチップパッドが形成された半導体チップと、半導体チップのチップパッドと基板ボンディングパッドとを電気的に連結する接続手段と、基板表面の一部に結合されたボードと、を含み、半導体チップと電気的接続手段は、封じられており、ボードが結合されている部分は、封じられていなく、ボードは少なくとも二つのパッケージを連結する。
ここで、基板は、多数のビアホールを有し、多層構造で形成されたものが望ましい。
ボードは、高速信号伝送用メタル配線がパターニングされたものが望ましく、高速信号伝送用メタル配線は、差動信号伝送用配線ペアであるものが望ましい。
一方、ボードは、少なくとも二つのパッケージを連結することができる。
この際、ボード上に形成されたメタル配線は、封じられない部分に沿って二つのパッケージのうち少なくとも一つの基板上に形成された回路配線と連結されるものが望ましい。
前述したように本発明によれば、パッケージ内のソルダボールを通じず、高速信号用電子装置又は他のパッケージとの電気的連結が可能である。
また、ソルダボールに繋がる回路配線をコンパクトしないように設計することができ、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができて半導体チップの高速動作により安定的なパワーを供給することができる。
さらに、パッケージ内に設計された差動信号線のペア間クロストークを最小化することができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
先ず、図１及び図２を参照して本発明の一実施形態による半導体チップパッケージを説明する。
図１は、本発明の一実施形態による半導体チップパッケージを示す平面図であり、図２は図１のＩＩ−ＩＩ'線に沿って切って示した断面図である。
図１及び図２に示されたように、本発明の一実施形態による半導体チップパッケージは、上面に複数の基板ボンディングパッド１１１が形成され、下面には複数のターミナル１１２が形成された基板１１０上に半導体チップ１２０が付着されている。
基板としては、モールディングされたリードフレーム、印刷回路基板、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄ Ｃｏｐｐｅｒ）、フレキシブルフィルムなどが多様に使用されることができる。ＤＢＣは、絶縁性のセラミック基板の両表面上に銅層がそれぞれ付着された基板を称する。
また、基板としては、半導体チップとアセンブリ（ＰＣ）基板との間の電気的接続及び／又は機械的柔軟性を提供するインターポーザ（ｉｎｔｅｒｐｏｓｅｒ）が使用されることもできる。インターポーザは、テープのような伸縮性材料、ポリイミド又はプラスチック材料から作られることもでき、単一又は多数のパターン化された再配線層、受動素子などを含むこともできる。
半導体チップ１２０は、複数のチップパッド１２１が形成された活性面が上部に位置し、その反対面である非活性面は付着に用いられている。
半導体チップ１２０のチップパッド１２１と基板ボンディングパッド１１１はボンディングワイヤー１３０により電気的に連結されている。
基板１１０の上部の半導体チップ１２０とボンディングワイヤー１３０及びその接合部分は、パッケージ筐体１４０により封じられている。
この際、基板１１０の一部（基板の縁部分）はパッケージ筐体１４０に覆われず露出されている。
パッケージ筐体１４０は、エポキシモールディング樹脂（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ；ＥＭＣ）などの絶縁物質で形成されたものが望ましい。
基板１１０のターミナル１１２には、外部接続端子の役割を遂行するソルダボール１５０が付着されている。
パッケージ筐体１４０に覆われない基板１１０の上部の一側には、ボード１６０が付着されている。
ボード１６０（例えば、印刷回路基板（ＰＣＢ）又はフレキシブル印刷回路基板（ｆｌｅｘｉｂｌｅ ＰＣＢ）上に所定のメタル配線１６１がパターニングされていて、外部電子装置とパッケージ内の半導体チップ１２０とのデータ送受信が可能なように外部電子装置の入出力と半導体チップ１２０の入出力に伝送チャネルを提供する役割を遂行する。
メタル配線１６１は、基板１１０に形成された回路配線１１５を通じて基板ボンディングパッド１１１と連結されることによって、半導体チップ１２０に電気的に連結される。
また、ソルダボール１５０は、基板１１０上に形成された示されない回路配線を通じて基板ボンディングパッド１１１と連結されることによって、半導体チップ１２０に電気的に連結される。
一方、回路配線１１５は、基板１１０の上部の右側、具体的にパッケージ筐体１４０に覆われず露出された部分のうち一部にのみ示されているが、基板１１０の上部の他の側にも形成されており、基板１１０が多層構造の基板である場合、層毎に所定のパターン形態で回路配線が形成されているものは勿論である。
すなわち、基板１１０は、多層構造の基板である場合、各層に形成された回路配線を電気的に連結させるように多数のビアホールを備え、ソルダボール１５０は、ビアホールを通じて連結されたそれぞれの回路配線とそれぞれ電気的に連結される。
一方、本発明の一実施形態で、チップパッドと基板ボンディングパッドの電気的な接続方法でワイヤーボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）を例に挙げて説明したが、変形実施形態として、半導体チップのチップパッドと基板ボンディングパッドがバンプを通じて電気的な接続が成されるフリップチップボンディング（ｆｌｉｐ ｃｈｉｐ ｂｏｎｄｉｎｇ）が成されることもできる。
そうすると、本発明の一実施形態による半導体チップパッケージと外部電子装置との連結構造を図３を参照してより具体的に説明し、次いでボード１６０と基板１１０の接着構造を図４Ｂ及び図４Ｃを参照して詳細に説明する。
図３は、本発明の一実施形態による半導体チップパッケージを外部電子装置と連結された構造を示した概略図である。
図３に示されたように、システムボード（Ｓｙｓｔｅｍ Ｂｏａｒｄ）上に本発明の一実施形態による半導体チップパッケージ１００が付着されている。
パッケージ１００の下部面に形成されたソルダボール１５０がシステムボードに半田付けなどの方式で付着されていて、システムボードにプリントされた回路配線（図示せず）と電気的に連結される。
パッケージ筐体１４０に覆われない基板１１０の上部の一側に付着されたボード１６０は、外部の電子装置（例えば、ハードディスクドライバー（ＨＤＤ））のコネクタ（ｃｏｎｎｅｃｔｏｒ）に連結されている。
一方、電子装置は、シリアルデータ信号を提供することができ、これによりパッケージ１００を構成する基板１１０は、シリアルデータ信号のような高速信号の配線設計が必要である。
従って、本発明による半導体チップパッケージは多い回路配線を受容することができるように前述した多層構造の基板が採用されるものが望ましい。
また、パッケージ１００は、基板１１０の各層に形成された回路配線がビアホールを通じてソルダボールで連結される入出力配線以外に、ボード１６０を通じて電子装置の入出力と連結される高速信号入出力用回路配線１１５が基板の上部層に形成されているものが望ましい。
これにより、パッケージの基板１１０に回路配線を設計するときに、ソルダボールに繋がる回路配線をコンパクトしないように設計可能であり、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができて、半導体チップの高速動作により安定的なパワーを供給することができる。
すなわち、本発明の一実施形態による半導体チップパッケージの回路配線構造を模式的に示した図４Ａで、基板１１０の上部層に形成された高速信号入出力用回路配線１１５がビアホールを通過せず、直接的にボード１６０に連結されるため、余分のビアホールを用いてグラウンドＧＮＤ又はパワーを連結させることができて、半導体チップの高速動作により安定的なパワーを供給することができる。
一方、高速信号入出力用回路配線１１５は、シリアルデータバスとして使用される多数の差動信号配線ペア（Ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌ ｔｒａｃｅ ｐａｉｒ）から構成されることができる。差動信号配線ペアが基板１１０に設計されるときに、ペア間にクロストークの影響を縮めるために、信号線ペア間の距離が十分に確保されるものが望ましい。
図４Ｂは、図２のＡ部分を拡大して示した断面図であって、多様な変形実施形態が共に示されている。図４Ｃは、図１でのボードと基板の接着部分を拡大して示した平面図である。
前述した図１及び図２には、示されないが、回路配線１１５が形成された基板１１０の上部には、外部の電気的なコンタクトを防止するために感光性物質（Ｐｈｏｔｏ Ｓｅｎｓｉｔｉｖｅ Ｒｅｓｉｓｔ；ＰＳＲ）が塗布されている。
図４Ｂ及び図４Ｃに示されたように、メタル配線１６１が形成されたボード１６０と回路配線１１５が形成されたパッケージの基板１１０が絶縁性接着剤１９０によりボンディングされている。
ここで、メタル配線１６１と回路配線１１５は、シリアルデータ伝送用差動信号配線ペアでありうる。
メタル配線１６１と回路配線１１５は、絶縁性接着剤１９０を挟んでキャパシティブカップリングの形態で電気的な接続が成される。
従って、キャパシティブカップリングを用いて二つ信号線１６１，１１５を接続させることによって、高速信号のＤＣ−素子（ｃｏｍｐｏｎｅｎｔ）の別途のキャパシタを装着せずも具現することができる。
また、コンダクティブコンタクトのためのメタルボンディングを追加に遂行せずも、絶縁性接着剤又は誘電定数が高い誘電物質を接着に用いて電気的な接続を具現することができる長所がある。
例えば、基板上に塗布されている感光性物質（ＰＳＲ）をキャパシタの誘電体の役割を果たすようにできる。
また、容量確保のため、感光性物質（ＰＳＲ）を一部現してボンディングすることができ、異なる誘電物質を用いてキャパシティブカップリングを具現することもできる。
具体的に、図４Ｂに示されたａでのように、ボード１６０と基板１１０との接着部分で感光性物質（ＰＳＲ）を除去し、この二つは絶縁性接着剤１９０を媒介にキャパシティブカップリングによる電気的接続を成す。
この際、絶縁性接着剤１９０は、誘電定数が高い誘電物質であるものが望ましい。
また、図４Ｂに示されたｂでのように、ボード１６０と基板１１０との接着部分で感光性物質（ＰＳＲ）を一部除去して薄い厚さを有し、その上部に絶縁性接着剤１９０が塗布されてこの二つはキャパシティブカップリングによる電気的接続を成す。
この際、絶縁性接着剤１９０は、誘電定数が高い誘電物質であるものが望ましい。
そして、図４Ｂに示されたｃでのように、基板１１０の上部に形成された感光性物質（ＰＳＲ）にボード１６０が付着されてこの二つはキャパシティブカップリングによる電気的接続を成す。
この際、絶縁又は導電特性を有する接着性物質を媒介でボード１６０と基板１１０が接着されることができる。
また、図４Ｂに示されたｄでのように、基板１１０の上部に形成された感光性物質（ＰＳＲ）を一部除去して厚さを薄くした後、ボード１６０が付着されてこの二つはキャパシティブカップリングによる電気的接続を成す。
この際、絶縁又は導電特性を有する接着性物質を媒介でボード１６０と基板１１０が接着されることができる。
従って、本発明の一実施形態によれば、基板に形成する回路配線の一部をボードのメタル配線と直接連結して、パッケージのソルダボールで連結される回路配線の数を減らすことができる。
これにより、ソルダボールに繋がる回路配線をコンパクトしないように設計可能であり、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができて、半導体チップの高速動作により安定的なパワーを供給することができる。
また、ボードと基板とを絶縁性接着剤を媒介でボンディングしてもキャパシティブカップリングにより電気的な接続を具現することができ、高速信号についてのＤＣ−ブロッキング（Ｂｌｏｃｋｉｎｇ）の効果も得ることができる長所がある。
次は、図５及び図６を参照して本発明の他の実施形態による半導体チップパッケージを説明する。
図５は、本発明の他の実施形態による半導体チップパッケージを示す平面図であり、図６は図５のＶＩ−ＶＩ'線に沿って切って示した断面図である。
図５及び図６に示されたように、本発明の他の実施形態による半導体チップパッケージは、上面に複数のボンディングパッド２１１（例えば、基板ボンディングパッド）が形成され、下面には複数のターミナル２１２が形成された基板２１０上に半導体チップ２２０が付着されている。
基板としては、モールディングされたリードフレーム、印刷回路基板、ＤＢＣ、フレキシブルフィルムなどが多様に使用されることができる。ＤＢＣは、絶縁性のセラミック基板の両表面上に銅層がそれぞれ付着された基板を称する。
また、基板としては半導体チップとアセンブリ（ＰＣ）の基板間の電気的接続及び／又は機械的柔軟性を提供するインターポーザが使用されることもできる。インターポーザは、テープのような伸縮性材料、ポリイミド又はプラスチック材料から作られることもでき、単一又は多数のパターン化された再配線層、受動素子などを含むこともできる。
半導体チップ２２０は、複数のチップパッド２２１が形成された活性面が下部に位置し、半導体チップ２２０のチップパッド２２１と基板ボンディングパッド２１１は、ソルダバンプ２３０により電気的に連結されてフリップチップボンディング構造を有する。
基板２１０の上部の半導体チップ２２０とソルダバンプ２３０及びその接合部分は、パッケージ筐体２４０により封じられている。
この際、基板２１０の一部（基板の縁部分）はパッケージ筐体２４０に覆われず露出されている。
パッケージ筐体２４０は、エポキシモールディング樹脂のような絶縁物質で形成されたものが望ましい。
基板２１０のターミナル２１２には、外部接続端子の役割を遂行するソルダボール２５０が付着されている。
パッケージ筐体２４０に覆われない基板２１０の上部の一側にはボード２６０が付着されている。
ここで、ボード２６０は、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；ＡＣＦ）により基板２１０上に付着される。
ボード２６０は、フレキシブルしたフィルム上に所定のメタル配線２６１がパターニングされていて、外部電子装置とパッケージ内の半導体チップ２２０とのデータ送受信が可能なように外部電子装置の入出力と半導体チップ２２０の入出力に伝送チャネルを提供する役割を遂行する。
メタル配線２６１は、基板２１０に形成された回路配線２１５を通じて基板ボンディングパッド２１１と連結されることによって、半導体チップ２２０に電気的に連結される。この際、メタル配線２６１は、基板２１０に形成された回路配線２１５と異方性導電フィルム（ＡＣＦ）の接着によるコンダクティブコンタクトが成される。
一方、本発明の他の実施形態では、異方性導電フィルム（ＡＣＦ）を用いたコンダクティブコンタクトを例に挙げて説明したが、異方性導電フィルム（ＡＣＦ）だけではなく、メタル配線２６１と基板２１０に形成された回路配線２１５をコンダクティブしに接着させる全ての種類の導電性接着剤が使用されることができる。また、コンダクティブコンタクトではない、キャパシティブカップリングによる電気的な連結も可能である。
ソルダボール２５０は、基板２１０上に形成された示されない回路配線を通じて基板ボンディングパッド２１１と連結されることによって、半導体チップ２２０に電気的に連結される。
一方、回路配線２１５は、基板２１０の上部の右側、具体的に、パッケージ筐体２４０に覆われず露出された部分のうち一部にのみ示されているが、基板２１０の上部の他の側にも形成されており、基板２１０が多層構造の基板である場合、層毎に所定のパターン形態で回路配線が形成されているものは勿論である。
すなわち、基板２１０は、多層構造の基板である場合、各層に形成された回路配線を電気的に連結させるように多数のビアホールを備え、ソルダボール２５０は、ビアホールを通じて連結されたそれぞれの回路配線とそれぞれ電気的に連結される。
一方、本発明の他の実施形態で、チップパッドと基板ボンディングパッドの電気的な接続方法でフリップチップボンディングを例に挙げて説明したが、半導体チップのチップパッドと基板ボンディングパッドがワイヤーを通じて電気的に接続されるワイヤーボンディングが成されることもできる。
従って、本発明の他の実施形態は前述した本発明の一実施形態と類似した効果を有する。
次は、図７及び図８を参照して本発明のさらに他の実施形態による半導体チップパッケージを説明する。
図７は、本発明のさらに他の実施形態による半導体チップパッケージを示す平面図であり、図８は図７のＶＩＩＩ−ＶＩＩＩ'線に沿って切って示した断面図である。
図７及び図８に示されたように、本発明のさらに他の実施形態による半導体チップパッケージは、前述した本発明の第１の実施形態又は他の実施形態による半導体チップパッケージと実質的に同一なパッケージが二つ以上連結された構造である。
例えば、第１及び第２のパッケージ３１０，３２０が第１のボード３５０に連結されており、第２のパッケージ３２０の右側に連結された第２のボード３６０は外部の電子装置に連結されることができる。
ここで、第１及び第２のパッケージ３１０，３２０の基板３１１，３２１とボード３５０，３６０は導電性又は非導電性接着剤３９０によりボンディングされている。
ここで、導電性接着剤によりボンディングされる場合、基板３１１，３２１上に形成された回路配線３１２，３２２とボード３５０，３６０に形成されたメタル配線３５１，３６１がコンダクティブコンタクトで接続される。
導電性接着剤で異方性導電フィルム（ＡＣＦ）が用いられることができる。
また、非導電性接着剤によりボンディングされる場合、基板３１１，３２１に形成された回路配線３１２，３２２とボード３５０，３６０に形成されたメタル配線３５１，３６１がキャパシティブカップリングにより接続される。
非導電性接着剤は、基板上に塗布されている感光性物質（ＰＳＲ）（図示せず）と共にキャパシタの誘電体の役割を果たすようにできる。
また、容量確保のため、感光性物質（ＰＳＲ）を一部現してボンディングすることができる。
次は、図９及び図１０を参照して本発明のさらに他の実施形態による半導体チップパッケージを説明する。
図９は、本発明のさらに他の実施形態による半導体チップパッケージを示す平面図であり、図１０は図９のＸ−Ｘ'線に沿って切って示した断面図である。
図９及び図１０に示されたように、本発明のさらに他の実施形態による半導体チップパッケージは、二つ以上の半導体チップパッケージがボード４５０，４６０により連結された構造で第２のパッケージ４２０の基板に形成された回路配線４２２の構造を除外した全ての構造が本発明のさらに他の実施形態と実質的に同一である。
第１及び第２のパッケージ４１０，４２０が第１のボード４５０に連結されており、第２のパッケージ４２０の右側に連結された第２のボード４６０は外部の電子装置に連結されることができる。
ここで、第１及び第２のパッケージ４１０，４２０の基板４１１，４２１とボード４５０，４６０は導電性又は非導電性接着剤４９０によりボンディングされている。
一方、第２のボード４６０に形成されたメタル配線４６１と連結される回路配線４２２がパッケージ基板４２１の上部層に形成されており、回路配線４２２の一部はパッケージ 筐体４２５の内部に繋がり、残りはパッケージ筐体４２５により覆われない基板４２１上に形成されている。
例えば、外部電子装置から伝送されるデータ信号のうち第２のパッケージ４２０の半導体チップに伝送されることではない、第１のパッケージ４１０の半導体チップに伝送するためのデータ信号である場合、第２のパッケージ４２０の基板４２１が単純にチャネル経路を提供する役割を遂行することができる。
ここで、ボード４５０，４６０と基板４１１，４２１が導電性接着剤によりボンディングされる場合、基板４１１，４２１上に形成された回路配線４１２，４２２とボード４５０，４６０に形成されたメタル配線４５１，４６１がコンダクティブコンタクトで接続される。
導電性接着剤で異方性導電フィルム（ＡＣＦ）が用いられることができる。
また、非導電性接着剤によりボンディングされる場合、基板４１１，４２１に形成された回路配線４１２，４２２とボード４５０，４６０に形成されたメタル配線４５１，４６１がキャパシティブカップリングにより接続される。
非導電性接着剤は、基板上に塗布されている感光性物質（ＰＳＲ）（図示せず）と共にキャパシタの誘電体の役割を果たすようにできる。
また、容量確保のため、感光性物質（ＰＳＲ）を一部現してボンディングすることができる。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
本発明は、半導体チップパッケージに適用されうる。
本発明の一実施形態による半導体チップパッケージを示す平面図である。 図１のＩＩ−ＩＩ'線に沿って切って示した断面図である。 本発明の一実施形態による半導体チップパッケージが外部電子装置と連結された構造を示した概略図である。 本発明の一実施形態による半導体チップパッケージの回路配線構造を模式的に示した図面である。 図２のＡ部分を拡大して示した断面図であって、多様な変形実施形態が共に示されている図面である。 図１でのボードと基板の接着部分を拡大して示した平面図である。 本発明の他の実施形態による半導体チップパッケージを示す平面図である。 図５のＶＩ−ＶＩ'線に沿って切って示した断面図である。 本発明のさらに他の実施形態による半導体チップパッケージを示す平面図である。 図７のＶＩＩＩ−ＶＩＩＩ'線に沿って切って示した断面図である。 本発明のさらに他の実施形態による半導体チップパッケージを示す平面図である。 図９のＸ−Ｘ'線に沿って切って示した断面図である。 従来技術による半導体パッケージが外部電子装置に連結された構造を示した概略図である。 回路基板に設計された従来の回路配線構造を模式的に示した図面である。
符号の説明
１１１ ボンディングパッド
１１５ 回路配線
１２０ 半導体チップ
１２１ チップパッド
１６０ ボード
１６１ メタル配線

Claims (14)

  1. 複数のボンディングパッドが形成されている基板と、
    前記基板上に実装され、複数のチップパッドが形成された半導体チップと、
    前記半導体チップのチップパッドと前記基板のボンディングパッドを電気的に連結する接続手段と、
    前記基板の一部分に結合されたボードと、
    を含み、
    前記半導体チップと前記電気的接続手段は、封止手段により封じられており、前記ボードが結合されている前記基板の一部分は封じられておらず、
    前記ボード上に形成されたメタル配線と前記基板上に形成された回路配線がキャパシティブカップリング構造で電気的に連結され、
    前記ボードと前記基板との間に、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質をさらに備え、
    前記誘電性物質は、前記基板の上部に覆われている感光膜物質を含むことを特徴とする半導体チップパッケージ。
  2. 前記誘電性物質は、前記ボードと前記基板がボンディング可能なように接着特性を有することを特徴とする請求項１に記載の半導体チップパッケージ。
  3. 前記電気的接続手段は、ボンディングワイヤーであることを特徴とする請求項１に記載の半導体チップパッケージ。
  4. 前記電気的接続手段は、ソルダバンプで、前記半導体チップは、前記基板にフリップチップボンディングされたことを特徴とする請求項１に記載の半導体チップパッケージ。
  5. 前記回路配線は、少なくとも一つの前記基板の封じられた部分と前記基板の封じられない部分に形成されることを特徴とする請求項１に記載の半導体チップパッケージ。
  6. 前記ボードは、外部電子装置の入出力信号と前記半導体チップの入出力信号とを伝送するための伝送チャネルを含むことを特徴とする請求項１に記載の半導体チップパッケージ。
  7. 前記基板は、多数のビアホールを有することを特徴とする請求項１に記載の半導体チップパッケージ。
  8. 前記基板は、多層構造で形成されたことを特徴とする請求項１に記載の半導体チップパッケージ。
  9. 前記ボードは、メタル配線がパターニングされていることを特徴とする請求項１に記載の半導体チップパッケージ。
  10. 前記メタル配線は、差動信号伝送用配線ペアであることを特徴とする請求項９に記載の半導体チップパッケージ。
  11. 少なくとも二つの半導体チップパッケージを含み、
    少なくとも一つの前記半導体チップパッケージは、
    複数の基板ボンディングパッドが形成されている基板と、
    前記基板上に実装され、複数のチップパッドが形成された半導体チップと、
    前記半導体チップのチップパッドと前記基板ボンディングパッドとを電気的に連結する接続手段と、
    前記基板表面の一部に結合されたボードと、
    を含み、
    前記半導体チップと前記電気的接続手段は、封止手段により封じられており、
    前記ボードが結合されている部分は、封じられていなく、
    前記ボードは少なくとも二つのパッケージを連結するものであり、
    前記ボード上に形成されたメタル配線と前記基板上に形成された回路配線とがキャパシティブカップリング構造で連結され、
    前記ボードと前記基板との間に、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質をさらに備え、
    前記誘電性物質は、前記基板の上部に覆われている感光膜物質を含むことを特徴とする半導体チップパッケージ。
  12. 前記ボード上に形成されたメタル配線は、封じられない部分に沿って前記二つのパッケージのうち少なくとも一つの前記基板上に形成された回路配線と連結されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  13. 前記誘電性物質は、前記ボードと前記基板がボンディング可能なように接着特性を有することを特徴とする請求項１１に記載の半導体チップパッケージ。
  14. 少なくとも二つの半導体チップパッケージを含み、少なくとも二つの前記半導体チップパッケージは、請求項１に記載の半導体チップパッケージであることを特徴とする半導体チップパッケージ。
JP2005121336A 2004-04-20 2005-04-19 半導体チップパッケージ Active JP5184740B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040027190A KR100632469B1 (ko) 2004-04-20 2004-04-20 반도체 칩 패키지
KR2004-027190 2004-04-20

Publications (2)

Publication Number Publication Date
JP2005311371A JP2005311371A (ja) 2005-11-04
JP5184740B2 true JP5184740B2 (ja) 2013-04-17

Family

ID=35095465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005121336A Active JP5184740B2 (ja) 2004-04-20 2005-04-19 半導体チップパッケージ

Country Status (4)

Country Link
US (1) US7372139B2 (ja)
JP (1) JP5184740B2 (ja)
KR (1) KR100632469B1 (ja)
CN (1) CN100501983C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101212864B (zh) * 2006-12-29 2010-12-15 巨擘科技股份有限公司 多层基板间交互连结的结构及其制造方法
US8803339B1 (en) * 2010-10-20 2014-08-12 Marvell Israel (M.I.S.L.) Ltd. Bump out for differential signals
DE102013106305A1 (de) * 2012-06-20 2013-12-24 Samsung Electro-Mechanics Co., Ltd. Tragbares Endgerät
KR102497583B1 (ko) * 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
FR3070573A1 (fr) * 2017-08-25 2019-03-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique incluant au moins une puce electronique et ensemble electronique
CN211236956U (zh) * 2018-07-13 2020-08-11 株式会社村田制作所 无线通信器件
US20190387634A1 (en) * 2019-08-29 2019-12-19 Intel Corporation System, apparatus and method for providing a symmetric multi-processor high-speed link
WO2023108538A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Enhanced i/o semiconductor chip package and cooling assembly having side i/os

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030171A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 混成集積回路装置
US5170328A (en) * 1990-04-24 1992-12-08 Delco Electronics Corporation Packaging for molded carriers of integrated circuits
JPH0583011A (ja) * 1991-09-25 1993-04-02 Sumitomo Electric Ind Ltd 半導体装置用パツケージの入出力結合デバイス
JPH0730224A (ja) * 1991-12-02 1995-01-31 Nippon Telegr & Teleph Corp <Ntt> 電子装置の実装構造
WO1997015027A1 (en) * 1995-10-19 1997-04-24 Philips Electronics N.V. An identifier token with electronic circuitry and conductor means in the token external to the circuitry for realizing an identifier code
JPH09128263A (ja) 1995-10-31 1997-05-16 Tokyo Denshi Sekkei Kk Ｂｇａ型リード端子を有するｃｐｕを装備したコンピュータ装置に用いるインサーキットエミュレータ装置のプローブ装置
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
KR100416000B1 (ko) 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US7307293B2 (en) 2002-04-29 2007-12-11 Silicon Pipe, Inc. Direct-connect integrated circuit signaling system for bypassing intra-substrate printed circuit signal paths
JP2004179300A (ja) * 2002-11-26 2004-06-24 Renesas Technology Corp 半導体装置およびその製造方法
JP3936925B2 (ja) * 2003-06-30 2007-06-27 日本オプネクスト株式会社 光伝送モジュール
JP4432439B2 (ja) * 2003-10-08 2010-03-17 ソニー株式会社 表示装置
US7612449B2 (en) * 2004-02-24 2009-11-03 Qualcomm Incorporated Optimized power delivery to high speed, high pin-count devices
US20050183884A1 (en) * 2004-02-25 2005-08-25 Arima Display Corporation Flexible printed circuit board
JP4422547B2 (ja) * 2004-05-11 2010-02-24 三井化学株式会社 ドライフィルム及びそれを用いた加工品
JP2006012992A (ja) * 2004-06-23 2006-01-12 Sharp Corp 回路基板の電極接続構造
US7073375B2 (en) * 2004-07-02 2006-07-11 Honeywell International Inc. Exhaust back pressure sensor using absolute micromachined pressure sense die
JP2006032783A (ja) * 2004-07-20 2006-02-02 Hitachi Cable Ltd 電子部品実装構造及びそれを用いた光トランシーバ

Also Published As

Publication number Publication date
CN100501983C (zh) 2009-06-17
US7372139B2 (en) 2008-05-13
KR20050101944A (ko) 2005-10-25
US20050230852A1 (en) 2005-10-20
KR100632469B1 (ko) 2006-10-09
JP2005311371A (ja) 2005-11-04
CN1700459A (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
USRE47651E1 (en) Stackable electronic package and method of fabricating same
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
JP5184740B2 (ja) 半導体チップパッケージ
JP4917225B2 (ja) 半導体装置
JP6023107B2 (ja) 電子部品内蔵基板及びその製造方法
US7247932B1 (en) Chip package with capacitor
JPH06236941A (ja) 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法
JP2003133518A (ja) 半導体モジュール
JP2009038112A (ja) プリント配線板構造および電子機器
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
US6759753B2 (en) Multi-chip package
US20050133929A1 (en) Flexible package with rigid substrate segments for high density integrated circuit systems
KR101179516B1 (ko) 임베디드 패키지 및 그 형성방법
TW200531235A (en) Multi-chip package structure
JP2021002628A (ja) 多層基板及び電子機器
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
US11309288B2 (en) Electronic system, die assembly and device die
WO2023243271A1 (ja) 半導体装置
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
US20090179326A1 (en) Semiconductor device package
KR20110016017A (ko) 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
KR20110012671A (ko) 반도체 패키지
KR20050058839A (ko) 내부에 실리콘 커패시터를 포함하는 전자 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

R150 Certificate of patent or registration of utility model

Ref document number: 5184740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250