JPH0517902Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 この考案は、例えば２つの混成集積回路体を重
合接着して、マザーボードに対する実装密度を向
上したハイブリツドICに関する。

(ロ) 従来の技術 絶縁基板の導体パターンに多数の電子部品（チ
ツプ部品）を実装し、複数のリードを取付けたハ
イブリツドICは、高密度化、多機能化、及び高
性能化が実現できるため、現在、多方面に使用さ
れている。

(ハ) 考案が解決しようとする課題 ハイブリツドICは、多数の電子部品を実装す
るため、基板より取り出すリード端子の数（ピン
数）も多い。ところで、基板より取り出すリード
端子のピツチ間隔は、リード端子間の短絡を防止
し、正常な導通状態を保持するために、自ずと限
界がある（例えば、基板面積に比し入出力ピン数
の多い回路をハイブリツドIC化する場合、通常
は1.27mmピツチジグザグ、或いは1.8mmピツチデ
ユアルインラインとされている）。

このため、実装する回路数、電子部品（チツプ
部品）数が多くなると、ピン（入出力端子）数の
関係上、基板を大きくしなければならない。とこ
ろが、仮に基板を大きく設定した場合には、多数
のチツプ部品を実装し得、且つ多数のピン数をシ
ヨートすることなく取出し得る反面、マザーボー
ドに対する実装密度が低下する不利がある。

そこで、多層化したハイブリツドICを使用す
れば、マザーボードに対する実装密度を高くし得
ることが考えられる。しかし、多層積層基板を用
いても導体パターン層については、複数層形成で
きるが、部品の実装面は最外面、即ち多層積層基
板の表裏２面に限られ高密度実装の効果が小さ
い。また、例えば特開昭59−90992号に開示され
ているもののように、基板の部品実装面に実装部
品が埋まる厚さの絶縁層を形成し、その絶縁層上
に導体層をパターンエツチングして順次実装面を
増加させるものは、工程が複雑でコストアツプと
なる等の不利が生じる。

この考案は、以上のような課題を解決させ、マ
ザーボードに対する実装密度が高く、しかも容易
に製造できる安価なハイブリツドICを提供する
ことを目的とする。

(ニ) 課題を解決するための手段及び作用 この目的を達成させるために、この考案のハイ
ブリツドICでは、次のような構成としている。

ハイブリツドICは、それぞれ両端部にリード
を突設して成る一方の混成集積回路体と他方の混
成集積回路体とを、直交方向に重合し、両混成集
積回路体の重合間にチツプ部品を配置し、このチ
ツプ部品の電極と両方の混成集積回路体の導体パ
ターンとを接続し、一体接合して構成されてい
る。

このような構成を有するハイブリツドICでは、
例えば２つの混成集積回路体を直交方向に重合す
る。つまり、リード端子が４方向に突出するよう
に重合させる。そして、例えば下側の混成集積回
路体の上面に実装されるチツプ部品に対応して、
上側の混成集積回路体の下面に、導体パターンを
設け、この導体パターンに、つまりチツプ部品に
対応してクリームハンダを設け、上・下混成集積
回路体をチツプ部品の電極（ハンダ）、又は導電
性接着剤を介してハンダ又は導電性接着剤によ
り、一体に接着する。２つの混成集積回路体は、
互いに電気的に無関係なあるいは電気的に関係の
ある回路であり、従来、使用されている通常の混
成集積回路である。従つて、簡易に製造し得、且
つ、基板同士の対向面を含め４面に部品を実装す
ることができるので、マザーボードに対する実装
密度を向上することが可能となる。

(ホ) 実施例 第１図は、この考案に係るハイブリツドICの
具体的な一実施例を示す斜視図である。

ハイブリツドIC１は、実施例では２つの混成
集積回路体２，３を重合接着した例を示してい
る。混成集積回路体２，３は、従来公知のよう
に、樹脂又はアルミナ基板面に導体パターン
（膜）を作成し、この導体パターン上に電子部品
（ダイオード、トランジスタ、コンデンサ、半導
体集積回路等のチツプ部品）を実装し、基板両端
部にリード端子２１，３１を取付けられている。

この考案の特徴は、２つの混成集積回路体２，
３を直交方向に重合して、各リード端子２１，３
１が４方向に突出するように設定し、且つ重合間
は一方の混成集積回路体のチツプ部品を介して接
着した点にある。

第２図及び第３図は、上・下混成集積回路体
２，３を重合接着する状態を示す説明図である。

第２図において、下側混成集積回路体３の上面
の導電パターン（電極パツド）３２上に、チツプ
部品（例：抵抗チツプ）４をハンダ付けしてあ
る。また、上側混成集積回路体２の下面には、上
記チツプ部品（チツプ抵抗）４に対応して導電パ
ターン２２を作成し、この導電パターン２２上に
ハンダクリーム（又は導電性接着剤）２３を塗布
している。つまり、ハンダクリーム２３は対向す
るチツプ部品４の電極端子部４１に対応してい
る。

この状態において、上・下混成集積回路２，３
を接面させ、例えばリフロー炉（又はキユアー
炉）に入れて一体に接合する。

第３図において、ハンダクリーム２３が溶け、
上・下混成集積回路体２，３がチツプ抵抗４の電
極４１及びハンダ２３を介して一体に接合された
状態を示している。これにより、各リード端子２
１，３１が４方向に突設した状態で、上・下混成
集積回路体２，３は重合し、且つ介在するチツプ
抵抗４（ハンダ２３）にて機械的に一体に接合す
ると共に、必要により相互配線も達成されてい
る。

このような構成を有するハイブリツドICでは、
従来使用されている通常の（２つの）混成集積回
路体２，３を直交方向に重合して一体に止着して
いる。従つて、重合状態においてそれぞれリード
端子２１，３１は４方向に配設されている。この
ため、各リード端子２１，３１間は充分なピツチ
間隔を取ることができる。また、この上・下混成
集積回路体２，３は、単に２つの別個の混成集積
回路体を段重ねしただけであり、且つ上・下混成
集積回路体２，３は単にチツプ部品４を介してハ
ンダ接着しただけであるから、各基板の実装部品
間を電気的に接続するための絶縁層、スペーサー
等を設ける必要がなく、簡易に製造し得る。しか
も、第４図で示すように、上・下混成集積回路体
２，３を重合接合することで、マザーボード５に
対する実装密度が極めて高くなると共に、配線も
容易になる。

なお、上記実施例において、チツプ部品４は、
電極４１を用いて、２つの混成集積回路体２，３
を機械的に一体に接合するものである。したがつ
て、混成集積回路体２の導体パターン２２は、単
にチツプ４の電極４１を接合するための浮ランド
であつてもよいし、あるいは両混成集積回路体２
及び３を電気的に配線するためのランドであつて
もよい。

(ヘ) 考案の効果 この考案では、以上のように、一方の混成集積
回路体を他方の混成集積回路体に対し直交状に重
合し、重合間をチツプ部品の電極を介してハンダ
接着することとしたから、重合一体状態において
リード端子は４方向へ突設することとなる。従つ
て、各リード端子間は充分なピツチ間隔を取るこ
とが出来、電気的な導通状態の安定性が図れる。
しかも、上・下混成集積回路は元々それぞれ独立
した別個の回路体であり、単にチツプ部品の電極
を介して接合しただけであるから、極めて容易に
製造することが出来、安価に提供し得る許かりで
なく、マザーボードに対する実装密度が向上し、
且つ配線も容易となる等、考案目的を達成した優
れた効果を有する。

【図面の簡単な説明】

第１図は、実施例ハイブリツドICを示す斜視
図、第２図は、上・下混成集積回路体をチツプ部
品を介して重合する状態を示す説明図、第３図
は、上・下混成集積回路体をチツプ部品を介して
一体に接合した状態を示す説明図、第４図は、実
施例ハイブリツドICをマザーボードに実装した
状態を示す正面図である。 ２……上側混成集積回路体、３……下側混成集
積回路体、４……チツプ部品、２１，３１……リ
ード端子、２２，３２……導電パターン、２３…
…ハンダクリーム。

Claims (1)

【実用新案登録請求の範囲】
1. それぞれ両端部にリードを突設して成る一方の
   混成集積回路体と他方の混成集積回路体とを、直
   交方向に重合し、両混成集積回路体の重合間にチ
   ツプ部品を配置し、このチツプ部品の電極と両方
   の混成集積回路体の導体パターンとを接続して、
   一体接合したことを特徴とするハイブリツドIC。