JPH05175284A - 電子部品パッケージ - Google Patents

電子部品パッケージ

Info

Publication number
JPH05175284A
JPH05175284A JP4158906A JP15890692A JPH05175284A JP H05175284 A JPH05175284 A JP H05175284A JP 4158906 A JP4158906 A JP 4158906A JP 15890692 A JP15890692 A JP 15890692A JP H05175284 A JPH05175284 A JP H05175284A
Authority
JP
Japan
Prior art keywords
array
contact pads
conductors
plane
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4158906A
Other languages
English (en)
Other versions
JPH0785488B2 (ja
Inventor
Hung N Nguyen
ノック ニュ−エン フング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH05175284A publication Critical patent/JPH05175284A/ja
Publication of JPH0785488B2 publication Critical patent/JPH0785488B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 集積回路チップの高密度の接点パッド、特
に、マトリクス状に配置されたパッドを外部回路に容易
に接続可能であり、比較的信頼性が高く、安価で装置の
大量生産に適した方法を提供する。 【構成】 接点パッド１２の第１アレイを有する電子部
品１１上に、第１平面異方性導体部材１３、接点パッド
３２の第２アレイを含む第１導電性パターン２９と貫通
導体２５の第１アレイを有する第１平面絶縁性部材１
４、第２平面異方性導体部材１５、接点パッド３３の第
３アレイを含む第２導電性パターン３０と貫通導体２６
の第２アレイを有する第２平面絶縁性部材１７を順次配
置する。接点パッドの第１アレイ内の第１組を第１導電
性パターンに接続し、第２組を第２導電性パターンに接
続する。接点パッドの第１アレイの少なくとも一部を外
部回路に接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子部品を外部回路に
接続する技術に関し、特に、集積回路チップの接点パッ
ドの高密度のアレイを接続する電子部品パッケージに関
する。
【０００２】
【従来の技術】集積回路チップに実装される素子の密度
が増加するにつれて、チップに信頼性のある接続を形成
することはより難しくなる。多くの集積回路は複数の素
子の周囲に配置された接点パッドを有し、ボンディング
技術により電気的接続が好都合に行われるように構成さ
れている。ある種の集積回路では、個別に設けられる接
点パッドの数が非常に多いために、チップの周囲にそれ
らをすべて配置することは不可能である。
【０００３】例えば、公知の光部品システムでは何千も
の光検知器を必要とし、それらは僅か１平方センチメー
トルの大きさの単一の集積回路チップ上における個別の
接続を必要とする。他の集積回路チップの例では、接点
パッドの数が非常に多いために、チップを外部回路に接
続することは非常に難しく骨の折れる作業である。米国
特許第４８４３１９１号明細書では、集積回路チップの
周辺の接点パッドの数個の列をテープ自動ボンディング
（ＴＡＢ）の技術によって、異なる絶縁層の上の導体に
接続する試みが開示されている。しかし、この技術の使
用は光検知器アレイのようなマトリクスアレイでは難し
い。
【０００４】
【発明が解決しようとする課題】本発明の目的は、集積
回路チップの高密度の接点パッド、特に、マトリクス状
に配置されたパッドを外部回路に容易に接続可能であ
り、比較的信頼性が高く、安価で装置の大量生産に適し
た方法を提供することである。
【０００５】
【課題を解決するための手段】本発明の電子部品パッケ
ージは、異方性導電性材料、すなわち、一方向にのみ導
電性がある材料を使用するものである。このような材料
の一例として、シート厚さ方向に伸びる離間した導体を
有する絶縁性シートが存在する。このシートは米国特許
第４２０９４８１号に開示されている。他の異方性導電
性材料の例としては、ポリマ材料の硬化の間、マグネッ
トによって整合される導電性強磁性粒子を含むポリマ材
料のシートが存在する。このシートは米国特許第４７７
８６３５号に開示されている。あるいは、「ＡＴ＆Ｔエ
ラストマー導電性ポリマ相互接続（ＥＣＰＩ）システム
の応用と信頼性」に対する論文（フルトン他、ＩＥＰ
Ｓ、１９９０年９月）の９３０〜９４３ページに記載さ
れている。上記異方性導電性材料を使用した電子部品パ
ッケージは、特許請求の範囲の請求項１に記載したよう
に構成される。
【０００６】
【実施例】図１は本発明の一実施例の展開図である。集
積回路チップ１１はその表面に接点パッド１２を有す
る。その後、集積回路チップ１１の上部表面に、第１平
面異方性導体部材１３、第１平面絶縁性部材１４、第２
平面異方性導体部材１５、第２平面絶縁性部材１７、第
３平面異方性導体部材１８、第３平面絶縁性部材１９が
順次接着される。図２において、集積回路チップ１１は
半導体光検知素子２０のマトリクスアレイを有し、各半
導体光検知素子２０は接点パッド１２を有する。集積回
路の形成及びそのパッケージングは、集積回路チップの
周囲に配置された接点パッド、あるいは、ボンディング
パッドによって素子を外部回路に接続することにより行
われる。図１の構造の目的は、三個の第１平面絶縁性部
材１４、第２平面絶縁性部材１７、第３平面絶縁性部材
１９の周囲に接点を提供することである。
【０００７】第１平面異方性導体部材１３、第２平面異
方性導体部材１５、第３平面異方性導体部材１８は、垂
直方向にのみ電流が流れ、水平方向には流れないように
構成されている（以下、異方性と称する）。図３は第１
平面異方性導体部材１３の部分を示す。第１平面異方性
導体部材１３は絶縁材料２２と導電性素子２３を有し、
この導電性素子２３は部材の上部面と下部面とを相互接
続する。導電性素子２３は前記米国特許４２０９４８１
号に記載されている導電性部材を構成する。すなわち、
それらは前述のフルトン他による論文などに記載されて
いるような導電性強磁性粒子からなる磁気的に整合した
コラム（柱）である。いずれにせよ、導電性素子２３同
士は相互接続しておらず、水平方向の電気的接続はな
い。そして、各導体は第１平面異方性導体部材１３の垂
直方向に離間した上下両側の表面を相互接続する。さら
に、導電性素子２３は長さ方向、幅方向（紙面に垂直）
方向に最大距離Ｐで離間している。この離間距離Ｐは、
通常はピッチと称されるが、一定の、あるいは、任意の
距離であり、第１平面異方性導体部材１３により相互接
続される要素のサイズの測定単位である。すなわち、第
１平面異方性導体部材１３のピッチＰは、図２の接点パ
ッド１２の長さ、あるいは、幅寸法よりも小さく、少な
くとも１つの導電性素子２３が各接点パッド１２と接触
するように設定されている。
【０００８】図１において、第１平面絶縁性部材１４は
その中に複数の貫通導体２５を含み、第２平面絶縁性部
材１７は貫通導体２６のアレイを含み、第３平面絶縁性
部材１９は貫通導体２７のアレイを含む。各貫通導体は
それぞれの絶縁性部材の上部面と下部面とを接続する。
図４〜６は、図１の第１平面絶縁性部材１４、第２平面
絶縁性部材１７、第３平面絶縁性部材１９の平面図であ
る。第１平面絶縁性部材１４はその上面に第１導電性パ
ターン２９を有し、第２平面絶縁性部材１７はその上面
に第２導電性パターン３０を有し、第３平面絶縁性部材
１９はその上面に第３導電性パターン３１を有する。第
１導電性パターン２９は特定の貫通導体２５と周辺接点
パッド３２とを接続し、第２導電性パターン３０は特定
の他の貫通導体２６と周辺接点パッド３３とを接続し、
第３導電性パターン３１は貫通導体２７と周辺接点パッ
ド３４とを接続する。
【０００９】図４において、第１平面絶縁性部材１４は
図２の接点パッド１２に対応する位置に貫通導体２５を
有することが分かる。この結果、図２の各接点パッド１
２は、第１平面異方性導体部材１３と貫通導体２５によ
って第１平面絶縁性部材１４の上部表面に接続される。
中央の４個の貫通導体２５は第１導電性パターン２９に
よって周辺接点パッド３２に接続される。図１に示すよ
うに、各周辺接点パッド３２は、従来方法により、基板
３７に支持された外部回路の接点パッド３６に接続され
る。
【００１０】図５において、第２平面絶縁性部材１７
は、図２の接点パッド１２のアレイのうち、図４の第１
導電性パターン２９により外部接続が形成される位置の
接点パッド１２を除く接点パッドに対応する貫通導体２
６を有している。すなわち、図２の４個の中央接点パッ
ド１２に対応する位置には貫通導体２６は存在しない。
そのため、貫通導体２６は、図２の接点パッド１２のう
ち、中央の４個の接点パッド１２を除く全ての接点パッ
ド１２に対して、第２平面異方性導体部材１５と貫通導
体２５と第１平面異方性導体部材１３によって接続され
る。内側の１２個の貫通導体２６は第２導電性パターン
３０によって周辺接点パッド３３に接続され、各周辺接
点パッド３３は、図１に示すように外部回路の接点パッ
ド３８に接続される。
【００１１】集積回路チップ１１の接点パッド１２への
外部接点は、図６の第３平面絶縁性部材１９の第３導電
性パターン３１によって提供される。この第３平面絶縁
性部材１９は、図２のアレイの外側の接点パッド１２に
対応する位置、すなわち、前記の第１平面絶縁性部材１
４と第２平面絶縁性部材１７において外部回路へ接続さ
れていない接点パッド１２に対応する位置にのみ貫通導
体２７を有している。従って、周辺接点パッド３４と図
２の対応する接点パッド１２との間の電気的な接続は、
第３導電性パターン３１、貫通導体２７、第３平面異方
性導体部材１８、貫通導体２６、第２平面異方性導体部
材１５、貫通導体２５、第１平面異方性導体部材１３に
よってなされる。
【００１２】以上の説明により、図１の装置は、図２の
接点パッド１２のアレイを三つのグループに分けている
ことが分かる。そして、第１平面絶縁性部材１４、第２
平面絶縁性部材１７、第３平面絶縁性部材１９の周辺接
点は、この三つのグループの各々に対応して形成されて
いる。このような接点は、絶縁性部材上に容易に形成す
ることができる。なぜなら、この場合、各絶縁性部材上
の周辺接点の数は、周辺接点のすべてが集積回路チップ
１１の周辺に形成される場合よりも少ないからである。
【００１３】この例から明かなように、図２の中央の４
個の接点パッド１２は導電性素子２３、貫通導体２５、
第１平面絶縁性部材１４の第１導電性パターン２９によ
って外部回路に接続される。第１平面異方性導体部材１
３、第２平面異方性導体部材１５、第３平面異方性導体
部材１８のピッチＰは、貫通導体２５、２６、２７のい
ずれの水平方向の寸法より小さくされており、これによ
り、全ての貫通導体について信頼性の高い接続がなされ
る。図５、６には、図４より多くの接点パッドが含まれ
る。一般的に、図４に示すように、最内側の貫通導体へ
の接続の数を最少化することが望ましい。なぜなら、最
内側の貫通導体への接続は比較的複雑になるからであ
る。その一方、図６に示すように、最外側貫通導体には
比較的多数の接続が形成可能である。しかし、各絶縁性
部材上の周辺接点パッドの数は設計事項であり、必要な
らば、図４の第１平面絶縁性部材１４の上部表面の周辺
接点パッドの数を増やすこともできる。例えば、第１平
面絶縁性部材１４、第２平面絶縁性部材１７、第３平面
絶縁性部材１９のおのおのに１２個の周辺接点パッドを
設け、図２の３６個の接点パッド１２に信頼性のある外
部接続を形成することができる。
【００１４】
【発明の効果】以上述べたごとく、本発明の電子部品パ
ッケージにおいては、種々の絶縁性部材の導電性パター
ンによって複数のチップをブリッジすることもでき、ま
た、それらの間を相互接続することもできる。すなわ
ち、チップの特定接点パッドは、異方性導体、貫通導
体、及び他のチップの特定接点パッドへの導電性パター
ンにより接続できる。また、一般的に、ウェハの形成に
おいては、ウェハ全体をカバーする回路に冗長性を組み
込むことにより、一個の要素の不良によるウェハ全体の
損失を防いでいる。これに対して、本発明では、ウェハ
上の要素間に適切な相互接続を提供することにより、回
路の冗長性を低減できる。すなわち、本発明によれば、
装置の形成後、補助的な相互接続をウェハ表面に提供す
ることができ、これにより、不良部分に代わる補足要素
を装置に接続することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の電子部品パッケージの展開
図である。
【図２】図１の集積回路チップの平面図である。
【図３】図１の第１平面異方性導体部材の部分断面図で
ある。
【図４】図１の第１平面絶縁性部材の平面図である。
【図５】図１の第２平面絶縁性部材の平面図である。
【図６】図１の第３平面絶縁性部材の平面図である。
【符号の説明】
１１ 集積回路チップ １２ 接点パッド １３ 第１平面異方性導体部材 １４ 第１平面絶縁性部材 １５ 第２平面異方性導体部材 １７ 第２平面絶縁性部材 １８ 第３平面異方性導体部材 １９ 第３平面絶縁性部材 ２０ 半導体光検知素子 ２２ 絶縁材料 ２３ 導電性素子 ２５ 貫通導体 ２６ 貫通導体 ２７ 貫通導体 ２９ 第１導電性パターン ３０ 第２導電性パターン ３１ 第３導電性パターン ３２ 周辺接点パッド ３３ 周辺接点パッド ３４ 周辺接点パッド

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 接点パッド（１２）の第１アレイをその
    上部表面に有する電子部品（１１）と、 前記接点パッドの第１アレイ上に配置された第１平面異
    方性導体部材（１３）と、 前記第１平面異方性導体部材の上に配置され、接点パッ
    ド（３２）の第２アレイを含む第１導電性パターン（２
    ９）をその上部表面に有する第１平面絶縁性部材（１
    ４）と、 前記第１平面絶縁性部材の上に配置された第２平面異方
    性導体部材（１５）と、 前記第２平面異方性導体部材の上に配置され、接点パッ
    ド（３３）の第３アレイを含む第２導電性パターン（３
    ０）をその上部表面に有する第２平面絶縁性部材（１
    ７）と、 前記第１平面異方性導体部材と、前記第１平面絶縁性部
    材を貫通して伸びる貫通導体（２５）の第１アレイを含
    み、前記接点パッドの第１アレイ内の第１組を前記第１
    導電性パターンに接続する手段と、 前記第１平面異方性導体部材と、前記貫通導体の第１ア
    レイと、前記第２平面異方性導体部材と、前記第２平面
    絶縁性部材を貫通して伸びる貫通導体の第２アレイを含
    み、前記接点パッドの第１アレイ内の第２組を前記第２
    導電性パターンに接続する手段と、 前記接点パッドの第２アレイと第３アレイに接続され
    て、前記電子部品の前記接点パッドの第１アレイの少な
    くとも一部を外部回路に接続する手段（３６、３８）を
    有することを特徴とする電子部品パッケージ。
  2. 【請求項２】 前記第２平面絶縁性部材の上に配置され
    た第３平面異方性導体部材（１８）と、 前記第２平面異方性導体部材の上に配置され、接点パッ
    ドの第４アレイ（３４）を含む第３導電性パターン（３
    １）をその上部表面に有する第３平面絶縁性部材（１
    ９）と、 前記第１平面異方性導体部材と、前記貫通導体の第１ア
    レイと、前記第２平面異方性導体部材と、前記貫通導体
    の第２アレイと、前記第３平面異方性導体部材と、前記
    第３平面絶縁性部材を貫通して伸びる貫通導体（２７）
    の第３アレイを含み、前記接点パッドの第１アレイ内の
    第３組を前記第３導電性パターンに接続する手段と、 前記電子部品の前記接点パッドの第１アレイを外部回路
    に接続する前記手段は、前記接点パッド（３４）の第４
    アレイに接続する手段を含むことを特徴とする請求項１
    のパッケージ。
  3. 【請求項３】 前記各平面異方性導体部材はシートの厚
    さを貫通して伸びる導体（２３）を含む絶縁性シート
    （２２）を有し、シートの長さ方向、あるいは、幅方向
    のいずれにおいても充分な導電性を持たないことを特徴
    とする請求項１のパッケージ。
  4. 【請求項４】 各平面異方性導体部材は強磁性導電性粒
    子（２３）の柱（コラム）を有し、 前記コラムは磁性整合によって形成されることを特徴と
    する請求項３のパッケージ。
  5. 【請求項５】 前記貫通導体の第１アレイ内の貫通導体
    の数は前記接点パッドの第１アレイ内の接点パッドの数
    に等しく、前記貫通導体の第１アレイ内の貫通導体の位
    置は前記接点パッドの第１アレイ内の接点パッドの位置
    に対応することを特徴とする請求項１のパッケージ。
  6. 【請求項６】 前記貫通導体の第２アレイ内の貫通導体
    の数は前記接点パッドの第１アレイ内の接点パッドの全
    数からこの第１アレイ内の第１組の接点パッドの数を引
    いた数に等しく、前記貫通導体の第２アレイ内の貫通導
    体の位置は前記接点パッドの第１アレイにおける第１組
    の部分を除いた接点パッドの位置に対応することを特徴
    とする請求項５のパッケージ。
  7. 【請求項７】 前記貫通導体の第１アレイ内の貫通導体
    の数は前記接点パッドの第１アレイ内の接点パッドの数
    に等しく、前記貫通導体の第２アレイ内の貫通導体の数
    は前記接点パッドの第１アレイ内の接点パッドの全数か
    らこの第１アレイ内の第１組の接点パッドの数を引いた
    数に等しく、前記貫通導体の第３アレイ内の貫通導体の
    数は前記接点パッドの第１アレイ内の接点パッドの全数
    からこの第１アレイ内の第１組と第２組の接点パッドの
    数を引いた数に等しいことを特徴とする請求項２のパッ
    ケージ。
JP4158906A 1991-06-24 1992-05-27 電子部品パッケージ Expired - Lifetime JPH0785488B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US720067 1991-06-24
US07/720,067 US5155302A (en) 1991-06-24 1991-06-24 Electronic device interconnection techniques

Publications (2)

Publication Number Publication Date
JPH05175284A true JPH05175284A (ja) 1993-07-13
JPH0785488B2 JPH0785488B2 (ja) 1995-09-13

Family

ID=24892501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4158906A Expired - Lifetime JPH0785488B2 (ja) 1991-06-24 1992-05-27 電子部品パッケージ

Country Status (5)

Country Link
US (1) US5155302A (ja)
EP (1) EP0520681B1 (ja)
JP (1) JPH0785488B2 (ja)
KR (1) KR100291251B1 (ja)
DE (1) DE69205078T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0501357B1 (en) * 1991-02-25 2003-06-04 Canon Kabushiki Kaisha Electrical connecting member and method of manufacturing the same
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
JPH07239363A (ja) * 1994-01-06 1995-09-12 Hewlett Packard Co <Hp> 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
EP0715489A3 (en) * 1994-11-30 1997-02-19 Ncr Int Inc Assembly of printed circuit boards
KR960043135A (ko) * 1995-05-01 1996-12-23 엘리 웨이스 성형된 캡슐화 전자 구성요소 및 그의 제조 방법
US5798937A (en) * 1995-09-28 1998-08-25 Motorola, Inc. Method and apparatus for forming redundant vias between conductive layers of an integrated circuit
US6011307A (en) * 1997-08-12 2000-01-04 Micron Technology, Inc. Anisotropic conductive interconnect material for electronic devices, method of use and resulting product
US6097087A (en) 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US5896310A (en) * 1997-12-24 1999-04-20 Texas Instruments Incorporated Multiple bank memory with over-the-array conductors programmable for providing either column factor or y-decoder power connectivity
US6594153B1 (en) * 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
US6574114B1 (en) 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US6966784B2 (en) * 2003-12-19 2005-11-22 Palo Alto Research Center Incorporated Flexible cable interconnect assembly
US7290226B2 (en) * 2005-04-04 2007-10-30 International Business Machines Corporation Via redundancy based on subnet timing information, target via distant along path from source and/or target via net/subnet characteristic
US20090226696A1 (en) * 2008-02-06 2009-09-10 World Properties, Inc. Conductive Polymer Foams, Method of Manufacture, And Uses Thereof
DE112008000327T5 (de) * 2007-02-06 2009-12-31 World Properties, Inc., Lincolnwood Leitfähige Polymerschäume, Herstellungsverfahren und Anwendungen derselben
US8623265B2 (en) * 2007-02-06 2014-01-07 World Properties, Inc. Conductive polymer foams, method of manufacture, and articles thereof
DE102007058837A1 (de) * 2007-12-05 2009-06-10 Technische Universität Clausthal Elektrochemisches Energieumwandlungssystem
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
WO2011082058A1 (en) * 2009-12-29 2011-07-07 Rogers Corporation Conductive polymer foams, method of manufacture, and uses thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541222A (en) * 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
US4209481A (en) * 1976-04-19 1980-06-24 Toray Industries, Inc. Process for producing an anisotropically electroconductive sheet
EP0120500B1 (en) * 1983-03-29 1989-08-16 Nec Corporation High density lsi package for logic circuits
US4598166A (en) * 1984-08-06 1986-07-01 Gte Communication Systems Corporation High density multi-layer circuit arrangement
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
US4737112A (en) * 1986-09-05 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Anisotropically conductive composite medium
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4778635A (en) * 1987-09-18 1988-10-18 American Telephone And Telegraph Company Method and apparatus for fabricating anisotropically conductive material
US4843191A (en) * 1987-11-27 1989-06-27 American Telephone And Telegraph Company, At&T Bell Laboratories Interconnection technique using dielectric layers
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer

Also Published As

Publication number Publication date
JPH0785488B2 (ja) 1995-09-13
KR930001761A (ko) 1993-01-16
DE69205078D1 (de) 1995-11-02
KR100291251B1 (ko) 2001-09-17
EP0520681A1 (en) 1992-12-30
EP0520681B1 (en) 1995-09-27
DE69205078T2 (de) 1996-02-29
US5155302A (en) 1992-10-13

Similar Documents

Publication Publication Date Title
JPH05175284A (ja) 電子部品パッケージ
US6330164B1 (en) Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
US7104804B2 (en) Method and apparatus for memory module circuit interconnection
US4446477A (en) Multichip thin film module
US6664628B2 (en) Electronic component overlapping dice of unsingulated semiconductor wafer
US9397034B2 (en) Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
EP0098932B1 (en) Repairable multi-level system for semiconductor device
US5422574A (en) Large scale protrusion membrane for semiconductor devices under test with very high pin counts
USRE42332E1 (en) Integrated circuit package, ball-grid array integrated circuit package
KR0160211B1 (ko) 집적 회로 칩의 평면 배열의 적층에 의한 모노리드식 전자 모듈 형성 방법
US8228679B2 (en) Connections for electronic devices on double-sided circuit board
US5315241A (en) Method for testing integrated circuits
US7541680B2 (en) Semiconductor device package
EP0015583A1 (en) Vertical semiconductor integrated circuit chip packaging
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
US4920454A (en) Wafer scale package system and header and method of manufacture thereof
US6770980B2 (en) Semiconductor device having semiconductor element packaged on interposer
CN1225023C (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路管芯和/或组件
US6556454B1 (en) High density contact arrangement
US3436605A (en) Packaging process for semiconductor devices and article of manufacture
US20160031707A1 (en) Microelectronic devices and methods for manufacturing microelectronic devices
JPH0246755A (ja) 電子パッケージ
US7208758B2 (en) Dynamic integrated circuit clusters, modules including same and methods of fabricating
US7196908B2 (en) Dual pitch contact pad footprint for flip-chip chips and modules
JPS6127667A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 17