JPH0246755A - 電子パッケージ - Google Patents
電子パッケージInfo
- Publication number
- JPH0246755A JPH0246755A JP1155971A JP15597189A JPH0246755A JP H0246755 A JPH0246755 A JP H0246755A JP 1155971 A JP1155971 A JP 1155971A JP 15597189 A JP15597189 A JP 15597189A JP H0246755 A JPH0246755 A JP H0246755A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connector pins
- conductors
- plate
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000001816 cooling Methods 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008439 repair process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、モジュールと呼ばれている電子パッケージ(
実装体)に関する。
実装体)に関する。
B、従来の技術
1984年6月のコンポーネント、ハイブリッド及びそ
の製造技術に関するIEEE)ランザクジョン(IEE
E Transactions on Compone
nt。
の製造技術に関するIEEE)ランザクジョン(IEE
E Transactions on Compone
nt。
Hybrids and Manufacturing
Technology )の第CHMT−7巻第2号
の193頁に記載されている電子パッケージ、または、
モジュールにおいて、集積回路を含む複数個のチップを
実装したシリコン基板が、より大きなセラミック板のほ
ぼ中心に装着されている。このセラミック板は、その境
界部分において、セラミック板の導電ラインを過つて、
シリコン基板の上のチップ接続点に接続されるコネクタ
を含んでいる。
Technology )の第CHMT−7巻第2号
の193頁に記載されている電子パッケージ、または、
モジュールにおいて、集積回路を含む複数個のチップを
実装したシリコン基板が、より大きなセラミック板のほ
ぼ中心に装着されている。このセラミック板は、その境
界部分において、セラミック板の導電ラインを過つて、
シリコン基板の上のチップ接続点に接続されるコネクタ
を含んでいる。
このようなモジュールは、本来独立した複数個の部分品
を相互に接続して組立てられているので、コネクタ・ピ
ンを持つセラミック板とチップとを担持する基板は、独
立した製造ラインにおいて別々に作られねばならず、し
かも、セラミック板にコネクタ・ピンを挿入すること、
またはセラミック板を通してコネクタ・ピンに導電ライ
ンを接続する複雑な処理を必要とするので、このような
モジュールの製造は、従来から複雑で難しい処理を含ん
でいる。このような従来のモジュールを、製造する際に
遭遇する従来のモジュールの持つ他の弱点は、コネクタ
・ピンの配列及び間隔が相互に開運するので、チップが
必要とし、基板上に占めるチップのベース表面よりも、
モジュールのベース表面のほうが、遥かに大きいことで
ある。従って、挿入−引抜き式のカード上に装着される
チップの密度は、チップのベース面によって決められな
いで、約10倍も大きなコネクタ・ピンの実装密度によ
って決められている。更に、チップで被われる基板面上
に導体ラインを設ける上述した問題のために、コネクタ
・ピンは、チップの真下に直接に設けることが出来ない
。
を相互に接続して組立てられているので、コネクタ・ピ
ンを持つセラミック板とチップとを担持する基板は、独
立した製造ラインにおいて別々に作られねばならず、し
かも、セラミック板にコネクタ・ピンを挿入すること、
またはセラミック板を通してコネクタ・ピンに導電ライ
ンを接続する複雑な処理を必要とするので、このような
モジュールの製造は、従来から複雑で難しい処理を含ん
でいる。このような従来のモジュールを、製造する際に
遭遇する従来のモジュールの持つ他の弱点は、コネクタ
・ピンの配列及び間隔が相互に開運するので、チップが
必要とし、基板上に占めるチップのベース表面よりも、
モジュールのベース表面のほうが、遥かに大きいことで
ある。従って、挿入−引抜き式のカード上に装着される
チップの密度は、チップのベース面によって決められな
いで、約10倍も大きなコネクタ・ピンの実装密度によ
って決められている。更に、チップで被われる基板面上
に導体ラインを設ける上述した問題のために、コネクタ
・ピンは、チップの真下に直接に設けることが出来ない
。
また、上述した特定のタイプのパッケージ、またはモジ
ュールは、1982年5月のIBMテクニカル・ディス
クロージャ・ブレティン第24巻第12号の6388頁
に記載されている。このモジュールにおいて、チップは
、ビンを担持するプレートを下側に持つ機械的に固定さ
れたインターポーザ上に置かれたシリコン基板上に設け
られている。コネクタ・ピンをチップに電気的に接続す
るために、フラット・ケーブルのような多芯線のケーブ
ルが使用され、この多芯線のケーブルは、シリコン基板
の縁の部分に配列された並列導体から出発して、インタ
ーポーザの側面を迂回して延び、そして、インターポー
ザの下側とビン担持プレートとの間で、ビン担持プレー
トを通って突出するコネクタ・ピンの個々の端部に到達
している。
ュールは、1982年5月のIBMテクニカル・ディス
クロージャ・ブレティン第24巻第12号の6388頁
に記載されている。このモジュールにおいて、チップは
、ビンを担持するプレートを下側に持つ機械的に固定さ
れたインターポーザ上に置かれたシリコン基板上に設け
られている。コネクタ・ピンをチップに電気的に接続す
るために、フラット・ケーブルのような多芯線のケーブ
ルが使用され、この多芯線のケーブルは、シリコン基板
の縁の部分に配列された並列導体から出発して、インタ
ーポーザの側面を迂回して延び、そして、インターポー
ザの下側とビン担持プレートとの間で、ビン担持プレー
トを通って突出するコネクタ・ピンの個々の端部に到達
している。
C3発明が解決しようとする問題点
チップ及びコネクタ・ピンの間の上述のような導体の配
列によって、チップ及びコネクタ・ピンを接続する導体
は、−コネクタ・ピンと同じようにデザインされたチッ
プの下面を、ビン担持プレート、または同様な素子を介
した複雑なデザインに配列されねばならないことは、最
早や必要はないが、チップに必要なベース表面と、コネ
クタ・ピンに必要なモジュール・ベースの表面との間に
矛盾がある。更に、必要な素子も別々に製造され、そし
て、次に、別々の製造ラインで組立てられねばならない
。
列によって、チップ及びコネクタ・ピンを接続する導体
は、−コネクタ・ピンと同じようにデザインされたチッ
プの下面を、ビン担持プレート、または同様な素子を介
した複雑なデザインに配列されねばならないことは、最
早や必要はないが、チップに必要なベース表面と、コネ
クタ・ピンに必要なモジュール・ベースの表面との間に
矛盾がある。更に、必要な素子も別々に製造され、そし
て、次に、別々の製造ラインで組立てられねばならない
。
上述の2つの従来のパッケージにおいて、個々の素子が
組立てられた後にしか、それらのパッケージのテストは
行うことが出来ないという不利点を持っており、このこ
とは、組立て後に小さな故障が発見され、これを修理し
たい場合、パッケージを壊さないで再組立てをすること
が出来ないことを意味する。
組立てられた後にしか、それらのパッケージのテストは
行うことが出来ないという不利点を持っており、このこ
とは、組立て後に小さな故障が発見され、これを修理し
たい場合、パッケージを壊さないで再組立てをすること
が出来ないことを意味する。
従って、本発明の目的は、従来よりも製造が複雑でなく
、そして、従来よりも道かに小さな表面領域で、同じか
、または同等の性能を果たすことの出来る上述したタイ
プの電子パッケージ、またはモジュールを提供すること
にある。
、そして、従来よりも道かに小さな表面領域で、同じか
、または同等の性能を果たすことの出来る上述したタイ
プの電子パッケージ、またはモジュールを提供すること
にある。
D1問題点を解決するための手段
本発明の特徴は、モジュールの個々の部分が、連続体・
にされた複数の素子、即ち一体化された素子を、実質的
に1つのレベルで処理することが出来るので、モジュー
ルが実質的に1つの製造ラインで製造することが出来る
ことである。ビン・プレートが折り畳み式であると言う
本発明の特徴よって、チップを被っている表面の下に、
すべてのコネクタ・ピンを配列することが出来、これに
より、コネクタ・ピンのためのベース表面を、チップを
被う表面とほぼ等しくすることが出来るので、従来のモ
ジュールで同じ性能のものと比較した時、本発明のモジ
ュールは、遥かに小さなベース面を持っている、即ち遥
かに小型なモジュールであることを意味する。チップを
担持する基板の上か、または下に、ビン・プレートを畏
み込むことが出来、そして、製造の間で、別個に独立し
た素子を1つの面上に配列した特徴によって、例えば直
接に修理を要する軽微な電気的接続の故障がある場合、
モジュールが最終的な形状に形成される前に、折畳み式
のモジュールのテストを行うことにより、発見すること
が出来る。
にされた複数の素子、即ち一体化された素子を、実質的
に1つのレベルで処理することが出来るので、モジュー
ルが実質的に1つの製造ラインで製造することが出来る
ことである。ビン・プレートが折り畳み式であると言う
本発明の特徴よって、チップを被っている表面の下に、
すべてのコネクタ・ピンを配列することが出来、これに
より、コネクタ・ピンのためのベース表面を、チップを
被う表面とほぼ等しくすることが出来るので、従来のモ
ジュールで同じ性能のものと比較した時、本発明のモジ
ュールは、遥かに小さなベース面を持っている、即ち遥
かに小型なモジュールであることを意味する。チップを
担持する基板の上か、または下に、ビン・プレートを畏
み込むことが出来、そして、製造の間で、別個に独立し
た素子を1つの面上に配列した特徴によって、例えば直
接に修理を要する軽微な電気的接続の故障がある場合、
モジュールが最終的な形状に形成される前に、折畳み式
のモジュールのテストを行うことにより、発見すること
が出来る。
本発明の実施例によって、基板によって予め決められて
いるベース面は、コネクタ・ピンに最適な状態で嵌め込
むことが出来ることが示されている。
いるベース面は、コネクタ・ピンに最適な状態で嵌め込
むことが出来ることが示されている。
本発明の実施例によると、導体埋込み型接続素子を介す
る最適化された接続によって上述と同様の効果を奏する
ことが示されている。
る最適化された接続によって上述と同様の効果を奏する
ことが示されている。
本発明の実施例によって、挿抜式のカードの現行の配列
に対して好適なモジュールが示されている。
に対して好適なモジュールが示されている。
本発明の他の実施例によって、チップの保護を与えるこ
とが出来るモジュールが示されでいる。
とが出来るモジュールが示されでいる。
本発明の実施例によって、基板に対してビン・プレート
を接続し、固定する簡単で、信頼性ある手段が示されて
いる。また、本発明の実施例によって、パッケージの製
造前、または製造後、モジュールをその初期収態に戻す
ことができる物理的に安定性があり、複雑でない構成を
示しており、この構造によって、パッケージを破壊する
ことなく、モジュールに対して、必要な修理を施すこと
が出来る特徴が示されている。
を接続し、固定する簡単で、信頼性ある手段が示されて
いる。また、本発明の実施例によって、パッケージの製
造前、または製造後、モジュールをその初期収態に戻す
ことができる物理的に安定性があり、複雑でない構成を
示しており、この構造によって、パッケージを破壊する
ことなく、モジュールに対して、必要な修理を施すこと
が出来る特徴が示されている。
本発明の実施例によって、ビン・プレート及び板体がパ
ッケージの高さを減少するために、相互に直接に隣接し
て位置付けられることが示されている0本発明の実施例
によって、パッケージを薄くする目的のために、挿抜式
(ブツシュ・ボタン式)接続用に設けられたビンが、コ
ネクタ・ピンとして同時に使用することが出来るように
、挿抜式の接続が備えられていることが示されている。
ッケージの高さを減少するために、相互に直接に隣接し
て位置付けられることが示されている0本発明の実施例
によって、パッケージを薄くする目的のために、挿抜式
(ブツシュ・ボタン式)接続用に設けられたビンが、コ
ネクタ・ピンとして同時に使用することが出来るように
、挿抜式の接続が備えられていることが示されている。
本発明の実施例によって、個々の素子に使用される材料
が示されている。
が示されている。
本発明の実施例によって、パッケージ、またはモジュー
ルに使用される冷却手段が示されている。
ルに使用される冷却手段が示されている。
本発明の実施例によって、基板は、第1に合成材料中の
導体のシールドとして使用出来、第2にチップの電流を
配分するのに使用することが出来、第3に基板内のデカ
ップリング・コンデンサを介してデカップリングするた
めに使用することが出来ることが示されている。この条
件によって、製造及びコストに関して更に最適な設計を
することが出来る。
導体のシールドとして使用出来、第2にチップの電流を
配分するのに使用することが出来、第3に基板内のデカ
ップリング・コンデンサを介してデカップリングするた
めに使用することが出来ることが示されている。この条
件によって、製造及びコストに関して更に最適な設計を
することが出来る。
E、実施例
以下の説明でモジュールと言われる電子パッケージ11
は、フリップ・チップ・モードに配列され、複数個の集
積回路を含むチップ13を有する基板12を含んでいる
。第1図に示した実施例において、チップ・キャリヤ、
即ちチップの担持体を表わす基板12は、正方形のシリ
コン基板である。
は、フリップ・チップ・モードに配列され、複数個の集
積回路を含むチップ13を有する基板12を含んでいる
。第1図に示した実施例において、チップ・キャリヤ、
即ちチップの担持体を表わす基板12は、正方形のシリ
コン基板である。
チップ13と対向して基板12の表面上に対応して配分
され、そして、基板12の周辺部分16乃至19の夫々
へ導かれている複数の導体、例えば、印刷回路導体が、
この基板上に設けられている。
され、そして、基板12の周辺部分16乃至19の夫々
へ導かれている複数の導体、例えば、印刷回路導体が、
この基板上に設けられている。
チップ13は、はんだボールによって、基板12上の対
応する導体(図示せず)に、フリップ・チップ・モード
で電気的、機械的に接続されている。
応する導体(図示せず)に、フリップ・チップ・モード
で電気的、機械的に接続されている。
図示の実施例では、3行×3列に配列されたチップ13
が基板12上に与えられている。
が基板12上に与えられている。
図示されていないが、基板12は、導体がバーツナライ
ズされたチップの受容体、即ちチップと接続する導体に
関して個性化された基板であってもよい。
ズされたチップの受容体、即ちチップと接続する導体に
関して個性化された基板であってもよい。
周辺部分16乃至19(第1図参照)と対向した位置に
、ビン・プレート21乃至24が、相互に離隔して設け
られ、ビン・プレートには、その全面にわたってほぼ平
均に配分された複数個のコネクタ・ピン26が埋め込ま
れている。ピンプレート21乃至24は、例えば化学的
合成材料のような電気的な絶縁材料で作られており、物
理的に硬いものである。
、ビン・プレート21乃至24が、相互に離隔して設け
られ、ビン・プレートには、その全面にわたってほぼ平
均に配分された複数個のコネクタ・ピン26が埋め込ま
れている。ピンプレート21乃至24は、例えば化学的
合成材料のような電気的な絶縁材料で作られており、物
理的に硬いものである。
ビン・プレート21乃至24の各々は、電気的導体27
と、可撓性担持体28とを含む連結素子29を介して基
板12の対向する周辺部分16乃至19に夫々接続され
ている。可撓性の担持体28の中で相互に電気的に絶縁
されている導体27は、例えば熱加圧式の接続法によっ
て、一方の端部14において、基体12の対応する導体
に電気的に接続され、そして、他端(図示せず)におい
て、夫々対応するコネクタ・ピン26に接続されている
。このようにして、ビン・プレート21乃至24と、基
板12上のチップ13との間に電気的接続が与えられ、
この接続は、物理的な見地から可撓性を持つものである
。
と、可撓性担持体28とを含む連結素子29を介して基
板12の対向する周辺部分16乃至19に夫々接続され
ている。可撓性の担持体28の中で相互に電気的に絶縁
されている導体27は、例えば熱加圧式の接続法によっ
て、一方の端部14において、基体12の対応する導体
に電気的に接続され、そして、他端(図示せず)におい
て、夫々対応するコネクタ・ピン26に接続されている
。このようにして、ビン・プレート21乃至24と、基
板12上のチップ13との間に電気的接続が与えられ、
この接続は、物理的な見地から可撓性を持つものである
。
本発明の他の実施例(図示せず)において、ビン・プレ
ート21乃至24と、連結素子29と、可撓性の担持体
28とを、絶縁された導体を含む基板12の合成材料層
と共に1つのユニットとして設計することが可能であり
、このユニットによって、チップ13の一方の側の領域
を他の側の領域に接続することが出来る。
ート21乃至24と、連結素子29と、可撓性の担持体
28とを、絶縁された導体を含む基板12の合成材料層
と共に1つのユニットとして設計することが可能であり
、このユニットによって、チップ13の一方の側の領域
を他の側の領域に接続することが出来る。
図示された実施例において、ビン・プレート21乃至2
4は、三角形にされた同一のデザインであり、その面積
の合計は、基板12の面積にほぼ対応している。これを
換言すれば、三角形のピンプレートが組立てられると、
基板12の面積に相当する正方形を形成すると言うこと
である。ビン・プレートと基板12との間の機械的及び
電気的接続は、フラット・ケーブルによって図示の実施
例に示した通りである。勿論、このフラット・ケーブル
に代えて、電気的に導電性を持ち、機械的に可撓性を持
つ他の接続体を使用することが出来る。
4は、三角形にされた同一のデザインであり、その面積
の合計は、基板12の面積にほぼ対応している。これを
換言すれば、三角形のピンプレートが組立てられると、
基板12の面積に相当する正方形を形成すると言うこと
である。ビン・プレートと基板12との間の機械的及び
電気的接続は、フラット・ケーブルによって図示の実施
例に示した通りである。勿論、このフラット・ケーブル
に代えて、電気的に導電性を持ち、機械的に可撓性を持
つ他の接続体を使用することが出来る。
第1図及び第2図の右側に示したような折り畳まれてい
ない初期状態において、モジュール11は、その個々の
素子で構成されているか、またはモジュールの素子が夫
々装着されている。この初期状態において、ビン・プレ
ート21乃至24は、基板12の面とほぼ同一平面にあ
る。
ない初期状態において、モジュール11は、その個々の
素子で構成されているか、またはモジュールの素子が夫
々装着されている。この初期状態において、ビン・プレ
ート21乃至24は、基板12の面とほぼ同一平面にあ
る。
第1図を参照すると、引張り外力抵抗フレーム30が与
えられていることが示されており、フレーム30の各独
立した脚部31乃至34は、上部パー36と、下部パー
37とを含んでおり、上部パー36と下部パー37との
間には、コネクタ素子が挟み付けられいる。引張り外力
抵抗フレーム30は、基板12の周囲で僅かな間隔を明
けて配列されている。
えられていることが示されており、フレーム30の各独
立した脚部31乃至34は、上部パー36と、下部パー
37とを含んでおり、上部パー36と下部パー37との
間には、コネクタ素子が挟み付けられいる。引張り外力
抵抗フレーム30は、基板12の周囲で僅かな間隔を明
けて配列されている。
第2図は、他の2つの素子38及び39を示しているが
、この第2図に示した実施例のモジュールを形成する動
作を説明すると第2図の右側に示されているような折り
畳まれていないモジュール11の初期状態から、第2図
の左側に示されているようなモジュールの最終状態に、
モジュール11が変化するように、ビン・プレート21
乃至24は、第1図の状態では基板12の上側に、ある
いは、第2図の状態では基板12の下側に(矢印Aに示
されたように)折り畳まれる。
、この第2図に示した実施例のモジュールを形成する動
作を説明すると第2図の右側に示されているような折り
畳まれていないモジュール11の初期状態から、第2図
の左側に示されているようなモジュールの最終状態に、
モジュール11が変化するように、ビン・プレート21
乃至24は、第1図の状態では基板12の上側に、ある
いは、第2図の状態では基板12の下側に(矢印Aに示
されたように)折り畳まれる。
素子38は、1つ以上の部分からなる四角形、または三
角形の板体41で構成されている。その外側部分42に
おいて、板体41は、引張り外力抵抗フレーム30の夫
々の脚部31乃至34の下部37と嵌合する溝部43を
持っている。更に、板体41は、引張り外力抵抗フレー
ム30が、板体41に位置付けられた時、基板12上に
配列されたチップ13を受は入れる、放射方向で内側に
ある境界部分42から延びる窪み部分44を含んでおり
、組立完了時において、この窪み部は、基板12によっ
て被われる。窪み部44及び溝43とは対向する板体の
他の面上に、ビン・プレート21乃至24の裏面から僅
かに突出しているコネクタ・ピン26の端部47を受は
入れる複数個の凹部46が示されている。
角形の板体41で構成されている。その外側部分42に
おいて、板体41は、引張り外力抵抗フレーム30の夫
々の脚部31乃至34の下部37と嵌合する溝部43を
持っている。更に、板体41は、引張り外力抵抗フレー
ム30が、板体41に位置付けられた時、基板12上に
配列されたチップ13を受は入れる、放射方向で内側に
ある境界部分42から延びる窪み部分44を含んでおり
、組立完了時において、この窪み部は、基板12によっ
て被われる。窪み部44及び溝43とは対向する板体の
他の面上に、ビン・プレート21乃至24の裏面から僅
かに突出しているコネクタ・ピン26の端部47を受は
入れる複数個の凹部46が示されている。
ビン・プレート21乃至24から突出しており、コネク
タ・ピン26の両端部47及び48の間に設けられた環
試のリム49を持つコネクタ・ピン26の端部48は、
ビン・プレートを通って裏面に出る端部47よりも遥か
に長い、これらのコネクタ・ピンの内の1本であって、
各ビン・プレート21乃至24の隅部に配列されるのが
望ましいコネクタ・ピン26′は、ビン・プレートの裏
面側に長い端部47′を有しており、この端部47′は
、ビン・プレート21乃至24の折り畳まれた最終状態
において、板体41の小さな直径の通し孔から突出され
る。ビンの端部47′の直径と通し孔の直径との関係は
、挿抜可能な差込み型の装着が出来るような寸法関係に
されている。このようにして、各ビン・プレート21乃
至24は、板体41と挿抜可能状態で固定することが出
来、ビン・プレート21乃至24の裏面は、板体41の
下面に対して直接に装着することが出来る。
タ・ピン26の両端部47及び48の間に設けられた環
試のリム49を持つコネクタ・ピン26の端部48は、
ビン・プレートを通って裏面に出る端部47よりも遥か
に長い、これらのコネクタ・ピンの内の1本であって、
各ビン・プレート21乃至24の隅部に配列されるのが
望ましいコネクタ・ピン26′は、ビン・プレートの裏
面側に長い端部47′を有しており、この端部47′は
、ビン・プレート21乃至24の折り畳まれた最終状態
において、板体41の小さな直径の通し孔から突出され
る。ビンの端部47′の直径と通し孔の直径との関係は
、挿抜可能な差込み型の装着が出来るような寸法関係に
されている。このようにして、各ビン・プレート21乃
至24は、板体41と挿抜可能状態で固定することが出
来、ビン・プレート21乃至24の裏面は、板体41の
下面に対して直接に装着することが出来る。
板体41は、ビン・プレート21乃至24の位置付は手
段として使用され、すべてのビン26が相互に関して正
しく直線的な間隔で配列され、これにより、モジュール
11が次のパッケージ、例えばカードにより受は入れら
れることができるのを保証する。
段として使用され、すべてのビン26が相互に関して正
しく直線的な間隔で配列され、これにより、モジュール
11が次のパッケージ、例えばカードにより受は入れら
れることができるのを保証する。
第2図の左側に示したように、ビン・プレート21乃至
24と基板12との間の連結素子29の長さは、ビン・
プレート21乃至24が、板体38の囲りで基板12の
下側に折り曲げられて、板体38の4つの周辺部分すべ
てを取り囲める長さなので、基板12の下で、コネクタ
・ピン26は、基板12上のチップ13の受は入れ表面
として使用される表面にほぼ対応する面に配列される。
24と基板12との間の連結素子29の長さは、ビン・
プレート21乃至24が、板体38の囲りで基板12の
下側に折り曲げられて、板体38の4つの周辺部分すべ
てを取り囲める長さなので、基板12の下で、コネクタ
・ピン26は、基板12上のチップ13の受は入れ表面
として使用される表面にほぼ対応する面に配列される。
素子39は、冷却素子であり、その内部表面51は、引
張り外力抵抗フレーム30と、板体38と、基板12と
に当接し、そして、冷却素子39を取り巻く保護壁52
は、コネクタ素子29を被っている0図示していないが
、冷却素子39は、素子38に固定されている。外側の
冷却フィン53を持つ冷却素子39は、一体的に作られ
ている。
張り外力抵抗フレーム30と、板体38と、基板12と
に当接し、そして、冷却素子39を取り巻く保護壁52
は、コネクタ素子29を被っている0図示していないが
、冷却素子39は、素子38に固定されている。外側の
冷却フィン53を持つ冷却素子39は、一体的に作られ
ている。
この構造は、可撓性コネクタ素子29が引張られるのを
防止し、そして、基板12に機械的外力が加わるのを防
止する。上述の理由のために、冷却素子39は、基板1
2に対向する面が基板12の領域の形と一致するような
部品を含む幾つかの部分品で構成してもよい。
防止し、そして、基板12に機械的外力が加わるのを防
止する。上述の理由のために、冷却素子39は、基板1
2に対向する面が基板12の領域の形と一致するような
部品を含む幾つかの部分品で構成してもよい。
板体41、またはコネクタ・ピン26は、冷却素子とし
て使用することも出来る。
て使用することも出来る。
更に、ビン・プレート21乃至24は、モジュール11
から外方に常に突出している長いビンの端部48を第2
図に従って、上方に折り曲げることが出来る。
から外方に常に突出している長いビンの端部48を第2
図に従って、上方に折り曲げることが出来る。
図示の実施例において、基板12は四角形として説明さ
れているが、基板12は、他の任意の多角形にすること
が出来るのは自明である。ビン・プレート21乃至24
を形成するために、多角形の基板の表面は、任意の数の
別々の多角形(角部の数がより少ない)に分割すること
が出来、これらの多角形は、組み合わされた時、即ち最
終的に折り畳まれた状態で、基板12の所定の多角形を
形成するように相互に補充し合う、基板12の周辺部分
は、直線で構成されていることが望ましいが、若し、異
なった寸法が必要ならば、基板12は、矩形の関連ビン
・プレートを持ってもよい。
れているが、基板12は、他の任意の多角形にすること
が出来るのは自明である。ビン・プレート21乃至24
を形成するために、多角形の基板の表面は、任意の数の
別々の多角形(角部の数がより少ない)に分割すること
が出来、これらの多角形は、組み合わされた時、即ち最
終的に折り畳まれた状態で、基板12の所定の多角形を
形成するように相互に補充し合う、基板12の周辺部分
は、直線で構成されていることが望ましいが、若し、異
なった寸法が必要ならば、基板12は、矩形の関連ビン
・プレートを持ってもよい。
F0発明の効果
本発明は、半導体モジュールを実質的に1つのレベルで
製造することが出来、性能が同じ従来のモジュールと比
較して、遥かに小型のモジュールを与えることが出来、
加えて、モジュールを壊すことなく修理をすることが出
来る。
製造することが出来、性能が同じ従来のモジュールと比
較して、遥かに小型のモジュールを与えることが出来、
加えて、モジュールを壊すことなく修理をすることが出
来る。
第1図は本発明に従って製造された直後の、折り畳まれ
ていない初期状態にあるモジュールの実施例の底面図、
第2図は、機械的に関連する2つの素子を示すと同時に
、第1図の線II −IIに沿って切断されたモジュー
ルの断面図であって、右側は折り畳まれていない初期状
態を示し、左側は折り畳まれたモジュールの最終状態を
示すモジュールの断面図である。 11・・・・モジュール、12・・・・基板、13・・
・・チップ、21乃至24・・・・ビン・プレート、2
6・・・・コネクタ・ピン、27・・・・電気導体、2
8・・・・可撓性の担持体、29・・・・連結素子、3
0・・・・引張り外力抵抗フレーム、41・・・・板体
、39・・・・冷却素子。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 復代理人 弁理士 篠 1) 文 雄
ていない初期状態にあるモジュールの実施例の底面図、
第2図は、機械的に関連する2つの素子を示すと同時に
、第1図の線II −IIに沿って切断されたモジュー
ルの断面図であって、右側は折り畳まれていない初期状
態を示し、左側は折り畳まれたモジュールの最終状態を
示すモジュールの断面図である。 11・・・・モジュール、12・・・・基板、13・・
・・チップ、21乃至24・・・・ビン・プレート、2
6・・・・コネクタ・ピン、27・・・・電気導体、2
8・・・・可撓性の担持体、29・・・・連結素子、3
0・・・・引張り外力抵抗フレーム、41・・・・板体
、39・・・・冷却素子。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 復代理人 弁理士 篠 1) 文 雄
Claims (2)
- (1)複数個の回路チップ(13)を載置する表面を有
する多角形の基板(12)と、 夫々複数個のコネクタ・ピン(26)が設けられた複数
枚のピンプレート(21〜24)と、上記多角形の基板
の外周に配置した上記ピンプレートを、夫々基板の表面
に対して実質的な同一平面となるように連結し且つ上記
ピンプレートを上記基板の上側又は下側に折り畳みうる
ようにするために、可撓性の材料で形成した連結素子(
29)と、 上記可撓性の材料で形成した連結素子に担持されて、上
記回路チップの端子を上記各コネクタ・ピンへ電気的に
接続する複数本の導体(27)と、を備えた電子パッケ
ージ。 - (2)上記複数枚のピンプレートを上記基板上に折り畳
んだとき相互の位置関係を規制するため、上記基板と上
記折り畳んだピンプレートとの間に挿入される素子であ
つて、上記ピンプレートの特定部材(47′)に嵌合し
て挿抜式連結状態を与える部分(46′)を有する板体
(41)を備えた、請求項第(1)項記載の電子パッケ
ージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3824654.6 | 1988-07-20 | ||
DE3824654A DE3824654A1 (de) | 1988-07-20 | 1988-07-20 | Elektronische baueinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0246755A true JPH0246755A (ja) | 1990-02-16 |
JPH0638463B2 JPH0638463B2 (ja) | 1994-05-18 |
Family
ID=6359158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1155971A Expired - Lifetime JPH0638463B2 (ja) | 1988-07-20 | 1989-06-20 | 電子パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4996585A (ja) |
EP (1) | EP0351531A2 (ja) |
JP (1) | JPH0638463B2 (ja) |
DE (1) | DE3824654A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6074010A (en) * | 1997-02-25 | 2000-06-13 | Aisin Seiki Kabushiki Kaisha | Headrest apparatus for vehicle seat |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136327A (ja) * | 1991-11-12 | 1993-06-01 | Toshiba Corp | 半導体パツケージ |
US5198965A (en) * | 1991-12-18 | 1993-03-30 | International Business Machines Corporation | Free form packaging of specific functions within a computer system |
JP3308337B2 (ja) * | 1992-04-02 | 2002-07-29 | ヒューレット・パッカード・カンパニー | インクジェット・プリンタ用プリントヘッド,インクジェット・プリンタ用プリントヘッドの形成方法及び部品組立方法 |
DE4217597C2 (de) * | 1992-05-27 | 1994-09-08 | Siemens Nixdorf Inf Syst | Einbausystem für auf Leiterplatten montierte hochintegrierte gehäuselose Bausteine |
US5278724A (en) * | 1992-07-06 | 1994-01-11 | International Business Machines Corporation | Electronic package and method of making same |
US5760333A (en) * | 1992-08-06 | 1998-06-02 | Pfu Limited | Heat-generating element cooling device |
US5479319A (en) * | 1992-12-30 | 1995-12-26 | Interconnect Systems, Inc. | Multi-level assemblies for interconnecting integrated circuits |
US5481436A (en) * | 1992-12-30 | 1996-01-02 | Interconnect Systems, Inc. | Multi-level assemblies and methods for interconnecting integrated circuits |
FI962816A (fi) * | 1996-07-11 | 1998-01-12 | Nokia Mobile Phones Ltd | Mikropiirimodulien kotelorakenne |
WO2009055069A2 (en) * | 2007-10-25 | 2009-04-30 | Chipstack Inc. | Multiple package module using a rigid flex printed circuit board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877064A (en) * | 1974-02-22 | 1975-04-08 | Amp Inc | Device for connecting leadless integrated circuit packages to a printed-circuit board |
US4126882A (en) * | 1976-08-02 | 1978-11-21 | Texas Instruments Incorporated | Package for multielement electro-optical devices |
US4377854A (en) * | 1979-06-25 | 1983-03-22 | International Business Machines Corporation | Substrate for magnetic domain device |
US4420877A (en) * | 1981-03-19 | 1983-12-20 | Mckenzie Jr Joseph A | Self-masking socket pin carrier for printed circuit boards |
JPH0777247B2 (ja) * | 1986-09-17 | 1995-08-16 | 富士通株式会社 | 半導体装置の製造方法 |
US4916523A (en) * | 1988-09-19 | 1990-04-10 | Advanced Micro Devices, Inc. | Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond |
-
1988
- 1988-07-20 DE DE3824654A patent/DE3824654A1/de not_active Withdrawn
-
1989
- 1989-06-06 EP EP89110182A patent/EP0351531A2/de not_active Withdrawn
- 1989-06-20 JP JP1155971A patent/JPH0638463B2/ja not_active Expired - Lifetime
- 1989-07-18 US US07/381,334 patent/US4996585A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6074010A (en) * | 1997-02-25 | 2000-06-13 | Aisin Seiki Kabushiki Kaisha | Headrest apparatus for vehicle seat |
Also Published As
Publication number | Publication date |
---|---|
US4996585A (en) | 1991-02-26 |
DE3824654A1 (de) | 1990-02-01 |
JPH0638463B2 (ja) | 1994-05-18 |
EP0351531A2 (de) | 1990-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0074816B1 (en) | High terminal count integrated circuit device package | |
US5014161A (en) | System for detachably mounting semiconductors on conductor substrate | |
US4772936A (en) | Pretestable double-sided tab design | |
US6020745A (en) | Method of batch testing surface mount devices using a substrate edge connector | |
US7550842B2 (en) | Integrated circuit assembly | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
US7737545B2 (en) | Multi-surface IC packaging structures and methods for their manufacture | |
US5513076A (en) | Multi-level assemblies for interconnecting integrated circuits | |
KR100843202B1 (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
KR100276165B1 (ko) | 고성능집적회로패키지 | |
US20040188820A1 (en) | Packaged microelectronic devices and methods for assembling microelectronic devices | |
CN1427982B (zh) | 智能卡 | |
US20040038449A1 (en) | Stacked microelectronic dies and methods for stacking microelectronic dies | |
JPH10185947A (ja) | プローブ・アダプタ | |
EP0818822B1 (en) | Package structure for multichip modules | |
JPH05175284A (ja) | 電子部品パッケージ | |
EP0245179B1 (en) | System for detachably mounting semiconductors on conductor substrate. | |
JPH0246755A (ja) | 電子パッケージ | |
US5414372A (en) | Reusable test apparatus for integrated circuit chips | |
US5324985A (en) | Packaged semiconductor device | |
JPH1056104A (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
CN101105516A (zh) | 用于测试半导体封装的装置和方法 | |
WO1999054932A1 (en) | Leadless array package | |
KR100519657B1 (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
US6803666B2 (en) | Semiconductor chip mounting substrate and semiconductor device using the same |