CN101105516A - 用于测试半导体封装的装置和方法 - Google Patents

用于测试半导体封装的装置和方法 Download PDF

Info

Publication number
CN101105516A
CN101105516A CNA2007101362705A CN200710136270A CN101105516A CN 101105516 A CN101105516 A CN 101105516A CN A2007101362705 A CNA2007101362705 A CN A2007101362705A CN 200710136270 A CN200710136270 A CN 200710136270A CN 101105516 A CN101105516 A CN 101105516A
Authority
CN
China
Prior art keywords
rubber parts
contact jaw
guide
outside contact
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101362705A
Other languages
English (en)
Inventor
宋允圭
张宇镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101105516A publication Critical patent/CN101105516A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Connecting Device With Holders (AREA)

Abstract

一种用于测试半导体封装的测试座，所述测试座包括两个或更多的橡胶件。每个橡胶件包括芯片－封装接触部分和电线，芯片－封装接触部分被构造为与放置在橡胶件上的芯片封装电连接，电线被构造为与芯片－封装接触部分电连接并包括外部接触端，外部接触端被构造为与外部电连接部分电连接。测试座还包括：两个或更多的导向件，被构造为在其中容纳所述芯片封装，两个或更多的导向件，包括具有外部接触端的电线，电线的外部接触端被构造为与外部电连接部分电连接；测试座框架，被构造为容纳两个或更多的橡胶件和两个或更多的导向件，其中，橡胶件在数量上与导向件对应，橡胶件和导向件交替地层叠，使得在测试座框架的容纳空间中，一个橡胶件位于最下部。

Description

用于测试半导体封装的装置和方法
本申请要求于2006年7月13日在韩国知识产权局提交的第10-2006-0065874号韩国专利申请的优先权，该申请的公开通过引用完全包含于此。
技术领域
本公开总体上涉及半导体封装，更具体地讲，涉及用于测试半导体封装的装置和方法。
背景技术
半导体制造涉及很多步骤。例如，首先设计电路，然后选择实现电路的工艺，最终利用选择的工艺在晶圆上制造电路。另外，在制造半导体芯片后，测试晶圆来识别潜在的缺陷。然后纠正缺陷。纠正缺陷后，如果要形成单层半导体封装，则创建该封装。可选择地，如果要形成多芯片封装，则可反复执行上述工艺来获得期望的半导体封装。
近年来，为了提高半导体器件的集成密度，正开始更多地使用多芯片封装。基本上，在多芯片封装中，多个半导体晶圆以一个在另一个顶部的方式层叠并被容纳在同一封装中。现在，由于每个仅包括一个芯片的多个半导体封装可以被包括多个芯片的一个多芯片封装替代，所以这种设计有助于减小利用半导体芯片的器件的尺寸。然而，如果半导体芯片以一个在另一个顶部的方式层叠，则会出现这样的问题，例如，器件之间的电磁干扰。因此，以一个在另一个顶部的方式层叠若干个单层半导体封装比以一个在另一个顶部的方式层叠半导体芯片更为有益。
尽管已经开始更多地制造多芯片封装，但是大部分用于测试半导体封装的系统被设计为仅测试单层半导体封装。例如，图1A是示出传统的测试座(socket)110的侧面剖视图，该测试座110测试单层半导体封装。测试座110包括盖110a和测试座框架(socket frame)110b。另外，橡胶件(rubber)130位于测试座框架110b的下部，导向件120位于橡胶件130上。芯片封装140位于导向件120中。
为了测试芯片封装140，打开图1A中测试座110的盖110a，将导向件120安装在测试座110的内部，然后将芯片封装140放入导向件120内的芯片封装容纳空间中(见图1B)。然后，将盖110a盖上，通过测试台101来执行若干次的电和/或物理测试。测试台101电连接到芯片封装140。具体地讲，测试台101通过橡胶件130连接到芯片封装140。
橡胶件130支撑容纳在导向件120中的芯片封装140，并用作芯片封装140和下面的测试台101之间的用于在它们之间电连接的接口(interface)。即，如图1A所示，芯片封装140通过橡胶电线134与测试台101电连接。这些橡胶电线134可从测试台101接收电信号并向测试台101发送电信号。例如，当芯片封装是球栅阵列(BGA)封装时，橡胶件130可包括其上的突点(pop-up)132(见图3)，以在测试台101和芯片封装140之间提供电接触。
参照图2，导向件120被构造为容纳芯片封装140并具有大小与芯片封装140的大小对应的内部容纳空间。另外，测试座110的盖110a密封内部容纳空间，从而确保测试结果的可靠性。具体地讲，如图1A所示，支座(holder)112形成在盖110a的中心，用于挤压并固定芯片封装。支座112还可包括在其中心部分的中空部分114，用于耐热/冷测试。
采用这种传统的测试座，也能够测试具有在一个封装中层叠若干个半导体器件的结构的多芯片半导体封装。然而，不能测试若干个以一个在另一个顶部的方式层叠的单层半导体封装。因此，需要一种可以用于同时测试若干个单层半导体封装的测试座。
本公开提出了一种用于测试层叠的单层半导体封装的装置和方法。
发明内容
本公开的一方面包括一种用于测试半导体封装的测试座。所述测试座包括两个或两个以上的橡胶件。每个橡胶件包括芯片-封装接触部分和电线，所述芯片-封装接触部分被构造为与放置在所述橡胶件上的芯片封装电连接，所述电线被构造为与所述芯片-封装接触部分电连接并包括外部接触端，所述外部接触端被构造为与外部电连接部分电连接。所述测试座还包括：两个或两个以上的导向件，被构造为在其中容纳所述芯片封装，所述两个或两个以上的导向件包括具有外部接触端的电线，所述电线的外部接触端被构造为与外部电连接部分电连接；和测试座框架，被构造为容纳所述两个或两个以上的橡胶件和所述两个或两个以上的导向件，其中，所述橡胶件在数量上与所述导向件对应，所述橡胶件和所述导向件交替地层叠，使得在所述测试座框架的容纳空间中，一个橡胶件位于最下部。
本公开的另一方面包括一种测试封装的测试座中的橡胶件。所述橡胶件包括：芯片-封装接触部分，被构造为与放置在所述橡胶件上的芯片封装电连接；电线，被构造为与所述芯片-封装接触部分电连接并具有外部接触端，所述外部接触端被构造为与外部电连接部分电连接。
本公开的又一方面包括一种被构造为容纳芯片封装的导向件。所述导向件包括具有外部接触端的电线，所述电线的外部接触端被构造为与外部电连接部分电连接。
本公开的另一方面包括一种用于测试半导体封装的方法。所述方法包括：在测试台上交替地层叠两个或两个以上的橡胶件以及两个或两个以上的导向件，用于容纳并测试芯片封装，其中：每个橡胶件包括芯片-封装接触部分和电线，所述芯片-封装接触部分被构造为与放置在所述橡胶件上的芯片封装电连接，所述电线被构造为与所述芯片-封装接触部分电连接并具有外部接触端，所述外部接触端被构造为与外部电线电连接；每个导向件包括电线，所述电线包括被构造为与外部电连接部分电连接的外部接触端。
附图说明
通过参照附图对本公开的示例性实施例进行详细的描述，本公开的以上和其它特征将会变得更清楚，在附图中：
图1A和图1B分别是用于测试封装的传统测试座的剖视图和透视图；
图2是示出在图1中的用于测试封装的传统测试座中使用的导向件的透视图；
图3是示出在图1中的用于测试封装的传统测试座中使用的橡胶件的透视图；
图4是示出根据公开的示例性实施例的用于测试封装的测试座的侧面剖视图；
图5A和图5B分别是根据公开的示例性实施例的用于测试封装的测试座的导向件的透视图和侧面剖视图；
图6A和图6B分别是根据公开的示例性实施例的用于测试封装的测试座的橡胶件的透视图和侧面剖视图；
图7和图8是根据可选的公开的示例性实施例的用于测试封装的测试座的侧面剖视图。
具体实施方式
以下，将参照附图更充分地描述本公开，在附图中示出了本公开的示例性实施例。然而，本公开可以以多种不同的形式实施，而不应该被理解为限于在此提出的实施例。相反，提供这些实施例是为了使本公开将是彻底和完全的，并将本发明的范围充分地传达给本领域的技术人员。在整个说明书中，相同的标号表示相同的元件。另外，以示意性的方式绘出了附图中的各种元件和区域。因此，本公开不受附图的相对尺寸和间隔的限制。
图4是示出根据公开的示例性实施例的用于测试半导体封装的测试座210的侧面剖视图。通常，被测试的封装包括一个在另一个上互相层叠的多个单层封装。在示例性实施例中，封装测试的测试座210包括盖210a和测试座框架210b。另外，测试座框架210b具有容纳组件的内部空间，所述组件可被用于测试封装。例如，这些组件可包括橡胶件230和导向件220。而且，在示例性实施例中，将两个或两个以上的橡胶件230以及两个或两个以上的导向件220交替地层叠在测试座框架210b的内部空间中。
在示例性实施例中，将需要被测试的芯片封装240放置在橡胶件230上。橡胶件230包括芯片-封装接触部分232，如图6A和图6B所示，所述芯片-封装接触部分232可与芯片封装240电连接。具体地讲，可使芯片-封装接触部分232与形成在芯片封装240底部上的接触端242(如焊球)电接触。
橡胶件230还包括电线234。通常，这些电线234与芯片-封装接触部分232电连接。另外，这些电线234具有外部接触端236，所述外部接触端236与外部电线电连接。在示例性实施例中，橡胶件230的电线234可由导电材料形成，橡胶件230的其它部分可由非导电材料形成。
橡胶件230的每条电线234可包括暴露于橡胶件230的上表面的外部接触端236和暴露于橡胶件230的下表面的外部接触端236。另外，暴露于橡胶件230的上表面的外部接触端236与暴露于位于橡胶件230上的导向件220的下表面的外部接触端连接。另外，暴露于橡胶件230的下表面的外部接触端236可与暴露于下面的导向件220的上表面的外部接触端连接。
具体地讲，在每条电线234中，暴露于橡胶件230的上表面的外部接触端236可在垂直于橡胶件230的上表面的方向上与暴露于橡胶件230的下表面的外部接触端236连接。另外，电线可延伸到芯片-封装接触部分232。例如，电线234可平行于橡胶件230的上表面从芯片-封装接触部分232的下部竖直地向橡胶件230的表面延伸，使得外部接触端236与芯片-封装接触部分232连接。
参照图6B，如果芯片封装240是球栅阵列(BGA)封装，则芯片-封装接触部分232可包括突点232a。突点232a通常形成在芯片-封装接触部分232上，便于与芯片封装240接触。
如图6A所示，橡胶件230包括与芯片-封装接触部分232和位于橡胶件230上方和/或下方的导向件220电连接的外部接触端236。由于芯片封装240可为不同的尺寸，所以可以以正交晶格(rhombic 1attice)的形式布置芯片-封装接触部分232，但是并不限于此。另外，外部接触端236可以以不同的形状布置，并形成为对应于芯片-封装接触部分232的布置，因此，外部接触端236不限于图6A中的布置。然而，暴露于最下面的橡胶件230的下表面的外部接触端236必须按照将其与测试台101电连接的方式布置。
参照图5A和图5B，导向件220包括容纳芯片封装240的内部空间。具体地讲，导向件用来水平地容纳芯片封装240。因此，可根据芯片封装240的尺寸来改变用于容纳芯片封装240的空间。
导向件220还包括具有外部接触端224的电线221，外部接触端224可与外部电线电连接。另外，在示例性实施例中，导向件220的电线221可由导电材料形成，导向件220的其它部分可由非导电材料形成。
导向件220中的每条电线221可包括暴露于导向件220的上表面的外部接触端和暴露于导向件220的下表面的外部接触端。暴露于导向件220的上表面的外部接触端可在垂直于导向件的上表面的方向上与暴露于导向件的下表面的外部接触端连接。
导向件220的高度可大于或等于容纳在其中的芯片封装240的高度。可选择地，当在位于导向件220下方的橡胶件230的芯片-封装接触部分232上形成突点232a时，导向件220的高度可大于或等于芯片封装240的高度加上突点232a的高度。
如上所述，在示例性实施例中，在测试座框架210b的内部空间中交替地层叠了两个或两个以上的橡胶件230和两个或两个以上的导向件220。另外，最下面的橡胶件230位于内部空间的最下部，最上面的导向件220位于内部空间的最上部。
参照图4，支座212可位于最上面的导向件220的上方。另外，支座212可被构造为通过将芯片封装240压向测试台101来保持容纳在最上面的导向件220中的芯片封装240。在示例性实施例中，支座可以以其作为盖210a的整个部分的形式形成。例如，可将支座与盖210a一起模制形成。可选择地，如图4所示，盖210a可通过铰链结构与测试座框架210b结合。然而，本领域的技术人员应该理解，本公开的范围不限于盖210a和支座212的上述构造。即，在不脱离本公开的范围的情况下，可使用支座212和盖210a的任何其它构造来保持芯片封装240。另外，尽管已经结合如图4、图5A、图5B、图6A和图6B所示的其中层叠了两个芯片封装的封装测试座描述了示例性实施例，但是在不脱离本公开的范围的情况下，也可以在公开的测试座中层叠三个或三个以上的芯片封装。
现在，将参照图7来描述可选择的示例性实施例。参照图7，电线被如下构造。最下面的橡胶件330的芯片-封装接触部分与外部接触端连接。这个外部接触端在垂直于橡胶件330的上表面的方向上暴露于橡胶件330的下表面。电线从芯片-封装接触部分和暴露于橡胶件330的下表面的外部接触端之间的电线连接部分延伸到暴露于橡胶件330的上表面的外部接触端的下部。另外，电线在垂直于橡胶件330的上表面的方向上从暴露于橡胶件330的上表面的外部接触端的下部延伸，从而电线与暴露于橡胶件330的上表面的外部接触端连接。
在示例性实施例中公开的橡胶件与传统橡胶件之间的比较显示出根据公开的示例性实施例的橡胶件的芯片-封装接触部分可具有大于传统橡胶件的芯片-封装接触部分的间隔的间隔。在这种情况下，橡胶件可不与下面的测试台101匹配，这样会需要改变测试台101的设计。然而，通过设计根据公开的示例性实施例的最下面的橡胶件的电线，在不改变设计的情况下可使用已经存在的测试台101。
现在将参照图8来描述可选择的示例性实施例，参照图8，除了最下面的橡胶件之外橡胶件230a的每个还可包括橡胶支座250，橡胶支座250面向下面的芯片封装。
如果橡胶件230a不包括橡胶支座250，则通过支座212向下施加的压力不会很好地传递到下面的芯片封装240。在位于橡胶件230下面的导向件220没有与容纳在导向件220中的芯片封装240的高度准确地对应时的情况下，这种现象会尤其明显。
橡胶支座250可为橡胶件230的一部分，并被放置得面向下面的芯片封装240。由于橡胶件230a没有像如前所述地位于最下面的部分，所以导向件220和容纳在导向件220中的芯片封装240位于橡胶件230a的下面。如上所述，导向件220包括用于容纳芯片封装240的空间。芯片封装240容纳在该空间中，在这种情况下，橡胶支座250位于橡胶件230a的与该空间对应的部分上。
有益的是，橡胶支座250由可柔性地适应导向件220和芯片封装240之间的高度偏差的弹性材料形成。例如，弹性材料为橡胶材料、弹性聚合物材料等，只要使用的材料具有弹性，并不具体地限制于这些材料。
橡胶支座250可具有等于或大于下面的导向件和容纳在该导向件中的芯片封装之间的高度差的高度。更具体地讲，橡胶支座250可具有这样的高度，该高度为在支座212向下压时产生的力的作用下可被压下去的高度的差。
可选择的示例性实施例公开了一种封装测试方法，该方法通过改为测试层叠的单层半导体封装可提供与在多芯片半导体封装的测试中产生的结果相同的结果。
测试封装的方法包括在测试台上交替地层叠两个或两个以上的用于测试座的橡胶件、两个或两个以上的用于测试座的导向件以及容纳在其中的芯片封装。每个橡胶件包括芯片-封装接触部分，所述芯片-封装接触部分与放置在橡胶件上的芯片封装电连接。每个橡胶件还包括电线，所述电线与芯片-封装接触部分电连接并具有可与外部电线电连接的外部接触端。另外，每个导向件还包括具有外部接触端的电线，该外部接触端可与外部电线电连接。
通过使用公开的封装测试座，利用彼此层叠的单芯片半导体封装可以获得多芯片半导体封装的测试结果，而不需要制造用于测试目的的多芯片半导体封装。
尽管已经参照本公开的示例性实施例具体地示出和描述了本公开，但是本领域的普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可在形式和细节上做出各种改变。

Claims (19)

1.一种用于测试半导体封装的测试座，包括：
两个或两个以上的橡胶件，每个橡胶件包括芯片-封装接触部分和电线，所述芯片-封装接触部分被构造为与放置在所述橡胶件上的芯片封装电连接，所述电线被构造为与所述芯片-封装接触部分电连接并包括外部接触端，所述外部接触端被构造为与外部电连接部分电连接；
两个或两个以上的导向件，被构造为在其中容纳所述芯片封装，所述两个或两个以上的导向件包括具有外部接触端的电线，所述电线的外部接触端被构造为与外部电连接部分电连接；
测试座框架，被构造为容纳所述两个或两个以上的橡胶件和所述两个或两个以上的导向件，其中，所述橡胶件在数量上与所述导向件对应，所述橡胶件和所述导向件交替地层叠，使得在所述测试座框架的容纳空间中，一个橡胶件位于最下部。
2.根据权利要求1所述的测试座，还包括位于最上面的导向件上方的支座，所述支座被构造为通过将所述芯片封装压向测试台来保持容纳在所述导向件中的所述芯片封装。
3.根据权利要求1所述的测试座，其中，所述橡胶件的每条电线包括暴露于所述橡胶件的上表面的外部接触端和暴露于所述橡胶件的下表面的外部接触端。
4.根据权利要求3所述的测试座，其中，所述导向件的每条电线包括暴露于所述导向件的上表面的外部接触端和暴露于所述导向件的下表面的外部接触端。
5.根据权利要求4所述的测试座，其中，当所述橡胶件和所述导向件被容纳在所述测试座框架中时，所述暴露于所述导向件的下表面的外部接触端与所述暴露于所述橡胶件的上表面的外部接触端电连接。
6.根据权利要求4所述的测试座，其中，当所述橡胶件和所述导向件被容纳在所述测试座框架中时，所述暴露于所述导向件的上表面的外部接触端与所述暴露于所述橡胶件的下表面的外部接触端电连接。
7.根据权利要求1所述的测试座，其中，暴露于所述最下面的橡胶件的下表面的外部接触端与测试台电连接。
8.一种测试封装的测试座中的橡胶件，所述橡胶件包括：
芯片-封装接触部分，被构造为与放置在所述橡胶件上的芯片封装电连接；
电线，被构造为与所述芯片-封装接触部分电连接并具有外部接触端，所述外部接触端被构造为与外部电连接部分电连接。
9.根据权利要求8所述的橡胶件，其中，所述橡胶件的每条电线包括暴露于所述橡胶件的上表面的外部接触端和暴露于所述橡胶件的下表面的外部接触端。
10.根据权利要求9所述的橡胶件，其中，所述暴露于所述橡胶件的上表面的外部接触端与所述暴露于所述橡胶件的下表面的外部接触端连接，每条电线在平行于所述橡胶件的上表面的方向上延伸到所述芯片-封装接触部分的下部，然后从所述芯片-封装接触部分的下部竖直地向所述橡胶件的表面延伸，从而每条电线与所述芯片-封装接触部分连接。
11.根据权利要求9所述的橡胶件，其中，所述橡胶件的芯片-封装接触部分与所述暴露于所述橡胶件的下表面的外部接触端连接，所述电线从连接所述芯片-封装接触部分和所述暴露于所述橡胶件的下表面的外部接触端的电线延伸到所述暴露于所述橡胶件的上表面的外部接触端的下部，然后从所述的暴露于所述橡胶件的上表面的外部接触端的下部竖直地向所述橡胶件的上表面延伸，从而所述电线与所述暴露于所述橡胶件的上表面的外部接触端连接。
12.根据权利要求8所述的橡胶件，其中，所述橡胶件的电线由导电材料制成，所述橡胶件的其它部分由非导电材料制成。
13.根据权利要求8所述的橡胶件，其中，所述橡胶件还包括位于下面的芯片封装上方的橡胶支座。
14.一种导向件，所述导向件被构造为容纳芯片封装，所述导向件包括具有外部接触端的电线，所述电线的外部接触端被构造为与外部电连接部分电连接。
15.根据权利要求14所述的导向件，其中，所述导向件的每条电线包括暴露于所述导向件的上表面的外部接触端和暴露于所述导向件的下表面的外部接触端。
16.根据权利要求15所述的导向件，其中，在每条电线中，所述暴露于所述导向件的上表面的外部接触端与所述暴露于所述导向件的下表面的外部接触端连接。
17.根据权利要求14所述的导向件，其中，所述导向件具有高于或等于容纳在其中的所述芯片封装的高度。
18.一种测试半导体封装的方法，包括：
在测试台上交替地层叠两个或两个以上的橡胶件以及两个或两个以上的导向件，用于容纳并测试芯片封装，其中：
每个橡胶件包括芯片-封装接触部分和电线，所述芯片-封装接触部分被构造为与放置在所述橡胶件上的芯片封装电连接，所述电线被构造为与所述芯片-封装接触部分电连接并具有外部接触端，所述外部接触端被构造为与外部电线电连接；
每个导向件包括电线，所述电线包括被构造为与外部电连接部分电连接的外部接触端。
19.根据权利要求18所述的方法，还包括利用支座保持容纳在交替地层叠的橡胶件和导向件中的最上面的导向件中的芯片封装。
CNA2007101362705A 2006-07-13 2007-07-12 用于测试半导体封装的装置和方法 Pending CN101105516A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060065874A KR100817054B1 (ko) 2006-07-13 2006-07-13 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드
KR1020060065874 2006-07-13

Publications (1)

Publication Number Publication Date
CN101105516A true CN101105516A (zh) 2008-01-16

Family

ID=38948650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101362705A Pending CN101105516A (zh) 2006-07-13 2007-07-12 用于测试半导体封装的装置和方法

Country Status (4)

Country Link
US (1) US20080012592A1 (zh)
JP (1) JP2008020458A (zh)
KR (1) KR100817054B1 (zh)
CN (1) CN101105516A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103718052A (zh) * 2011-06-03 2014-04-09 德克萨斯仪器股份有限公司 具有用于容纳多个半导体封装尺寸的凹口的梭板
CN107664740A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 用于半导体封装的测试板和测试系统
CN109313216A (zh) * 2016-06-10 2019-02-05 金亨益 橡胶插座及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099556A (ko) 2010-03-02 2011-09-08 삼성전자주식회사 반도체 패키지 테스트장치
KR101269919B1 (ko) * 2012-11-20 2013-05-31 주식회사 세미콘테스트 결합형 테스트 소켓
US9417285B2 (en) * 2013-12-27 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package-on-package testing
JP6621343B2 (ja) * 2016-03-02 2019-12-18 株式会社エンプラス 電気部品用ソケット
JP7130897B2 (ja) * 2018-10-16 2022-09-06 東芝情報システム株式会社 評価用ソケット装置及びｌｓｉの測定評価方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5740874A (en) * 1980-08-22 1982-03-06 Shinetsu Polymer Co Pressure contact holding type connector
JPS58111166A (ja) * 1981-12-24 1983-07-02 Canon Inc Ｒｏｍパツク
JPS59163842A (ja) 1983-03-09 1984-09-14 Nec Corp 集積回路ソケツト積重ね実装構造
US5033970A (en) * 1987-09-24 1991-07-23 Elastomeric Technologies, Inc. Self-mounted chip carrier
US5186632A (en) * 1991-09-20 1993-02-16 International Business Machines Corporation Electronic device elastomeric mounting and interconnection technology
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
WO1998007041A1 (fr) * 1996-08-09 1998-02-19 Advantest Corporation Appareil d'essai de dispositifs a semi-conducteur
EP0953210A1 (en) * 1996-12-19 1999-11-03 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Flip-chip type connection with elastic contacts
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
KR19990069508A (ko) * 1998-02-10 1999-09-06 구본준 적층형 메모리 모듈
KR200205182Y1 (ko) * 1998-10-31 2000-12-01 김영환 적층이 가능한 핀 그리드 어레이 패키지
US6350132B1 (en) * 1998-11-23 2002-02-26 Glatts, Iii George F. Elastomeric connector and associated method of manufacture
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
KR20060120763A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 반도체 패키지 검사용 소켓

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103718052A (zh) * 2011-06-03 2014-04-09 德克萨斯仪器股份有限公司 具有用于容纳多个半导体封装尺寸的凹口的梭板
CN109313216A (zh) * 2016-06-10 2019-02-05 金亨益 橡胶插座及其制造方法
CN107664740A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 用于半导体封装的测试板和测试系统

Also Published As

Publication number Publication date
KR100817054B1 (ko) 2008-03-26
US20080012592A1 (en) 2008-01-17
KR20080006752A (ko) 2008-01-17
JP2008020458A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
US10861824B2 (en) Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
CN101105516A (zh) 用于测试半导体封装的装置和方法
US8120024B2 (en) Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
KR20060074796A (ko) 반도체 소자 패키지
US7723835B2 (en) Semiconductor device package structure
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
CN105225975A (zh) 封装结构及其制法
JPH0246755A (ja) 電子パッケージ
JP4388926B2 (ja) 半導体装置のパッケージ構造
US6777261B2 (en) Method and apparatus for a semiconductor package for vertical surface mounting
US8044498B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
JP4303772B2 (ja) 半導体パッケージ
TW544880B (en) Method for packaging a multi-chip module and multi-chip module package
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
KR20040057224A (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080116