DE202011110802U1 - Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert - Google Patents

Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert Download PDF

Info

Publication number
DE202011110802U1
DE202011110802U1 DE202011110802.7U DE202011110802U DE202011110802U1 DE 202011110802 U1 DE202011110802 U1 DE 202011110802U1 DE 202011110802 U DE202011110802 U DE 202011110802U DE 202011110802 U1 DE202011110802 U1 DE 202011110802U1
Authority
DE
Germany
Prior art keywords
microelectronic
heat spreader
microelectronic element
dielectric member
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202011110802.7U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of DE202011110802U1 publication Critical patent/DE202011110802U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Mikroelektronische Anordnung mit: einem dielektrischen Element, das entgegengesetzt weisende erste und zweite Oberflächen und eine oder mehrere Öffnungen hat, die sich zwischen den Oberflächen erstrecken, wobei sich auf dem dielektrischen Element des Weiteren leitende Elemente befinden; einem ersten mikroelektronischen Element, das eine Rückfläche und eine Vorderfläche hat, die der ersten Oberfläche des dielektrischen Elements zugewandt ist, wobei das erste mikroelektronische Element eine erste Kante und eine Vielzahl von Kontakten hat, die an der Vorderfläche freigelegt sind; einem zweiten mikroelektronischen Element, das eine Rückfläche und eine Vorderfläche hat, die der Rückfläche des ersten mikroelektronischen Elements zugewandt ist, wobei sich ein vorstehender Abschnitt der Vorderfläche des zweiten mikroelektronischen Elements über die erste Kante des ersten mikroelektronischen Elements hinaus erstreckt und der vorstehende Abschnitt von der ersten Oberfläche des dielektrischen Elements beabstandet ist und das zweite mikroelektronische Element eine Vielzahl von Kontakten hat, die an dem vorstehenden Abschnitt der Vorderfläche freigelegt sind; Leitungen, die sich von Kontakten der mikroelektronischen Elemente durch die wenigstens eine Öffnung zu wenigstens einigen der leitenden Elemente erstrecken; und einem Wärmeverteiler, der an wenigstens eines des ersten mikroelektronischen Elements oder des zweiten mikroelektronischen Elements wärmegekoppelt ist.

Description

  • QUERBEZUG ZU VERWANDTEN ANMELDUNGEN
  • Die vorliegende Anmeldung ist eine Fortführung der am 19. Oktober 2010 eingereichten US-Patentanmeldung Nr. 12/907,522, deren Offenbarung hiermit durch Bezugnahme vorliegend aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf mikroelektronische Stapelanordnungen und auf Verfahren zum Herstellen solcher Anordnungen, sowie auf Komponenten, die in solchen Anordnungen nützlich sind.
  • Halbleiterchips werden normalerweise als einzelne vorgepackte Einheiten bereitgestellt. Ein Standardchip hat einen ebenen, rechteckigen Körper mit einer großen Vorderfläche, die Kontakte hat, welche mit der Innenschaltung des Chips verbunden sind. Jeder einzelne Chip ist typischerweise in einem Package montiert, das wiederum auf einer Schaltungsplatte, wie zum Beispiel einer gedruckten Leiterplatte, montiert ist, und die Kontakte des Chips mit Leitern der Schaltungsplatte verbindet. Bei vielen herkömmlichen Ausgestaltungen nimmt das Chip-Package einen Bereich der Schaltungsplatte ein, der wesentlich größer ist, als der Bereich des Chips selbst. In der Verwendung der vorliegenden Offenbarung sollte unter Bezug auf einen ebenen Chip mit einer Vorderfläche der „Bereich des Chips” so verstanden werden, dass er sich auf den Bereich der Vorderfläche bezieht. Bei „Flip-Chip”-Ausgestaltungen steht die Vorderfläche des Chips der Fläche eines Package-Substrats gegenüber, d. h. der Chipträger und die Kontakte auf dem Chip sind durch Lötkugeln oder andere Verbindungselemente direkt an Kontakte des Chipträgers gebondet. Der Chipträger kann wiederum durch Anschlüsse, die die Vorderfläche des Chips überlagern, an eine Schaltungsplatte gebondet sein. Die „Flip-Chip”-Ausgestaltung bietet eine relativ kompakte Anordnung; jeder Chip nimmt einen Bereich der Schaltungsplatte ein, der gleich oder geringfügig größer ist, als der Bereich der Vorderfläche des Chips, wie es zum Beispiel in bestimmten Ausführungsformen der US-Patente Nr. 5,148,265 ; 5,148,266 ; und 5,679,977 derselben Anmelderin offenbart ist, deren Offenbarungen vorliegend durch Bezugnahme aufgenommen sind.
  • Bestimmte innovative Montierungstechniken bieten Kompaktheit, die derjenigen des herkömmlichen Flip-Chip-Bondens nahekommt oder gleicht. Packages, die einen einzelnen Chip in einem Bereich der Schaltungsplatte aufnehmen können, der gleich oder geringfügig größer ist, als der Bereich des Chips selbst, werden normalerweise „Chip-sized Packages” [Gehäuse in der Größe des Chips] genannt.
  • Außer des Minimierens des ebenen Bereichs der Schaltungsplatte, der von der mikroelektronischen Anordnung eingenommen wird, ist es auch erwünscht, ein Chip-Package herzustellen, das eine niedrige Gesamthöhe oder -größe senkrecht zur Ebene der Schaltungsplatte hat. Solche dünnen mikroelektronischen Packages ermöglichen das Anordnen einer Schaltungsplatte, in der die Packages montiert sind, sehr nahe an benachbarten Strukturen, so dass die Gesamtgröße des Produkts, das die Schaltungsplatte enthält, hergestellt wird. Es wurden verschiedene Vorschläge zum Bereitstellen mehrerer Chips in einem einzigen Package oder Modul vorgebracht. Beim herkömmlichen „Mehrchipmodul” werden die Chips nebeneinander auf einem einzigen Package-Substrat montiert, das wiederum an der Schaltungsplatte montiert werden kann. Diese Herangehensweise führt nur zu einer begrenzten Reduzierung des Gesamtbereichs der von den Chips eingenommenen Schaltungsplatte. Der Gesamtbereich ist immer noch größer, als der Gesamtflächenbereich der einzelnen Chips in dem Modul.
  • Es wurde auch vorgeschlagen, mehrere Chips in einer „Stapel”-Anordnung zu verpacken, d. h. einer Anordnung, bei der mehrere Chips aufeinander platziert werden. Bei einer Stapelanordnung können mehrere Chips in einem Bereich der Schaltungsplatte montiert werden, der kleiner ist, als der Gesamtbereich der Chips. Bestimmte Stapelchipanordnungen sind zum Beispiel in bestimmten Ausführungsformen der vorgenannten US-Patente Nr. 5,679,977 ; 5,148,265 ; und des US-Patents Nr. 5,347,159 offenbart, deren Offenbarung vorliegend durch Bezugnahme aufgenommen ist. US-Patent Nr. 4,941,033 , das ebenfalls vorliegend durch Bezugnahme aufgenommen ist, offenbart eine Anordnung, bei der Chips aufeinander gestapelt sind und durch Leiter auf sogenannten „Verdrahtungsfolien”, die zu den Chips gehören, miteinander verbunden sind.
  • Trotz dieser technischen Versuche wären weitere Verbesserungen im Fall von Mehrchip-Packages für Chips mit Kontakten, die sich im Wesentlichen in mittigen Bereichen der Chips befinden, erwünscht. Bestimmte Halbleiterchips, wie zum Beispiel einige Speicherchips, werden üblicherweise mit Kontakten in einer oder zwei Reihen hergestellt, die im Wesentlichen entlang der Mittelachse des Chips angeordnet sind.
  • KURZER ÜBERBLICK ÜBER DIE ERFINDUNG
  • Eine mikroelektronische Anordnung weist ein dielektrisches Element auf, das entgegengesetzt weisende erste und zweite Oberflächen und eine oder mehrere Öffnungen hat, die sich zwischen den Oberflächen erstrecken, wobei sich auf dem dielektrischen Element des Weiteren leitende Elemente befinden; ein erstes mikroelektronisches Element, das eine Rückfläche und eine Vorderfläche hat, die der ersten Oberfläche des dielektrischen Elements zugewandt ist, wobei das erste mikroelektronische Element eine erste Kante und eine Vielzahl von Kontakten hat, die an der Vorderfläche freigelegt sind; ein zweites mikroelektronisches Element, das eine Rückfläche und eine Vorderfläche hat, die der Rückfläche des ersten mikroelektronischen Elements zugewandt ist, wobei sich ein vorstehender Abschnitt der Vorderfläche des zweiten mikroelektronischen Elements über die erste Kante des ersten mikroelektronischen Elements hinaus erstreckt und der vorstehende Abschnitt von der ersten Oberfläche des dielektrischen Elements beabstandet ist und das zweite mikroelektronische Element eine Vielzahl von Kontakten hat, die an dem vorstehenden Abschnitt der Vorderfläche freigelegt sind; Leitungen, die sich von Kontakten der mikroelektronischen Elemente durch die wenigstens eine Öffnung zu wenigstens einigen der leitenden Elemente erstrecken; und einen Wärmeverteiler, der an wenigstens eines des ersten mikroelektronischen Elements oder des zweiten mikroelektronischen Elements wärmegekoppelt ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Schnittansicht von oben auf eine mikroelektronische Stapelanordnung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 ist eine Ansicht von unten auf die Stapelanordnung von 1;
  • 3 ist eine schematische Schnittansicht einer mikroelektronischen Stapelanordnung gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
  • 4 ist eine schematische Schnittansicht einer mikroelektronischen Stapelanordnung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
  • 5 ist eine schematische Schnittansicht einer mikroelektronischen Stapelanordnung gemäß einer noch anderen Ausführungsform der vorliegenden Erfindung;
  • 6 ist eine schematische Schnittansicht einer mikroelektronischen Stapelanordnung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 7 ist eine schematische Darstellung eines Systems gemäß einer Ausführungsform der Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Unter Bezug auf 1 weist eine mikroelektronische Stapelanordung 10 gemäß einer Ausführungsform der vorliegenden Erfindung ein erstes mikroelektronisches Element 12 und ein zweites mikroelektronisches Element 14 auf. Bei einigen Ausführungsformen können die ersten und zweiten mikroelektronischen Elemente 12 und 14 ein Halbleiterchip, ein Wafer oder dergleichen sein.
  • Das erste mikroelektronische Element 12 hat eine Vorderfläche 16, eine davon entfernte Rückfläche 18 und erste und zweite Kanten 27, 29, die sich zwischen der Vorder- und der Rückfläche erstrecken. Die Vorderfläche 16 des ersten mikroelektronischen Elements 12 weist erste und zweite Endbereiche 15 und 17 und einen Mittelbereich 13 auf, der sich zwischen den ersten und zweiten Endbereichen 15 und 17 befindet. Der erste Endbereich 15 erstreckt sich zwischen dem Mittelbereich 13 und der ersten Kante 27, und der zweite Endbereich 17 erstreckt sich zwischen dem Mittelbereich 13 und der zweiten Kante 29. Elektrische Kontakte 20 sind an der Vorderfläche 16 des ersten mikroelektronischen Elements 12 freigelegt. In der Verwendung der vorliegenden Offenbarung gibt die Aussage, dass ein elektrisch leitendes Element an einer Oberfläche einer Struktur „freigelegt ist” an, dass das elektrisch leitende Element zum Kontakt mit einem theoretischen Punkt, der sich in ein Richtung senkrecht zur Oberfläche von außerhalb der Struktur zur Oberfläche hin bewegt, verfügbar ist. Somit kann ein Anschluss oder ein anderes leitendes Element, das an einer Oberfläche einer Struktur freigelegt ist, von einer solchen Oberfläche vorstehen, kann mit einer solchen Oberfläche fluchten, oder kann bezüglich einer solchen Oberfläche zurückgesetzt und durch ein Loch oder eine Vertiefung in der Struktur freigelegt sein. Die Kontakte 20 des ersten mikroelektronischen Elements 12 sind an der Vorderfläche 16 innerhalb des Mittelbereichs 13 freigelegt. Beispielsweise können die Kontakte 20 in einer oder zwei parallelen Reihen nahe der Mitte der ersten Oberfläche 16 angeordnet sein.
  • Das zweite mikroelektronische Element 14 hat eine Vorderfläche 22, eine davon entfernte Rückfläche 24 und erste und zweite Kanten 35, 37, die sich zwischen der Vorder- und der Rückfläche erstrecken. Die Vorderfläche 22 des zweiten mikroelektronischen Elements 14 weist erste und zweite Endbereiche 21 und 23 und einen Mittelbereich 19 auf, der sich zwischen den ersten und zweiten Endbereichen 21 und 23 befindet. Der erste Endbereich 21 erstreckt sich zwischen dem Mittelbereich 19 und der ersten Kante 35, und der zweite Endbereich 23 erstreckt sich zwischen dem Mittelbereich 19 und der zweiten Kante 37. Elektrische Kontakte 26 sind an der Vorderfläche 22 des zweiten mikroelektronischen Elements 14 freigelegt. Die Kontakte 26 des zweiten mikroelektronischen Elements 14 sind an der Vorderfläche 22 innerhalb des Mittelbereichs 19 freigelegt. Die Kontakte 26 können zum Beispiel in einer oder zwei parallelen Reihen nahe der Mitte der ersten Oberfläche 22 angeordnet sein.
  • Wie in 1 gezeigt ist, sind die ersten und zweiten mikroelektronischen Elemente 12 und 14 in Bezug zueinander gestapelt. Bei einigen Ausführungsformen sind die Vorderfläche 22 des zweiten mikroelektronischen Elements 14 und die Rückfläche 18 des ersten mikroelektronischen Elements 12 einander zugewandt. Wenigstens ein Abschnitt des zweiten Endbereichs 23 des zweiten mikroelektronischen Elements 14 überlagert wenigstens einen Abschnitt des zweiten Endbereichs 17 des ersten mikroelektronischen Elements 12. Wenigstens ein Abschnitt des Mittelbereichs 19 des zweiten mikroelektronischen Elements 14 steht über die zweite Kante 29 des ersten mikroelektronischen Elements 12 hinaus vor. Demgemäß sind die Kontakte 26 des zweiten mikroelektronischen Elements 14 an einer Stelle nach der zweiten Kante 29 des ersten mikroelektronischen Elements 12 positioniert.
  • Die mikroelektronische Anordnung 10 weist des Weiteren ein dielektrisches Element 30 auf, das entgegengesetzt weisende erste und zweite Oberflächen 32 und 34 hat. Während 1 nur ein dielektrisches Element 30 zeigt, kann die mikroelektronische Anordnung 10 mehr als ein dielektrisches Element aufweisen. Ein oder mehrere elektrisch leitende Elemente oder Anschlüsse 36 sind an der ersten Oberfläche 32 des dielektrischen Elements 30 freigelegt. Wenigstens einige Anschlüsse 36 können bezüglich des ersten und/oder zweiten mikroelektronischen Elements 12 und 14 bewegbar sein.
  • Das dielektrische Element 30 kann des Weiteren eine oder mehrere Öffnungen aufweisen. Bei der in 1 gezeigten Ausführungsform weist das dielektrische Element 30 eine erste Öffnung 33 auf, die im Wesentlichen mit dem Mittelbereich 13 des ersten mikroelektronischen Elements 12 fluchtet, und eine zweite Öffnung 39, die im Wesentlichen mit dem Mittelbereich 19 des zweiten mikroelektronischen Elements 14 fluchtet, wodurch Zugang zu den Kontakten 20 und 26 bereitgestellt wird.
  • Wie in 1 gezeigt ist, kann sich das dielektrische Element 30 über die erste Kante 27 des ersten mikroelektronischen Elements 12 und die zweite Kante 35 des zweiten mikroelektronischen Elements 14 hinaus erstrecken. Die zweite Oberfläche 34 des dielektrischen Elements 30 kann neben der Vorderfläche 16 des ersten mikroelektronischen Elements 12 angeordnet sein. Das dielektrische Element 30 kann teilweise oder vollständig aus einem beliebigen geeigneten dielektrischen Material hergestellt sein. Das dielektrische Element 30 kann zum Beispiel eine Schicht aus flexiblem Material, wie beispielsweise eine Schicht aus Polyimid, BT Harz oder anderem dielektrischem Material aufweisen, das gewöhnlich zur Herstellung von Tape-automated Bonding(„TAB”)-Bändern verwendet wird. Alternativ kann das dielektrische Element 30 ein relativ starres, plattenartiges Material, wie zum Beispiel eine dicke Schicht aus faserverstärktem Harz, z. B. Fr-4- oder Fr-5-Platte, aufweisen. Unabhängig von dem verwendeten Material kann das dielektrische Element 30 eine einzige Schicht oder mehrere Schichten aus dielektrischem Material aufweisen.
  • Das dielektrische Element 30 kann auch elektrisch leitende Elemente 40 aufweisen, die auf der ersten Oberfläche 32 freigelegt sind, und elektrisch leitende Spuren 42. Die elektrisch leitenden Spuren 42 verbinden die elektrisch leitenden Elemente 40 elektrisch mit den Anschlüssen 36.
  • Ein Abstands- oder Stützelement 31, wie zum Beispiel eine Haftschicht, kann zwischen dem ersten Endbereich 21 des zweiten mikroelektronischen Elements 14 und einem Abschnitt des dielektrischen Elements 30 angeordnet sein. Wenn die Abstandsschicht 31 einen Klebstoff aufweist, kann der Klebstoff das zweite mikroelektronische Element 14 mit dem dielektrischen Element 30 verbinden. Eine weitere Abstandsschicht 60 kann zwischen dem zweiten Endbereich 23 des zweiten mikroelektronischen Elements 14 und dem zweiten Endbereich 17 des ersten mikroelektronischen Elements 12 angeordnet sein. Diese Abstandsschicht 60 kann Klebstoff zum Zusammenbonden der ersten und zweiten mikroelektronischen Elemente 12 und 14 aufweisen. In einem solchen Fall kann die Abstandsschicht 60 teilweise oder vollständig aus einem Die-Attach-Klebstoff hergestellt sein und aus einem Material mit niedrigem Elastizitätsmodul bestehen, wie zum Beispiel Silikonelastomer. Die Abstandsschicht 60 kann jedoch vollständig oder teilweise aus einer dünnen Schicht Klebstoff mit hohem Elastizitätsmodul oder aus Lötmittel bestehen, wenn die beiden mikroelektronischen Elemente 12 und 14 herkömmliche Halbleiterchips sind, die aus demselben Material gebildet sind, weil die mikroelektronischen Elemente dazu neigen, sich im Ansprechen auf Temperaturveränderungen übereinstimmend auszudehnen und zusammenzuziehen. Unabhängig von den verwendeten Materialien kann jede der Abstandsschichten 31 und 60 eine einzige Schicht oder mehrere Schichten aufweisen.
  • Wie in 1 und 2 dargestellt ist, verbinden elektrische Verbindungen oder Leitungen 70 die Kontakte 20 des ersten mikroelektronischen Elements 12 elektrisch mit einigen elektrisch leitenden Elementen 40 auf dem dielektrischen Element 30. Die elektrischen Verbindungen 70 können mehrere Bondingdrähte 72, 74 aufweisen, die einen Kontakt des mikroelektronischen Elements 12 elektrisch mit einem leitenden Element 40 verbinden. Die Bondingdrähte 72, 74 erstrecken sich durch die erste Öffnung 33 und sind im Wesentlichen parallel zueinander ausgerichtet. Jeder der Bondingdrähte 72 und 74 verbindet einen Kontakt 20 elektrisch mit einem korrespondierenden leitenden Element 40 des dielektrischen Elements. Eine Mehrfach-Bondingdraht-Struktur gemäß der vorliegenden Ausführungsform kann die Induktanz einer Bondingdrahtverbindung wesentlich verringern, indem ein zusätzlicher Pfad für Stromfluss zwischen den verbundenen Kontakten bereitgestellt wird.
  • Andere elektrische Verbindungen oder Leitungen 50 verbinden Kontakte 26 des zweiten mikroelektronischen Elements 14 elektrisch mit einigen leitenden Elementen 40. Die elektrischen Verbindungen 50 können mehrere Bondingdrähte 52, 54 aufweisen, die einen Kontakt des mikroelektronischen Elements 14 elektrisch mit einem leitenden Element 40 verbinden. Die Bondingdrähte 52, 54 erstrecken sich durch die zweite Öffnung 39 und sind im Wesentlichen parallel zueinander ausgerichtet. Beide Bondingdrähte 52 und 54 verbinden einen Kontakt 26 elektrisch mit einem korrespondierenden Element 40 des dielektrischen Elements 30. Eine Mehrfach-Bondingdraht-Struktur gemäß der vorliegenden Ausführungsform kann die Induktanz einer Bondingdrahtverbindung wesentlich verringern, indem ein zusätzlicher Pfad für Stromfluss zwischen den verbundenen Kontakten bereitgestellt wird.
  • Die mikroelektronische Anordnung 10 weist des Weiteren eine Umspritzung 11 auf, die wenigstens das erste mikroelektronische Element 12 und das zweite mikroelektronische Element 14 bedeckt. Wie in 1 ersichtlich ist, kann die Umspritzung 11 auch Abschnitte des dielektrischen Elements 30 bedecken, die sich über die erste Kante 27 des ersten mikroelektronischen Elements 12 und die erste Kante 35 des zweiten mikroelektronischen Elements 14 hinaus erstrecken.
  • 3 zeigt eine Anordnung 1000, die wenigstens zwei gestapelte und elektrisch miteinander verbundene mikroelektronische Anordnungen 900 aufweist. Die mikroelektronischen Anordnungen 900A und 900B können beliebige der oben beschriebenen Anordnungen sein. An wenigstens einer der mikroelektronischen Anordnungen können an den Anschlüssen leitende Verbindungseinheiten befestigt sein, zum Beispiel Lötkugeln 981 oder andere Massen aus Bindemittel und Metall, zum Beispiel Zinn, Indium, oder eine Kombination daraus. Die beiden mikroelektronischen Anordnungen 900 sind durch beliebige geeignete elektrisch leitende Verbindungen elektrisch miteinander verbunden. Die Anordnungen können beispielsweise über Lötsäulen 990, die mit (nicht gezeigten) Pads auf den dielektrischen Elementen 930A, 930B der jeweiligen mikroelektronischen Elemente verbunden sind, elektrisch miteinander verbunden werden. Bei einer besonderen Ausführungsform, die ebenfalls in 3 gezeigt ist, können leitende Pfosten 992 und Lötmittel 994 verwendet werden, um die beiden mikroelektronischen Anordnungen 900A und 900B elektrisch miteinander zu verbinden. Die Pfosten 992 können sich entweder von der ersten Anordnung oder von der zweiten Anordnung in Richtung der anderen erstrecken, oder Pfosten, die an beiden Anordnungen vorgesehen sind, können sich in Richtung zueinander erstrecken.
  • Weiter unter Bezug auf 3 kann zwischen den ersten und zweiten mikroelektronischen Anordnungen 900A und 900B ein Wärmeverteiler 970 angeordnet sein, um die gleichmäßige Verteilung von Wärme innerhalb der Anordnung mikroelektronischer Stapelanordnungen zu unterstützen. Der Wärmeverteiler 970 kann auch die Wärmeabgabe an die Umgebung verbessern. Der Wärmeverteiler kann teilweise oder vollständig aus einem beliebigen geeigneten wärmeleitenden Material hergestellt sein. Beispiele geeigneter wärmeleitender Materialien schließen ein, sind jedoch nicht beschränkt auf, Metall, Graphit, wärmeleitende Klebstoffe, z. B. wärmeleitendes Harz, ein Lötmittel, oder dergleichen, oder eine Kombination solcher Materialien. Bei einem Beispiel kann der Wärmeverteiler ein im Wesentlichen durchgehendes Metallblech sein. Bei einer besonderen Ausführungsform kann ein vorgeformter Wärmeverteiler 970, der aus Metall oder einem anderen wärmeleitenden Material hergestellt ist, an der Vorderfläche 932B des dielektrischen Elements 930B der zweiten mikroelektronischen Anordnung 900B, zum Beispiel mit einem wärmeleitenden Material, beispielsweise einem wärmeleitenden Klebstoff oder wärmeleitendem Fett, befestigt oder angebracht sein. Der Klebstoff, wenn vorhanden, kann ein nachgiebiges Material sein, das die relative Bewegung zwischen dem Wärmeverteiler und dem mikroelektronischen Element oder dielektrischen Element, an dem er befestigt ist, erlaubt, um unterschiedlicher Wärmeausdehnung zwischen den nachgiebig befestigten Elementen Rechnung zu tragen. Der Wärmeverteiler 970 kann eine monolithische Struktur sein und kann eine oder mehrere Öffnungen 972, 974 aufweisen, die im Wesentlichen mit den Öffnungen 933B, 939B des dielektrischen Elements 930B fluchten. Bei einer Ausführungsform kann jede der Öffnungen 972, 974 des Wärmeverteilers 970 so dimensioniert sein, dass sie die Ummantelung 980B oder 982B, die die Öffnung 933B oder 939B des dielektrischen Elements 930B bedeckt, aufnimmt. Alternativ kann der Wärmeverteiler 970 mehrere Verteilerabschnitte aufweisen, die voneinander beabstandet sind. Obwohl dies nicht gezeigt ist, kann der Wärmverteiler 970 alternativ an der Rückfläche 924A des zweiten mikroelektronischen Elements 914A der mikroelektronischen Anordnung 900A, an der Rückfläche 918A des ersten mikroelektronischen Elements 912A der ersten mikroelektronischen Anordnung 900A, oder an den Rückflächen beider mikroelektronischen Elemente 912A, 914A befestigt sein. Bei einer besonderen Ausführungsform kann der Wärmeverteiler eine Schicht aus Lötmittel sein oder aufweisen, die direkt mit wenigstens einem Abschnitt einer Rückfläche eines oder mehrerer der ersten und zweiten mikroelektronischen Elemente 912A, 914A verbunden ist.
  • Bei jeder der vorliegend beschriebenen Ausführungsformen kann die mikroelektronische Anordnung zusätzliche Wärmeverteiler aufweisen, die sich an anderen Stellen der mikroelektronischen Anordnungen befinden.
  • 4 zeigt eine mikroelektronische Anordnung 1200, wie oben beschrieben, die einen Wärmeverteiler 1280 aufweist, der wenigstens an der Rückfläche 1224 des zweiten mikroelektronischen Elements 1214 befestigt ist. Der Wärmeverteiler 1280 kann mit der gesamten Rückfläche 1224 der zweiten mikroelektronischen Anordnung 1214 in wärmeleitender Verbindung stehen und kann sich über die ersten und zweiten Kanten 1235, 1237 des zweiten mikroelektronischen Elements hinaus erstrecken. Ein Stützelement 1290 kann aus Silizium oder einem anderen geeigneten Material hergestellt sein und kann sich zwischen dem Wärmeverteiler 1280 und dem ersten Endbereich 1215 des ersten mikroelektronischen Elements 1212 befinden. Das Stützelement kann aus wärmeleitendem Material, wie zum Beispiel Metall, einem metallgefüllten Polymermaterial, z. B. leitendem Harz, Graphit, Klebstoff, Lötmittel oder einem beliebigen anderen Material hergestellt sein, das dazu geeignet ist, Wärmeübertragung und -ableitung innerhalb der Anordnung und zwischen der Anordnung und der Umgebung zu verbessern.
  • Ein weiteres Stützelement 1292 kann zwischen dem ersten Endbereich 1221 des zweiten mikroelektronischen Elements 1214 und dem dielektrischen Element 1230 angeordnet sein. Das Stützelement 1292 kann teilweise oder vollständig aus Silizium hergestellt sein. Der Wärmeverteiler 1280 kann sich über die ersten und zweiten Kanten 1227, 1229 des ersten mikroelektronischen Elements hinaus erstrecken. Wie oben erläutert, kann der Wärmeverteiler 1280 vollständig oder teilweise aus Metall, Graphit oder einem beliebigen anderen geeigneten wärmeleitenden Material hergestellt sein und kann durch einen wärmeleitenden Klebstoff, der nachgiebig oder ein wärmeleitendes Fett sein kann, an anderen Teilen der Anordnung befestigt oder damit in Wärmeverbindung sein. Bei einer Ausführungsform, insbesondere, wenn die mikroelektronischen Elemente im Wesentlichen aus einem Typ von Halbleitermaterialien bestehen, z. B. Silizium, können die Stützelemente 1290, 1292 im Wesentlichen aus demselben Halbleitermaterial bestehen.
  • Zusätzlich zu dem Wärmeverteiler 1280 kann die mikroelektronische Anordnung 1200 eine oder mehrere wärmeleitende Kugeln 1282, 1284 aufweisen. Die Kugeln 1282, 1284 sind typischerweise aus Lötmittel hergestellt, können jedoch einen Kern aus wärmeleitendem Metall, zum Beispiel Kupferkugeln oder Kupferpfosten, wie bei 1283 gezeigt ist, aufweisen. Wärmeleitende Kugeln 1282 können an der Vorderfläche 1232 des dielektrischen Elements 1230 im Wesentlichen mit der ersten Kante 1227 des ersten mikroelektronischen Elements 1212 fluchtend befestigt sein. Ein wärmeleitender Anschluss 1286 kann an einer oder mehreren wärmeleitenden Kugeln 1282 befestigt sein und kann sich durch das dielektrische Element 1230 erstrecken. Die wärmeleitenden Kugeln 1284 können an der Vorderfläche 1232 des dielektrischen Elements 1230 im Wesentlichen mit der ersten Kante 1235 des zweiten mikroelektronischen Elements 1214 fluchtend befestigt sein. Ein wärmeleitender Anschluss 1288 kann an einer oder mehreren wärmeleitenden Kugeln 1284 befestigt sein und kann sich durch das dielektrische Element 1230 erstrecken.
  • 5 zeigt eine Variante der in 4 gezeigten Ausführungsform. Bei dieser Variante muss die mikroelektronische Anordnung 1300 kein Stützelement zwischen dem ersten Endbereich 1315 des ersten mikroelektronischen Elements 1314 und dem Wärmeverteiler 1380 aufweisen. Der Wärmeverteiler 1380 kann einen Absatz 1398 neben der zweiten Kante 1337 des zweiten mikroelektronischen Elements 1314 aufweisen. Der Absatz 1398 ermöglicht es dem Wärmeverteiler 1380, die Rückfläche 1318 des ersten mikroelektronischen Elements 1312 zu kontaktieren oder sich wenigstens in unmittelbarer Nähe dazu befinden.
  • 6 zeigt eine Variante der in 3 gezeigten Ausführungsform. Bei der in 6 dargestellten Variante steht der Wärmeverteiler 971 mit dem ersten mikroelektronischen Element 912B und dem zweiten mikroelektronischen Element 914B der mikroelektronischen Anordnung 900B in Wärmeverbindung. Der Wärmeverteiler 971 kann eine erste im Wesentlichen ebene Oberfläche 987 haben, die von den Rückflächen 918B und 924B der ersten bzw. zweiten mikroelektronischen Elemente 912B, 914B weg zeigt. Außerdem kann der Wärmeverteiler 971 zweite und dritte im Wesentlichen ebene Oberflächen 989A und 989B haben, die in Richtung der Rückflächen 981B und 924B der ersten bzw. zweiten mikroelektronischen Elemente 921B, 914B weisen. Der Wärmeverteiler 971 kann einen ersten Abschnitt 973 aufweisen, der mit der Rückfläche 924B des zweiten mikroelektronischen Elements 914B in Wärmeverbindung steht und diese überlagert, und einen zweiten Abschnitt 975, der mit der Rückfläche 918B des ersten mikroelektronischen Elements 912B in Wärmeverbindung steht und diese überlagert. Bei einer spezifischen Ausführungsform kann der erste Abschnitt 973 des Wärmeverteilers 971 mit einem Teil der oder der gesamten Rückfläche 924B des zweiten mikroelektronischen Elements 914B beispielsweise durch ein Lötmittel, wärmeleitendes Fett oder einen wärmeleitenden Klebstoff in Wärmekontakt stehen. Ähnlich kann der zweite Abschnitt 975 des Wärmeverteilers 971 mit einem Teil der oder der gesamten Rückfläche 918B des ersten mikroelektronischen Elements 912B in Wärmekontakt stehen. Der zweite Abschnitt 975 des Wärmeverteilers 971 kann dicker sein, als der erste Abschnitt 973.
  • Weiterhin unter Bezug auf 6 kann ein weiterer Wärmeverteiler 977 mit dem ersten mikroelektronischen Element 912A und dem zweiten mikroelektronischen Element 914A der mikroelektronischen Anordnung 900A in Wärmeverbindung stehen. Der Wärmeverteiler 977 kann eine erste im Wesentlichen ebene Oberfläche 991 aufweisen, die von den ersten und zweiten mikroelektronischen Elementen 912A und 914B weg zeigt. Außerdem kann der Wärmeverteiler 977 zweite im Wesentlichen ebene Oberflächen 993A und 993B aufweisen, die in Richtung der Rückflächen 918A und 924A der ersten bzw. zweiten mikroelektronischen Elemente 912A, 914A weisen. Außerdem kann der Wärmeverteiler 977 einen ersten Abschnitt 979 aufweisen, der mit der Rückfläche 924A des zweiten mikroelektronischen Elements 914A in Wärmeverbindung steht und diese überlagert, und einen zweiten Abschnitt 983, der mit der Rückfläche 918A des ersten mikroelektronischen Elements 912A in Wärmeverbindung steht und diese überlagert. Bei einer spezifischen Ausführungsform kann der erste Abschnitt 979 des Wärmeverteilers 977 mit einem Teil der oder der gesamten Rückfläche 924A des zweiten mikroelektronischen Elements 914A in Wärmekontakt stehen, ähnlich der Anordnung des Wärmeverteilers 971. Ähnlich kann der zweite Abschnitt 983 des Wärmeverteilers 977 mit einem Teil der oder der gesamten Rückfläche 918A des ersten mikroelektronischen Elements 918A in Wärmekontakt stehen. Der zweite Abschnitt 983 des Wärmeverteilers 977 kann dicker sein, als sein erster Abschnitt 973.
  • Ein wärmeleitendes Material 985 kann zwischen dem Wärmeverteiler 977 und dem dielektrischen Element 930B angeordnet sein. Das wärmeleitende Material 985 kann eine oder mehrere Schichten eines beliebigen geeigneten Materials aufweisen und kann zwischen 25 und 100 Mikrometer dick sein. Geeignete wärmeleitende Materialien schließen ein, sind jedoch nicht beschränkt auf, ein wärmeleitendes Fett, Lötmittel, Indium oder einen beliebigen wärmeleitenden Klebstoff. Das wärmeleitende Material 985 kann auf Oberflächen eines oder beider des dielektrischen Elements 930B und des Wärmeverteilers 977 im flüssigen oder nicht vollständig verbrauchten Zustand aufgebracht werden. Auf diese Weise kann das Material in Zwischenräume fließen. Demgemäß kann sich das wärmeleitende Material an Höhenänderungen der Oberflächen, mit denen es in Kontakt kommt, anpassen. Bei einigen Ausführungsformen kann das wärmeleitende Material 985 eine monolithische oder integrale Struktur mit einer oder mehreren Öffnungen 999 sein, die im Wesentlichen mit den Kontakten 920 und 926 der ersten und zweiten mikroelektronischen Elemente 912B und 914B fluchten. Alternativ kann das wärmeleitende Material 985 mehrere beabstandete und getrennte Abschnitte aufweisen. Bei einer besonderen Ausführungsform kann das wärmeleitende Material 985 elektrisch leitend sein. Bei einer solchen Ausführungsform könnte ein solches elektrisch leitendes Material als leitende Ebene verwendet und elektrisch mit Masse verbunden werden. Die mikroelektronische Anordnung 900A kann ein Stützelement 931 zwischen dem zweiten mikroelektronischen Element 914A und dem dielektrischen Element 930A aufweisen.
  • Wie in 6 gezeigt ist, kann jede der vorliegend beschriebenen mikroelektronischen Anordnungen elektrisch mit einer Schaltungsplatte verbunden sein. Die mikroelektronische Anordnung 500 kann zum Beispiel eine Vielzahl von Verbindungseinheiten, wie zum Beispiel Lötkugeln 581 oder Kupfersäulen, aufweisen. Die Lötkugeln 981 verbinden die mikroelektronische Anordnung 900A elektrisch mit der Schaltungsplatte 1300. Obwohl 6 nur Lötkugeln 981 zeigt, die die mikroelektronische Anordnung 500A mit der Schaltungsplatte 1300 verbinden, ist vorgesehen, das jedes elektrisch leitende Element die Schaltungsplatte 1300 und die mikroelektronische Anordnung 900A miteinander verbinden kann. Ein oder mehrere elektrisch leitende Elemente oder Anschlüsse 1302 sind an der ersten Oberfläche 1304 der Schaltungsplatte 1300 freigelegt. Die erste Oberfläche 1304 der Schaltungsplatte 1300 ist den Lötkugeln 981 zugewandt. Die Lötkugeln 981 sind an Anschlüssen 1302 befestigt und sind daher mit wenigstens einigen der Schaltungen in der Schaltungsplatte 1300 elektrisch verbunden.
  • Die oben beschriebenen mikroelektronischen Anordnungen können beim Aufbau verschiedener elektronischer Systeme verwendet werden, wie zum Beispiel in 7 gezeigt ist. Ein System 1100 gemäß einer weiteren Ausführungsform der Erfindung weist zum Beispiel eine mikroelektronische Anordnung 1106 wie oben beschrieben, zusammen mit anderen elektronischen Komponenten 1108 und 1110 auf. Bei dem dargestellten Beispiel ist die Komponente 1108 ein Halbleiterchip, während die Komponente 1110 ein Anzeigebildschirm ist, es können jedoch beliebige andere Komponenten verwendet werden. Obwohl in 7 aus Gründen der Übersichtlichkeit nur zwei zusätzliche Komponenten gezeigt sind, kann das System selbstverständlich eine beliebige Anzahl solcher Komponenten aufweisen. Die mikroelektronische Anordnung 1106 kann eine beliebige der oben beschriebenen Anordnungen sein. Bei einer weiteren Variante kann eine beliebige Anzahl solcher mikroelektronischen Anordnungen verwendet werden. Die mikroelektronische Anordnung 1106 und die Komponenten 1108 und 1110 sind in einem gemeinsamen Gehäuse 901 montiert, das schematisch gestrichelt dargestellt ist, und sind wie erforderlich elektrisch miteinander verbunden, um die gewünschte Schaltung zu bilden. Bei dem gezeigten beispielhaften System weist das System eine Schaltungsplatte 1102, wie zum Beispiel eine gedruckte Leiterplatte, auf, und die Schaltungsplatte weist zahlreiche Leiter 1104 auf, von denen in 13 nur einer gezeigt ist, die die Komponenten miteinander verbinden. Dies ist jedoch nur beispielhaft; jede geeignete Struktur kann zum Herstellen der elektrischen Verbindungen verwendet werden. Das Gehäuse 1101 ist als tragbares Gehäuse des Typs dargestellt, der zum Beispiel in einem Mobiltelefon oder einem Personal Digital Assistant verwendbar ist, und der Bildschirm 1110 ist an der Oberfläche des Gehäuses freigelegt. Wenn die Struktur 1106 ein lichtempfindliches Element, wie zum Beispiel einen bildgebenden Chip, aufweist, kann auch eine Linse 1111 oder eine andere optische Vorrichtung zum Routen von Licht an die Struktur vorgesehen sein. Wiederum ist das in 7 gezeigte vereinfachte System nur beispielhaft; andere Systeme, einschließlich Systemen, die gewöhnlich als feste Strukturen angesehen werden, zum Beispiel Desktop-Rechner, Router und dergleichen, können unter Verwendung der oben erläuterten Strukturen hergestellt werden.
  • Es ist klar, dass die verschiedenen abhängigen Ansprüche und die darin dargelegten Merkmale anders als in den ersten Ansprüchen dargelegt kombiniert werden können. Es ist auch klar, dass die in Zusammenhang mit einzelnen Ausführungsformen beschriebenen Merkmale mit anderen der beschriebenen Ausführungsformen geteilt werden können.
  • Obwohl die vorliegende Erfindung unter Bezug auf besondere Ausführungsformen beschrieben worden ist, ist es selbstverständlich, dass diese Ausführungsformen die Prinzipien und Anwendungen der vorliegenden Erfindung nur veranschaulichen. Es ist daher selbstverständlich, dass zahlreiche Modifizierungen an den veranschaulichenden Ausführungsformen vorgenommen werden können, und dass andere Anordnungen erdacht werden können, ohne vom Geist und Umfang der vorliegenden Erfindung, wie sie in den beiliegenden Ansprüchen definiert sind, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5148265 [0003, 0006]
    • US 5148266 [0003]
    • US 5679977 [0003, 0006]
    • US 5347159 [0006]
    • US 4941033 [0006]

Claims (24)

  1. Mikroelektronische Anordnung mit: einem dielektrischen Element, das entgegengesetzt weisende erste und zweite Oberflächen und eine oder mehrere Öffnungen hat, die sich zwischen den Oberflächen erstrecken, wobei sich auf dem dielektrischen Element des Weiteren leitende Elemente befinden; einem ersten mikroelektronischen Element, das eine Rückfläche und eine Vorderfläche hat, die der ersten Oberfläche des dielektrischen Elements zugewandt ist, wobei das erste mikroelektronische Element eine erste Kante und eine Vielzahl von Kontakten hat, die an der Vorderfläche freigelegt sind; einem zweiten mikroelektronischen Element, das eine Rückfläche und eine Vorderfläche hat, die der Rückfläche des ersten mikroelektronischen Elements zugewandt ist, wobei sich ein vorstehender Abschnitt der Vorderfläche des zweiten mikroelektronischen Elements über die erste Kante des ersten mikroelektronischen Elements hinaus erstreckt und der vorstehende Abschnitt von der ersten Oberfläche des dielektrischen Elements beabstandet ist und das zweite mikroelektronische Element eine Vielzahl von Kontakten hat, die an dem vorstehenden Abschnitt der Vorderfläche freigelegt sind; Leitungen, die sich von Kontakten der mikroelektronischen Elemente durch die wenigstens eine Öffnung zu wenigstens einigen der leitenden Elemente erstrecken; und einem Wärmeverteiler, der an wenigstens eines des ersten mikroelektronischen Elements oder des zweiten mikroelektronischen Elements wärmegekoppelt ist.
  2. Mikroelektronische Anordnung nach Anspruch 1, wobei die Leitungen Bondingdrähte sind.
  3. Mikroelektronische Anordnung nach Anspruch 1, wobei der Wärmeverteiler teilweise oder vollständig aus Graphit hergestellt ist.
  4. Mikroelektronische Anordnung nach Anspruch 1, wobei der Wärmeverteiler ein Metallblech aufweist.
  5. Mikroelektronische Anordnung nach Anspruch 1, wobei der Wärmeverteiler wenigstens die Rückfläche des ersten mikroelektronischen Elements bedeckt.
  6. Mikroelektronische Anordnung nach Anspruch 1, wobei der Wärmeverteiler wenigstens die Rückfläche der zweiten mikroelektronischen Anordnung bedeckt.
  7. Mikroelektronische Anordnung nach Anspruch 1, wobei der Wärmeverteiler die Rückflächen der ersten und zweiten mikroelektronischen Elemente bedeckt.
  8. Mikroelektronische Anordnung nach Anspruch 7, wobei der Wärmeverteiler einen ersten Abschnitt aufweist, der über dem ersten mikroelektronischen Element angeordnet ist, einen zweiten Abschnitt, der über dem zweiten mikroelektronischen Element positioniert ist, und einen Absatz zwischen dem ersten und dem zweiten Abschnitt.
  9. Mikroelektronische Anordnung nach Anspruch 1, die des Weiteren wärmeleitende Kugeln aufweist, die an das dielektrische Element wärmegekoppelt sind.
  10. Mikroelektronische Anordnung nach Anspruch 9, wobei die wärmeleitenden Kugeln an der zweiten Oberfläche des dielektrischen Elements befestigt sind.
  11. Mikroelektronische Anordnung nach Anspruch 9, wobei jede wärmeleitende Kugel einen darin eingebetteten Metallkern aufweist.
  12. Mikroelektronische Anordnung nach Anspruch 9, die des Weiteren ein wärmeleitendes Verbindungsteil aufweist, das sich durch das dielektrische Element erstreckt und eine der wärmeleitenden Kugeln mit dem dielektrischen Element verbindet.
  13. Mikroelektronische Anordnung nach Anspruch 1, wobei sich der gesamte Wärmeverteiler entlang einer Ebene erstreckt.
  14. Mikroelektronische Anordnung nach Anspruch 13, die des Weiteren ein Stützelement zwischen dem Wärmeverteiler und dem ersten mikroelektronischen Element aufweist.
  15. Mikroelektrische Anordnung, die aufweist: erste und zweite Einheiten, wobei jede Einheit aufweist: (1) ein dielektrisches Element, das entgegengesetzt weisende erste und zweite Oberflächen hat, wobei sich wenigstens eine Öffnung zwischen den Oberflächen erstreckt und sich auf dem dielektrischen Element elektrisch leitende Elemente befinden; (2) ein erstes mikroelektronisches Element, das eine Rückfläche, eine Vorderfläche, die der ersten Oberfläche des dielektrischen Elements zugewandt ist, eine Kante und Kontakte auf der Vorderfläche hat; (3) ein zweites mikroelektronisches Element, das eine Rückfläche, eine Vorderfläche, die dem ersten mikroelektronischen Element zugewandt ist, und Kontakte auf der Vorderfläche hat, die sich über die Kante des ersten mikroelektronischen Elements hinaus erstrecken; und (4) Signalleitungen, die sich von den Kontakten der ersten und zweiten mikroelektronischen Elemente durch die wenigstens eine Öffnung zu wenigstens einigen der leitenden Elemente auf dem dielektrischen Element erstrecken, wobei die zweite Einheit die mikroelektronischen Elemente der ersten Einheit überlagert und die Anordnung des Weiteren Stapelverbindungen aufweist, die wenigstens einige der leitenden Elemente auf dem dielektrischen Element der ersten Einheit mit wenigstens einigen der leitenden Elemente auf dem dielektrischen Element der zweiten Einheit elektrisch verbinden; und wenigstens einen Wärmeverteiler, der sich zwischen der ersten und der zweiten Einheit befindet.
  16. Mikroelektronische Anordnung nach Anspruch 15, wobei der Wärmeverteiler eine monolithische Struktur ist, die Öffnungen hat, welche im Wesentlichen mit den Kontakten der ersten und zweiten mikroelektronischen Elemente der ersten Einheit fluchten.
  17. Mikroelektronische Anordnung nach Anspruch 15, wobei der Wärmeverteiler Wärmeverteilerabschnitte aufweist, die voneinander beabstandet sind.
  18. Mikroelektronische Anordnung nach Anspruch 15, wobei der Wärmeverteiler an der zweiten Oberfläche des dielektrischen Elements der ersten Einheit befestigt ist.
  19. Mikroelektronische Anordnung nach Anspruch 15, wobei die Leitungen Bondingdrähte sind.
  20. Mikroelektronische Anordnung nach Anspruch 15, wobei der Wärmeverteiler im Wesentlichen ebene Oberflächen aufweist, die jeweiligen Rückflächen der ersten und zweiten mikroelektronischen Elemente der ersten Einheit zugewandt sind.
  21. System mit einer Anordnung nach Anspruch 1 und einer oder mehreren anderen elektronischen Komponenten, die elektrisch mit der Anordnung verbunden sind.
  22. System nach Anspruch 21, das des Weiteren ein Gehäuse aufweist, wobei die Anordnung und die anderen elektronischen Komponenten an dem Gehäuse angebracht sind.
  23. System mit einer Anordnung nach Anspruch 15 und einer oder mehreren anderen elektronischen Komponenten, die elektrisch mit der Anordnung verbunden sind.
  24. System nach Anspruch 23, das des Weiteren ein Gehäuse aufweist, wobei die Anordnung und die anderen elektronischen Komponenten an dem Gehäuse angebracht sind.
DE202011110802.7U 2010-10-19 2011-10-14 Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert Expired - Lifetime DE202011110802U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/907,522 US8553420B2 (en) 2010-10-19 2010-10-19 Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US12/907,522 2010-10-19

Publications (1)

Publication Number Publication Date
DE202011110802U1 true DE202011110802U1 (de) 2016-06-15

Family

ID=44903389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202011110802.7U Expired - Lifetime DE202011110802U1 (de) 2010-10-19 2011-10-14 Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert

Country Status (8)

Country Link
US (3) US8553420B2 (de)
EP (1) EP2630657A1 (de)
JP (1) JP5883456B2 (de)
KR (1) KR101941615B1 (de)
CN (1) CN103262237B (de)
DE (1) DE202011110802U1 (de)
TW (1) TWI480960B (de)
WO (1) WO2012054335A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US8633576B2 (en) * 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) * 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
JP2015523742A (ja) * 2012-08-02 2015-08-13 テッセラ，インコーポレイテッド ２以上のダイにおける複数ダイ・フェースダウン・スタッキング
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
KR101640126B1 (ko) * 2014-06-12 2016-07-15 주식회사 에스에프에이반도체 반도체 패키지 제조방법
US9953957B2 (en) 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC
KR102534732B1 (ko) 2016-06-14 2023-05-19 삼성전자 주식회사 반도체 패키지
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
US11049791B1 (en) * 2019-12-26 2021-06-29 Intel Corporation Heat spreading layer integrated within a composite IC die structure and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941033A (en) 1988-12-27 1990-07-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same

Family Cites Families (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62107391A (ja) 1985-11-06 1987-05-18 Nippon Texas Instr Kk 情報記憶媒体
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5369552A (en) 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5998864A (en) 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
KR100204753B1 (ko) 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5892660A (en) 1996-08-29 1999-04-06 Micron Technology, Inc. Single in line memory module adapter
WO1998012568A1 (en) 1996-09-18 1998-03-26 Hitachi, Ltd. Process for producing semiconductor device and semiconductor device
JP3619523B2 (ja) 1996-12-04 2005-02-09 株式会社ルネサステクノロジ 半導体装置
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
JP3718039B2 (ja) 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
US6742098B1 (en) 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6021048A (en) 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6369444B1 (en) 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US7525813B2 (en) 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
US6353539B1 (en) 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6093029A (en) 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
US6201695B1 (en) 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
SE519108C2 (sv) 1999-05-06 2003-01-14 Sandvik Ab Belagt skärverktyg för bearbetning av grått gjutjärn
TW409377B (en) 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
JP3360655B2 (ja) 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP2001053243A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
US6731009B1 (en) 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP3462166B2 (ja) * 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
SG95637A1 (en) 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
US6472741B1 (en) 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6385049B1 (en) 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
JP2003101207A (ja) * 2001-09-27 2003-04-04 Nec Kyushu Ltd 半田ボールおよびそれを用いた部品接続構造
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
SG118103A1 (en) 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
KR100480909B1 (ko) 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
TW523890B (en) 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
SG121705A1 (en) 2002-02-21 2006-05-26 United Test & Assembly Ct Ltd Semiconductor package
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
DE10215654A1 (de) 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US6924496B2 (en) 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
KR100958400B1 (ko) * 2002-06-05 2010-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2004063767A (ja) 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
US6762942B1 (en) 2002-09-05 2004-07-13 Gary W. Smith Break away, high speed, folded, jumperless electronic assembly
TW557556B (en) 2002-09-10 2003-10-11 Siliconware Precision Industries Co Ltd Window-type multi-chip semiconductor package
AU2003301632A1 (en) 2002-10-22 2004-05-13 Unitive International Limited Stacked electronic structures including offset substrates
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
TW200419752A (en) 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
TWI313049B (en) 2003-04-23 2009-08-01 Advanced Semiconductor Eng Multi-chips stacked package
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
SG148877A1 (en) 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7095104B2 (en) 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP2005166892A (ja) 2003-12-02 2005-06-23 Kingpak Technology Inc スタック型小型メモリカード
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
JP2005251957A (ja) 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
US7489517B2 (en) * 2004-04-05 2009-02-10 Thomas Joel Massingill Die down semiconductor package
US7078808B2 (en) 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
US7525189B2 (en) * 2004-05-21 2009-04-28 Nec Corporation Semiconductor device, wiring board, and manufacturing method thereof
KR20050119414A (ko) 2004-06-16 2005-12-21 삼성전자주식회사 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
KR20060004298A (ko) 2004-07-09 2006-01-12 삼성테크윈 주식회사 무선 전자 라벨
US7381593B2 (en) 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP4601365B2 (ja) 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US20060097400A1 (en) * 2004-11-03 2006-05-11 Texas Instruments Incorporated Substrate via pad structure providing reliable connectivity in array package devices
US7786567B2 (en) * 2004-11-10 2010-08-31 Chung-Cheng Wang Substrate for electrical device and methods for making the same
US7217994B2 (en) 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
TWI256092B (en) 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
US7755179B2 (en) * 2004-12-20 2010-07-13 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
KR20060080424A (ko) 2005-01-05 2006-07-10 삼성전자주식회사 멀티 칩 패키지를 장착하는 메모리 카드
US7205656B2 (en) 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
KR100630741B1 (ko) * 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7196427B2 (en) 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7250675B2 (en) 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density
KR101070913B1 (ko) * 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
DE102005041451A1 (de) 2005-08-31 2007-03-01 Infineon Technologies Ag Elektronische Steckeinheit
JP4108701B2 (ja) 2005-09-12 2008-06-25 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US20070152310A1 (en) 2005-12-29 2007-07-05 Tessera, Inc. Electrical ground method for ball stack package
KR100673965B1 (ko) 2006-01-11 2007-01-24 삼성테크윈 주식회사 인쇄회로기판 및 반도체 패키지 제조방법
JP2007188916A (ja) * 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
KR100690247B1 (ko) 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
US20070176297A1 (en) 2006-01-31 2007-08-02 Tessera, Inc. Reworkable stacked chip assembly
WO2007088757A1 (ja) 2006-02-02 2007-08-09 Matsushita Electric Industrial Co., Ltd. メモリカードおよびメモリカードの製造方法
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
KR20070088177A (ko) 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
US7368319B2 (en) 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
CN100511588C (zh) 2006-04-14 2009-07-08 泰特科技股份有限公司 导线架型芯片级封装方法
SG136822A1 (en) 2006-04-19 2007-11-29 Micron Technology Inc Integrated circuit devices with stacked package interposers
TW200743190A (en) 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
JP5026736B2 (ja) 2006-05-15 2012-09-19 パナソニックヘルスケア株式会社 冷凍装置
CN101473437B (zh) * 2006-06-20 2011-01-12 Nxp股份有限公司 集成电路以及采用该集成电路的装置
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US7906844B2 (en) 2006-09-26 2011-03-15 Compass Technology Co. Ltd. Multiple integrated circuit die package with thermal performance
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100825784B1 (ko) 2006-10-18 2008-04-28 삼성전자주식회사 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
US7772683B2 (en) 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP2008177241A (ja) * 2007-01-16 2008-07-31 Toshiba Corp 半導体パッケージ
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP5285224B2 (ja) 2007-01-31 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2008198841A (ja) 2007-02-14 2008-08-28 Elpida Memory Inc 半導体装置
JP2008235576A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 電子部品の放熱構造及び半導体装置
US20080237844A1 (en) * 2007-03-28 2008-10-02 Aleksandar Aleksov Microelectronic package and method of manufacturing same
US7638869B2 (en) * 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
US20080237887A1 (en) * 2007-03-29 2008-10-02 Hem Takiar Semiconductor die stack having heightened contact for wire bond
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
CN100539128C (zh) * 2007-05-30 2009-09-09 力成科技股份有限公司 避免半导体堆叠发生微接触焊点断裂的封装堆叠装置
US20080296717A1 (en) * 2007-06-01 2008-12-04 Tessera, Inc. Packages and assemblies including lidded chips
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR101341566B1 (ko) 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7442045B1 (en) * 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
US20090051043A1 (en) 2007-08-21 2009-02-26 Spansion Llc Die stacking in multi-die stacks using die support mechanisms
US7872340B2 (en) 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7880310B2 (en) 2007-09-28 2011-02-01 Intel Corporation Direct device attachment on dual-mode wirebond die
US7851267B2 (en) * 2007-10-18 2010-12-14 Infineon Technologies Ag Power semiconductor module method
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US20090168374A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
US8138610B2 (en) 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8354742B2 (en) 2008-03-31 2013-01-15 Stats Chippac, Ltd. Method and apparatus for a package having multiple stacked die
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US20100044861A1 (en) * 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
US8253231B2 (en) 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
KR101479461B1 (ko) 2008-10-14 2015-01-06 삼성전자주식회사 적층 패키지 및 이의 제조 방법
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
KR20100050981A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 스택 패키지
JP5176893B2 (ja) * 2008-11-18 2013-04-03 日立金属株式会社 はんだボール
US8049339B2 (en) 2008-11-24 2011-11-01 Powertech Technology Inc. Semiconductor package having isolated inner lead
US7951643B2 (en) 2008-11-29 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20100193930A1 (en) 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
KR20120068985A (ko) * 2009-03-13 2012-06-27 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
TWI401785B (zh) 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
KR20100134354A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
TWM370767U (en) 2009-06-19 2009-12-11 fu-zhi Huang Modulized computer
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US20110085304A1 (en) 2009-10-14 2011-04-14 Irvine Sensors Corporation Thermal management device comprising thermally conductive heat spreader with electrically isolated through-hole vias
US10128206B2 (en) 2010-10-14 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
TW201239998A (en) 2011-03-16 2012-10-01 Walton Advanced Eng Inc Method for mold array process to prevent peripheries of substrate exposed
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8723327B2 (en) 2011-10-20 2014-05-13 Invensas Corporation Microelectronic package with stacked microelectronic units and method for manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941033A (en) 1988-12-27 1990-07-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5347159A (en) 1990-09-24 1994-09-13 Tessera, Inc. Semiconductor chip assemblies with face-up mounting and rear-surface connection to substrate
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same

Also Published As

Publication number Publication date
KR101941615B1 (ko) 2019-01-23
US20120092832A1 (en) 2012-04-19
KR20140001898A (ko) 2014-01-07
CN103262237A (zh) 2013-08-21
CN103262237B (zh) 2016-06-15
US9312239B2 (en) 2016-04-12
US20150145117A1 (en) 2015-05-28
WO2012054335A8 (en) 2013-06-06
JP5883456B2 (ja) 2016-03-15
TWI480960B (zh) 2015-04-11
US8553420B2 (en) 2013-10-08
US20140035121A1 (en) 2014-02-06
WO2012054335A1 (en) 2012-04-26
JP2013540371A (ja) 2013-10-31
TW201222682A (en) 2012-06-01
EP2630657A1 (de) 2013-08-28
US8941999B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE69433736T2 (de) Mehrchipmodul
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE102018207345B4 (de) Flexible Wärmeverteilungskappe
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE3783266T2 (de) Loesbares montierungssystem fuer halbleiter auf einem leitenden substrat.
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE112011105977T5 (de) Raster-Interposer
DE112017007904T5 (de) Leistungsverbesserte, gestapelte Chip-Größenordnungs-Package-Lösung mit integriertem Die-Anbringungs-Film
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE10023823A1 (de) Multichip-Gehäuse
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE112005003273T5 (de) Eingebetteter Wärmeverteiler
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE10334426A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R207 Utility model specification
R156 Lapse of ip right after 3 years
R073 Re-establishment requested
R124 Re-establishment decision now final