DE102004009056B4 - Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat - Google Patents

Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat Download PDF

Info

Publication number
DE102004009056B4
DE102004009056B4 DE102004009056A DE102004009056A DE102004009056B4 DE 102004009056 B4 DE102004009056 B4 DE 102004009056B4 DE 102004009056 A DE102004009056 A DE 102004009056A DE 102004009056 A DE102004009056 A DE 102004009056A DE 102004009056 B4 DE102004009056 B4 DE 102004009056B4
Authority
DE
Germany
Prior art keywords
semiconductor
rewiring
substrate
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004009056A
Other languages
English (en)
Other versions
DE102004009056A1 (de
Inventor
Jochen Thomas
Wolfgang Hetzel
Ingo Wennemuth
Peter Weitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004009056A priority Critical patent/DE102004009056B4/de
Priority to PCT/DE2005/000302 priority patent/WO2005081316A2/de
Publication of DE102004009056A1 publication Critical patent/DE102004009056A1/de
Priority to US11/466,279 priority patent/US8624372B2/en
Application granted granted Critical
Publication of DE102004009056B4 publication Critical patent/DE102004009056B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen (10) mit einem Umverdrahtungssubstrat (1), wobei das Verfahren folgende Verfahrensschritte aufweist:
– Bereitstellen einer metallkaschierten isolierenden Trägerplatte (19) zwecks Herstellung eines Nutzens,
– Einbringen von Bondkanälen (18) im Zentrum und Durchkontakten (8) in Randbereichen (11) der Halbleiterpositionen des Trägersubstrats (19);
– Strukturieren einer metallkaschierten Unterseite (2) des Trägersubstrats (19) zu Außenkontaktflecken (7) in den Positionen der Durchkontakte (8);
– Strukturieren einer metallkaschierten Oberseite (4) des Trägersubstrats (19) zu einer Umverdrahtungsstruktur (3) mit Außenkontaktflecken (7) gegenüberliegend zu den Außenkontaktflecken (7) der Unterseite (2) in den Positionen der Durchkontakte (8) und mit Umverdrahtungsleitungen (9) zu Kontaktanschlussflächen (23) im Bereich der zentralen Bondkanäle (18);
– Aufbringen je eines Halbleiterchips (6) auf das Umverdrahtungssubstrat (1) in den Halbleiterpositionen unter Herstellen elektrischer Verbindungen zwischen der Umverdrahtungsstruktur (3) und dem Halbleiterchip (6); - gleichzeitiges Aufbringen jeweils einer Abdeckung (24) aus einer Kunststoffmasse...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat, insbesondere betrifft die Erfindung eine Bauteilanordnung zum Stapeln von Halbleiterbauteilen mit einem Umverdrahtungssubstrat, das eine Oberseite für ein zu stapelndes Halbleiterbauteil und eine Unterseite für das Anbringen von Außenkontakten aufweist.
  • Bei herkömmlichen Halbleiterbauteilen mit einem Umverdrahtungssubstrat sind auf der Unterseite des Umverdrahtungssubstrats Außenkontakte angeordnet, und auf der Oberseite des Umverdrahtungssubstrats ist wenigstens ein Halbleiterchip, beispielsweise ein Speicherbauteil, wie ein DRAM im Zentrum des Umverdrahtungssubstrats angeordnet.
  • Soll ein derartiges herkömmliches Bauteil als stapelbares Halbleiterbauteil für ein Halbleitermodul aus gestapelten Halbleiterbauteilen eingesetzt werden, so können nur die Randbereiche des Umverdrahtungssubstrats für das Anbringen von Außenkontakten eines gestapelten Halbleiterbauteils zur Verfügung stehen, da das Zentrum des Umverdrahtungssubstrats von dem Halbleiterchip eingenommen wird. Die Anzahl und Anordnung von Außenkontakten des zu stapelnden Halbleiterbauteils ist dadurch sehr eingeschränkt, sodass eine hohe Anzahl bekannter Gehäusetypen, wie BGA(Ball Grid Array) oder LGA(Land Grid Array)-Gehäuse, nicht auf einem herkömmlichen Halbleiterbauteil mit Umverdrahtungssubstrat gestapelt werden können.
  • Eine Lösung dieses Stapelproblems ist aus der Druckschrift DE 101 38 278 C1 bekannt. Zum Stapeln werden herkömmliche Halbleiterbauteile mit BGA oder LGA-Gehäuse mit zusätzlichen flexiblen Umverdrahtungsfolien versehen, die großflächiger sind, als die zu stapelnden Halbleiterbauteile und die über den Rand der Halbleiterbauteile hinaus ragen, sodass sie in Richtung auf ein darunter angeordnetes Halbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter angeordneten Halbleiterbauteil elektrisch verbunden werden können.
  • Ein Halbleitermodul mit derartig gestapelten Halbleiterbauteilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal auch die abgebogene Umverdrahtungsfolie einen Biegeradius erfordert, der nicht unterschritten werden kann, ohne Mikrorisse in den auf der Umverdrahtungsfolie angeordneten Umverdrahtungsleitungen zu riskieren.
  • Aus der Druckschrift 2003/0 107 118 A1 ist ein stapelbares Speicherhalbleiterbauteil mit einem zentralen Bondkanal bekannt, wobei die einzelnen Halbleiterchips beim Stapeln so aufeinander gelegt werden, dass jeweils die Rückseite eines Chips an der Abdeckung des benachbarten Chips stoffschlüssig anliegt und eine aushärtende Adhäsionsschicht vorgesehen ist.
  • Aus der Druckschrift US 5 956 233 A ist ein Speichermodul bekannt, welches eine gedruckte Leiterplatte und mindestens eine an eine erste Seite der gedruckten Leiterplatte anschließende Baugruppe mit integrierter Schaltung umfasst, wobei die Baugruppen mit integrierter Schaltung eine erste und eine zweite Schaltungseinheit umfassen, welche stapelbar und untereinander elektrisch verbunden sind.
  • Aus den Druckschriften US 6 522 018 B1 und US 6 072 233 A ist ein stapelbares Halbleiterbauteil mit Lotkugeln als Außenkontakten bekannt.
  • Aus der Druckschrift US 6 528 722 B2 ist eine Vergießform bekannt, die es ermöglicht, den Bondkanal und die Seitenränder eines Halbleiterchips gleichzeitig zu umhüllen.
  • Ein Verfahren zum Aufbringen einer Abdeckung aus einer Kunststoffmasse auf ein Halbleiterbauteil ist aus der Druckschrift US 2002/0 173 070 A1 bekannt.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauteils mit Umverdrahtungssubstrat anzugeben, das in beliebiger Zahl aufeinander stapelbar ist, um ein Halbleitermodul zu bilden. Ferner ist es Aufgabe der Erfindung, dass dieses stapelbare Bauteil mit unterschiedlich aufgebauten Basisbauteilen und mit unterschiedlich aufgebauten obersten Halbleiterbauteilen zu einem Halbleitermodul kombiniert werden kann. Darüber hinaus ist es Aufgabe der Erfindung ein Halbleiterbauteil mit einem Umverdrahtungssubstrat anzugeben, mit dem ein Stapeln nicht auf wenige vorgegebene Muster von Halbleiterbauteilen eingeschränkt ist, sondern bei dem die Anordnung und Zuordnung von verbindenden Außenkontakten beliebig variiert werden kann. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächenbedarf eines Halbleitermoduls zu minimieren, insbesondere den Raumbedarf eines Speichermoduls aus DRAM-Halbleiterbauteilen zu verkleinern.
  • Gelöst wird diese Aufgabe mit dem Gegenstand des unabhängigen Anspruchs. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Ein Halbleiterbauteil wird mit einem Umverdrahtungssubstrat als Stapelelement von Halbleiterbauteilstapeln angegeben. Das Umverdrahtungssubstrat des Halbleiterbauteils weist eine Unterseite und eine Oberseite auf. Auf der Oberseite und auf der Unterseite sind einander gegenüberliegende Außenkontaktflecken in Randbereichen des Umverdrahtungssubstrats angeordnet. Diese einander gegenüber liegenden Außenkontaktflecken sind über Durchkontakte elektrisch miteinander verbunden.
  • Die Außenkontaktflecken umgeben einen im Zentrum des Umverdrahtungssubstrats angeordneten Halbleiterchip. Der Halbleiterchip ist mit seiner aktiven Oberseite auf einer der Umverdrahtungsseiten derart angeordnet, dass die auf der aktiven Oberseite angeordneten Kontaktflächen des Halbleiterchips in einem zentralen Bondkanal des Umverdrahtungssubstrats angeordnet sind. Dieser zentrale Bondkanal wird von einer Öffnung im Zentrum des Umverdrahtungssubstrats gebildet. Über Bondverbindungen in dem zentralen Bondkanal sind die Kontaktflächen des Halbleiterchips mit einer Umverdrahtungsstruktur auf der gegenüberliegenden Umverdrahtungssubstratseite verbunden.
  • Diese Umverdrahtungsstruktur weist Umverdrahtungsleitungen auf, welche sich von dem zentralen Bondkanal zu den Außenkontaktflecken erstrecken. Der Halbleiterchip ist auf seinen Seitenrändern unter Freilassung der in den Randbereichen des Umverdrahtungssubstrats angeordneten Außenkontaktflecken von einer Kunststoffmasse abgedeckt. Die Umverdrahtungsstruktur auf der dem Halbleiterchip gegenüber liegenden Umverdrahtungsseite ist teilweise von einer Abdeckung aus Kunststoffmasse abgedeckt, die gleichzeitig den Bondkanal füllt und die Außenkontaktflecken im Randbereich des Umverdrahtungssubstrats freilässt.
  • Dieses Halbleiterbauteil hat den Vorteil, dass es den Trend zum Stapeln einzelner Halbleiterbauteile in separaten Gehäusen, die so genannte ”Package On Package” (POP)-Technik unterstützt, die erhebliche Vorteile gegenüber Bauteilen mit gestapelten Halbleiterchips, den so genannten Multichippackages (MCP) aufweist. Mit dem Stapeln einzelner Halbleiterbauteile ist der Vorteil einer erhöhten Ausbeute des Stapels verbunden, da die einzelnen Stapelelemente vor dem Stapeln getestet werden können. Insbesondere für Speicherbauteile ist es möglich, vor dem Stapeln einen ”Burn-in”-Test durchzuführen. Auch wird durch das Bauteil die Modularität unterstützt. Es können nämlich die Einzelelemente des Stapels unterschiedlich spezifiziert werden.
  • Diese Vorteile wirken sich bis zum Endkunden aus, der nun in vorteilhafter Weise eine Auswahl der POP-Stapelelemente treffen kann. Dabei können einzelne POP-Halbleiterbauteile bereits einen Stapel darstellen. Beispielsweise kann somit ein Stapel aus DRAM's, der als vorgefertigter Speicherstapel dem Kunden angeboten werden kann, vom Kunden mit einem Logikhalbleiterbauteil zur Ansteuerung versehen werden. Mit dem oben angegebenen Halbleiterbauteil wird auch das Problem überwunden, DRAM-Halbleiterbauteile zu stapeln. Diese Speicherbauteile haben im Gegensatz zu herkömmlichen Halbleiterbauteilen einen Halbleiterchip, der seine Kontaktflächen nicht im Randbereich des Halbleiterchips aufweist, sondern vielmehr seine Kontaktflächen zentral häufig in zwei parallelen Kontaktflä chenreihen angeordnet hat. Die Problematik besteht nämlich darin, von den zentralen Kontaktflächen zu den Außenkontaktflecken im Randbereich auf dem Umverdrahtungssubstrat zu gelangen. Dieses wird durch die Umverdrahtungsleitungen der Umverdrahtungsstruktur, die sich von dem Bondkanal zu den Außenkontaktflecken erstrecken, gelöst.
  • Ein weiteres Problem ist die Stabilität eines derartigen Stapelelementes und die damit verbundene Gesamtstabilität bei gleichzeitiger Minimierung der Dicke des Umverdrahtungssubstrats. Diese Stabilität wird durch ein Verstärken der Seitenränder des Halbleiterchips, mithilfe einer Kunststoffmasse, erreicht. Darüber hinaus wird die Stabilität des Halbleiterbauteils dadurch unterstützt, dass nicht nur die Bondverbindungen des Bondkanals in eine Kunststoffmasse eingebettet werden, sondern dass sich diese Abdeckung über auch über Teile der Umverdrahtungsstruktur auf dem Umverdrahtungssubstrat unter Freilassung der Außenkontaktflecken im Randbereich des Umverdrahtungssubstrats erstreckt. Somit wird sowohl die Unterseite als auch die Oberseite des Umverdrahtungssubstrats des Halbleiterbauteils mechanisch verstärkt, ohne den Raumbedarf zu erhöhen.
  • Dazu ist der Durchmesser der Außenkontakte auf den Außenkontaktflecken so bemessen, dass er etwa der Summe aus der Dicke d des Halbleiterchips und der Dicke a der Abdeckung entspricht, bzw. nur geringfügig die Summe dieser beiden Dicken übersteigt. (a + d) ≤ D ≤ 1,5 (a + d) Mit D = Durchmesser der Außenkontakte; d = Dicke der Abdeckung auf der Umverdrahtungsstruktur; a = Dicke des Halbleiterchips.
  • Die Außenkontaktflecken weisen auf der Umverdrahtungssubstratseite, auf welcher der Halbleiterchip angeordnet ist, Außenkontakte auf. Diese Außenkontakte umgeben den Halbleiterchip und ragen über den Halbleiterchip hinaus, da ihr Außendurchmesser D größer als die Dicke d des Halbleiterchips ist.
  • Dies hat den Vorteil, dass auf der dem Halbleiterchip gegenüberliegenden Seite des Umverdrahtungssubstrats lediglich die Umverdrahtungsstruktur mit Außenkontaktflecken, Umverdrahtungsleitungen und Kontaktanschlussflächen für die Bondverbindungen im Bondkanal angeordnet sind. Somit kann diese Umverdrahtungsstruktur jeder beliebigen Anordnung von Außenkontakten eines zu stapelnden Halbleiterbauteils angepasst sein. Dazu müssen lediglich die Außenkontaktflecken, die bei einem Stapelelement auf den Rändern des Umverdrahtungssubstrats angeordnet sind, nun dem Muster, bzw. der Matrix der Außenkontakte des zu stapelnden Halbleiterbauteils angepasst werden. Lediglich der Bondkanal mit seiner Kunststoffabdeckung wäre von Außenkontakten eines auf der Umverdrahtungsstruktur zu stapelnden Halbleiterbauteils frei zu halten.
  • Die Außenkontaktflecken weisen auf der Umverdrahtungssubstratseite, welche dem Halbleiterchip gegenüberliegt, Außenkontakte auf, die ihrerseits die Abdeckung der Umverdrahtungsstruktur umgeben und mit ihrer Höhe über die Abdeckung hinaus ragen. Um bei dem Stapel aus Halbleiterbauteilen einen Kontakt dieser Außenkontakte zu dem nächsten Halbleiterbauteil zu gewährleisten, ragen die Außenkontakte in ihrer Höhe nicht nur über die Abdeckung hinaus, sondern überragen die Abdeckung um mindestens die Dicke eines Halbleiterchips. Somit kann ein Halbleiterbauteil auf dem anderen gestapelt werden, ohne dass die Gefahr besteht, dass eine Verbindung zu den übergeordneten oder untergeordneten Außenkontaktflecken beim Stapeln mehrerer Halbleiterbauteile nicht erreicht wird.
  • Der Halbleiterchip ist mit seiner aktiven Oberseite in Bezug auf die Umverdrahtungsstruktur, die sich gegenüberliegend zu dem Halbleiterchip auf dem Umverdrahtungssubstrat befindet, derart fixiert, dass die Kontaktflächen der aktiven Oberseite des Halbleiterchips in dem zentralen Bondkanal des Umverdrahtungssubstrats geordnet sind. Dazu kann die Umverdrahtungsstruktur Umverdrahtungsleitungen aufweisen, die sich, eine Sollbruchstelle aufweisend, über den Bondkanal erstrecken.
  • Nach der Fixierung des Halbleiterchips auf dem Umverdrahtungssubstrat werden die Kontaktflächen unter Abriss der Sollbruchstelle gebondet werden. Alternativ können in der Umverdrahtungsstruktur rund um den Bondkanal Kontaktanschlussflächen vorgesehen werden, sodass es möglich ist, nach dem Fixieren des Halbleiterchips, zu der Umverdrahtungsstruktur mittels Bondtechnik Bonddrähte von den Kontaktflächen des Halbleiterchips zu den Kontaktanschlussflächen auf der gegenüberliegenden Seite der Umverdrahtungsstruktur zu bonden.
  • In beiden Fällen ist von Vorteil, dass gegenüber herkömmlichen Bauteilen nicht nur die Bondverbindungen des Bondkanals in einer Kunststoffmasse eingebettet sind, sondern dass sich die Kunststoffmasse unter Freilassung der Außenkontaktflecken über die gesamte Umverdrahtungsstruktur erstrecken kann. Dieser großflächige Bondkanalschutz kann durch das Design des ”Moldkörpers” so ausgeführt werden, dass nicht nur eine höhere Festigkeit für das Halbleiterbauteil auftritt, sondern auch die Durchbiegung oder Durchwölbung, die auch ”Warpage” genannt wird, minimiert ist.
  • Weiterhin ist es vorgesehen, dass mehrere Halbleiterbauteile auf einem Nutzen hergestellt und ausgeliefert werden. Dazu weist der Nutzen in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen auf. Diese Halbleiterbauteilpositionen sind auf einem metallkaschierten Trägersubstrat, wie beispielsweise einer Kunststofffolie angeordnet. Die derart auf dem Nutzen angeordneten Halbleiterbauteile entsprechen dem oben erörterten Halbleiterbauteil.
  • Weiterhin ist es vorgesehen, aus den Halbleiterbauteilen nach erfolgreichem Funktionstest und/oder erfolgreichem ”Burn-in”-Test durch Stapeln einen Halbleitermodul zusammenzubauen. Dazu weist das Halbleitermodul als gestapeltes Halbleiterbauteil mindestens eines der oben erörterten Halbleiterbauteile als Stapelelement auf. Das Halbleitermodul kann aber auch aus mehreren der oben erörterten Halbleiterbauteile aufgebaut sein. Dabei kann das oberste gestapelte Halbleiterbauteil des Halbleitermoduls auch auf den Randbereichen eine Abdeckung aus Kunststoffmasse aufweisen, sodass die dort befindlichen Außenkontaktflecken durch diese Kunststoffmasse zusätzlich abgedeckt sind. Damit wird die Gesamtstabilität des Halbleitermoduls erhöht und eine höhere Formstabilität erreicht, da nun auch die Randbereiche der Umverdrahtungssubstratseite des obersten Halbleiterbauteils mit Kunststoff bedeckt sind.
  • Die Rückseiten des Halbleiterchips, die nicht mit einer Kunststoffmasse bedeckt sind, sind in dem Halbleiterbauteilstapel auf den Abdeckungen aus Kunststoffmasse des benachbar ten Halbleiterbauteils angeordnet. Durch das Aufliegen der Rückseite der Halbleiterchips auf den Abdeckungen der nächsten benachbarten Halbleiterbauteile wird gleichzeitig ein automatisches Begrenzen des Aufschmelzens der Außenkontakte beim Zusammenbau des Halbleitermoduls erreicht. Außerdem wird damit der minimalste Raumbedarf verwirklicht.
  • Zusätzlich können die Rückseiten der Halbleiterchips in dem Halbleiterbauteilstapel mit Adhäsionsschichten versehen sein. Diese Adhäsionsschichten ermöglichen eine stoffschlüssige Verbindung zwischen den Rückseiten der Halbleiterchips und den Abdeckungen aus Kunststoffmasse. Beim Auflöten der Außenkontakte auf den jeweiligen Außenkontaktflecken benachbarter Halbleiterbauteile können diese Adhäsionsschichten gleichzeitig aushärten und vernetzen. Dies hat den Vorteil einer weiteren Festigkeitserhöhung des Halbleitermoduls.
  • Die freiliegende Rückseite eines obersten Halbleiterchips des obersten Halbleiterbauteils eines Halbleitermoduls kann von einer Wärmesenke abgedeckt sein. Eine solche Wärmesenke kann unterschiedliche Formen aufweisen. Der Körper der Wärmesenke kann mit Kühlrippen ausgestattet sein und das Material der Wärmesenke ist vorzugsweise Aluminium oder eine Aluminiumlegierung. Zur Erhöhung der Wärmeabstrahlung kann diese Wärmesenke auf ihrer Oberfläche geschwärzt sein. Somit kann auf eine einfache Weise das Halbleitermodul mit einem ”Heatspreader” zur Wärmeableitung verbunden sein.
  • Ein Verfahren zur Herstellung eines Stapels aus Halbleiterbauteilen kann in drei Stufen erfolgen. Zunächst werden mehrere Halbleiterbauteile auf einem Nutzen hergestellt, wobei die Bauteile in Zeilen und Spalten auf dem Nutzen in Halbleiterbauteilpositionen angeordnet sind. Bereits der Nutzen kann unterschiedlichen Prüfverfahren unterworfen werden. Anschließend wird in einer zweiten Stufe der Nutzen in einzelne stapelbare Halbleiterbauteile getrennt. Diese Halbleiterbauteile werden nun ihrerseits den unterschiedlichsten Tests, einschließlich eines ”Burn-in”-Tests, unterworfen, bevor sie in einer dritten Stufe zu einem Halbleitermodul zusammengebaut werden.
  • Ein Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen für mehrere stapelbare Halbleiterbauteile mit einem Umverdrahtungssubstrat weist nachfolgende Verfahrensschritte auf. Zunächst wird eine metallkaschierte isolierende Trägerplatte bereitgestellt. Anschließend werden Bondkanäle im Zentrum und Durchkontakte in Randbereichen der Halbleiterbauteilpositionen in das Trägersubstrat eingebracht. Schließlich wird die metallkaschierte Unterseite zu Außenkontaktflecken in den Positionen der Durchkontakte strukturiert. Anschließend kann die Oberseite des Trägersubstrats zu einer Umverdrahtungsstruktur mit Außenkontaktflecken gegenüberliegend zu den Außenkontaktflecken der Unterseite in den Positionen der Durchkontakte strukturiert werden. Gleichzeitig mit dieser Strukturierung werden Umverdrahtungsleitungen zu Kontaktanschlussflächen im Bereich des zentralen Bondkanals realisiert. Danach werden Halbleiterchips auf das Umverdrahtungssubstrat in den Halbleiterbauteilpositionen unter Herstellen elektrischer Verbindungen zwischen der Umverdrahtungsstruktur und dem Halbleiterchip aufgebracht.
  • Anschließend wird eine Kunststoffmasse als Abdeckung der Umverdrahtungsstruktur und zum Abdecken der Seitenränder der Halbleiterchips auf den Nutzen aufgebracht. Schließlich können noch auf den Nutzen Außenkontakte auf den entsprechenden Außenkontaktflecken auf einer der Seiten des Umverdrahtungssubstrats positioniert werden. Je nach dem, ob diese Außenkontakte auf der Umverdrahtungsseite angebracht werden, auf der sich der Halbleiterchip befindet oder auf der Umverdrahtungsseite, auf der sich die Umverdrahtungsstruktur befindet, wird von einer ”Face-up”-Orientierung bzw. einer ”Face-down”-Orientierung gesprochen.
  • Die Herstellung der Halbleiterbauteile in Halbleiterbauteilpositionen eines Nutzens hat den Vorteil, dass der größte Teil der Herstellungsschritte parallel für alle Bauteile gleichzeitig erfolgen kann. So kann das Einbringen von Bondkanälen mittels Stanzen gleichzeitig für alle Halbleiterbauteile eines Nutzens erfolgen. Mit dem Ausstanzen der Bondkanäle können auch Durchgangslöcher für die späteren Durchkontakte vorbereitet werden. Eine andere Technologie zum Einbringen der Bondkanäle wird angewandt, wenn sich über diesen Bondkanälen Umverdrahtungsleitungen mit Sollbruchstellen erstrecken sollen. In diesem Fall ist ein Ausstanzen nicht angebracht, vielmehr kann durch Laserabtrag oder durch Auflösen der Trägerplatte im Bereich der Bondkanäle eine geeignete Struktur verwirklicht werden.
  • Das Strukturieren der metallkaschierten Oberflächen auf der Unterseite und/oder Oberseite des Trägersubstrats kann mittels Photolithographietechnik, Druckstrahltechnik, Schablonendrucktechnik oder Siebdrucktechnik erfolgen. Mit diesen Techniken wird lediglich eine Schutzmaske für die Metallstruktur hergestellt, die auf den Ober- bzw. auf den Unterseiten zurückbleiben sollen. Die eigentliche Strukturierung kann dann mittels Ätztechniken oder Plasmaätztechniken der nicht geschützten Metallschichtbereiche erfolgen. Während die Photolithographietechnik, die Schablonendrucktechnik oder die Siebdrucktechnik parallel und großflächig eine Struktur aufbringen können, wird mit der Druckstrahltechnik die Struktur der Schutzmaske ähnlich einem Aufbringen mittels eines Tintenstrahldruckers seriell erstellt.
  • Das Aufbringen der Halbleiterchips auf das Umverdrahtungssubstrat kann mittels Klebetechnik oder Löttechnik erfolgen, sodass in beiden Fällen eine stoffschlüssige Verbindung zwischen dem Umverdrahtungssubstrat und dem Halbleiterchip entsteht. Dazu wird der Halbleiterchip auf den Bondkanal in jeder der Halbleiterpositionen des Nutzens ausgerichtet.
  • Das anschließende Herstellen elektrischer Verbindungen zwischen den Kontaktflächen der Oberseite des Halbleiterchips und Kontaktanschlussflächen auf dem Umverdrahtungssubstrat im Bereich des Bondkanals kann mittels Bonddrahttechnik erfolgen. In dem Fall werden Bonddrahtverbindungen zwischen den Kontaktflächen des Halbleiterchips und den Kontaktanschlussflächen durch zwei Bondstellen pro Verbindung hergestellt. In dem anderen Fall, bei dem der Bondkanal von Umverdrahtungsleitungen überspannt wird, ist lediglich eine Bondstelle auf den Kontaktflächen des Halbleiterchips unter Abriss der Umverdrahtungsleitungen an ihren Sollbruchstellen erforderlich.
  • Das Abdecken, sowohl der Umverdrahtungsstruktur als auch der Seitenränder des Halbleiterchips, kann durch Drucken, Dispensieren oder Spritzgießen, auch ”Molden” genannt, erfolgen. Dabei wird dem ”Mold”-Verfahren aus Durchsatzgründen der Vorzug gegeben. Da sowohl der Halbleiterchipkantenschutz durch Beschichten der Seitenränder des Halbleiterchips als auch das Abdecken der Umverdrahtungsstruktur gleichzeitig mit dem Auffüllen des Bondkanals beim ”Mold”-Verfahren erfolgen kann. Die anderen Verfahren sind hingegen serielle Verfahren, die einen entsprechenden Zeitaufwand erfordern, sodass der Durchsatz entsprechend vermindert ist.
  • Nach dem Abdecken mithilfe einer Kunststoffmasse können die Außenkontakte auf die Außenkontaktflecken jeder der Halbleiterbauteilpositionen des Nutzens aufgebracht werden, bevor der Nutzen dann in einzelne stapelbare Halbleiterbauteile aufgeteilt wird. Diese stapelbaren Halbleiterbauteile können nach dem Auftrennen des Nutzens einzeln getestet werden, womit die Ausschussrate beim Zusammenbau zu einem gestapelten Halbleitermodul vermindert wird.
  • Für das Herstellen eines Halbleitermoduls wird ein Basisbauteil bereitgestellt, auf dem die stapelbaren Halbleiterbauteile gestapelt werden können. Dieses Basisbauteil kann bereits eines der stapelbaren Halbleiterbauteile sein. Es kann jedoch auch ein von dem Kunden spezifiziertes Halbleiterbauteil als Basisbauteil eingesetzt werden. Auf dieses bereitgestellte Basisbauteil können dann die oben erörterten stapelbaren Halbleiterbauteile aufgebracht werden. Dabei kann sich das oberste Halbleiterbauteil durch Anbringen einer Wärmesenke oder durch Anbringen einer zusätzlichen Abdeckung mit Kunststoffmasse von den übrigen stapelbaren Halbleiterbauteilen unterscheiden. Außerdem ist es möglich, durch Einsetzen eines obersten Halbleiterbauteils mit ”Face-up”-Orientierung, die dann oben liegende Umverdrahtungsstruktur für ein stapelbares kundenspezifisches weiteres Halbleiterbauteil vorzusehen.
  • Zusammenfassend ist festzustellen, dass das Stapeln einzelner Gehäuse mit der vorliegenden Erfindung erleichtert wird und im Ergebnis einen sehr kompakten und dünnen Stapel aus Speicherbauteilen ermöglicht. Somit stellt die Erfindung dünne, einzeln steckbare DRAM-Elemente für eine POP-Technik bereit. Dazu wird der DRAM-Halbleiterchip entweder in ”Face-down”-Orientierung oder in ”Face-up”-Orientierung auf einem dünnen Umverdrahtungssubstrat mit ein- oder zweiseitig strukturierten Kupferlagen montiert. Der zentral angeordnete Bondkanal wird durch ein Schutzmaterial, das durch Drucken, Dispensieren oder durch Spritzgießen bzw. Molden aufgebracht werden kann, geschützt.
  • Da die Kanten des Siliciumhalbleiterchips durch ihre Materialsprödigkeit besonders anfällig gegen mechanische Beanspruchung sind, wird ein Kantenschutz durch Beschichten der Seitenränder des Halbleiterchips mit einer Kunststoffmasse vorgesehen. Auch dieser Kantenschutz kann durch Drucken, Dispensieren oder durch Spritzguss aufgebracht werden. Wegen des hohen Durchsatzes, der Genauigkeit und der Reproduzierbarkeit der Ergebnisse wird das Spritzgussverfahren bevorzugt eingesetzt, zumal der Kantenschutz und der Schutz des Bondkanals gleichzeitig mittels Spritzguss hergestellt werden kann.
  • Die mechanische Belastung des Halbleiterchips ist beim Zusammenbau des Gehäuses und während der Testphasen hoch. Ferner können mechanische Beschädigungen während der Montage der Halbleitermodule insbesondere, beim Endkunden, bei einer Modulreparatur oder bei einem Modulaustausch, auftreten. Mithin ist der Schutz der bruchgefährdeten, spröden und spitzen Seitenränder und Kanten des Siliciumhalbleiterchips durch ein Spritzgießen eines Schutzringes rund um den Halbleiterchip besonders vorteilhaft.
  • Weiterhin bewirkt der Schutz der Seitenränder des Halbleiterchips gleichzeitig eine Versteifung des Umverdrahtungssubstratbereichs, sodass die Handhabung während der Montage schritte zur Herstellung eines Halbleitermoduls und im Test erleichtert wird. Die Bruchgefahr wird damit ebenfalls verringert. Die Konstruktion des erfindungsgemäßen Halbleiterbauteils kann durch das Design des Bondkanalschutzes und das Design des Halbleiterkantenschutzes, bzw. das Anordnen von Kunststoffmasse, an den Seitenrändern des Halbleiterchips so vorteilhaft ausgeführt werden, dass neben einer höheren Festigkeit auch ein Verwölben des Umverdrahtungssubstrats minimiert wird.
  • Die Rückseite des Siliciumhalbleiterchips bei einer ”Face-down”-Orientierung bleibt vorzugsweise kunststofffrei und ohne Abdeckung, um das Anbringen einer Wärmeableitung in Form eines ”Heatspreaders” zu erleichtern. Ein derart dünnes DRAM-Element kann dann für die POP-Stapeltechnik eingesetzt werden. Dabei ist die Variante, dass zwei einzeln stapelbare Elemente aufeinander gestapelt werden, und damit eine Verdoppelung das Speicherdichte erreicht wird, eine bevorzugte Variante der Erfindung.
  • Mit dem Stapelbauteil wird einerseits eine Erhöhung der mechanischen Festigkeit durch den Kantenschutz für DRAM-Chips erreicht und zum anderen durch Kantenschutz und Bondkanalschutz, die in einem einzigen Schritt herstellbar sind, wird eine minimierte Durchbiegung des Umverdrahtungssubstrats des Halbleiterbauteils erreicht.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil, gemäß einer ersten Ausführungsform;
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil, gemäß einer zweiten Ausführungsform;
  • 3 zeigt einen schematischen Querschnitt von drei zueinander ausgerichteten DRAM's, gemäß der ersten Ausführungsform;
  • 4 zeigt einen schematischen Querschnitt durch ein Speichermodul aus drei aufeinander gestapelten Halbleiterbauteilen, gemäß der ersten Ausführungsform;
  • 5 zeigt einen schematischen Querschnitt von drei zueinander ausgerichteten DRAM's, gemäß der zweiten Ausführungsform;
  • 6 zeigt einen schematischen Querschnitt durch ein Speichermodul aus drei aufeinander gestapelten Halbleiterbauteilen, gemäß der zweiten Ausführungsform;
  • 7 zeigt einen schematischen Querschnitt durch ein Speichermodul aus einem Basishalbleiterbauteil in Flipchip-Technik und einem gestapelten Halbleiterbauteil, gemäß der ersten Ausführungsform;
  • 8 zeigt einen schematischen Querschnitt durch ein Speichermodul aus einem Basishalbleiterbauteil in Flipchip-Technik und zwei darauf gestapelten Halbleiterbauteilen, gemäß der ersten Ausführungsform.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 10, gemäß einer ersten Ausführungsform. Das Halbleiterbauteil 10 basiert auf einem Umverdrahtungssubstrat 1 mit der Dicke w, die zwischen 50 μm und 250 μm liegt und vorzugsweise eine Dicke von 160 μm aufweist. Das Umverdrahtungssubstrat 1 weist auf seiner Unterseite 2 eine Umverdrahtungsstruktur 3 auf, die durch Strukturieren einer Kupferlage gebildet wurde. Die Umverdrahtungsstruktur 3 auf der Unterseite 2 des Umverdrahtungssubstrats 1 weist Außenkontaktflecken 7 und Kontaktanschlussflächen 23 auf. Zwischen den Außenkontaktflecken 7, die in Randbereichen 11 des Umverdrahtungssubstrats 1 angeordnet sind, und den Kontaktanschlussflächen 23, die im Bereich eines Bondkanals 18 gebildet sind, erstrecken sich Umverdrahtungsleitungen 9, die die Kontaktanschlussflächen 23 mit den Außenkontaktflecken 7 elektrisch verbinden.
  • Der Bondkanal 18 wird von einer Durchgangsöffnung durch das Umverdrahtungssubstrat 1 im Zentrum des Umverdrahtungssubstrats 1 gebildet. Der Bondkanal 18 ist lang gestreckt und weist eine, beispielsweise zwei Reihen von Kontaktanschlussflächen 23 der Unterseite 2 des Umverdrahtungssubstrats 1 auf. Diese zwei Reihen von Kontaktanschlussflächen 23 sind über Bonddrähte 27 mit Kontaktflächen 16 auf der aktiven Oberseite 15 eines Halbleiterchips 6 verbunden. Der Halbleiterchip 6 ist auf der Oberseite 4 des Umverdrahtungssubstrats 1 angeordnet. Der Halbleiterchip 6 wird durch eine Abdeckung 24 aus Kunststoffmasse 12 auf seinen Seitenrändern 22 vor mechanischen Beschädigungen geschützt, die besonders beim späteren Zusammenbau dieses Halbleiterbauteils 10 zu einem Stapel oder beim Einzeltest des Halbleiterbauteils 10 oder bei der Modulmontage auf einer übergeordneten Leiterplatte oder auch beim Endkunden auftreten können.
  • Der Ring aus einer Kunststoffmasse 12 rund um den Halbleiterchip 6 lässt auf der Oberseite 4 des Umverdrahtungssubstrats 1 im Randbereich 11 Außenkontaktflecken 7 frei, die somit für Prüfzwecke und für Stapelzwecke frei zugänglich bleiben. Die Außenkontaktflecken 7 auf der Unterseite 2 und auf der Oberseite 4 des Umverdrahtungssubstrats 1 sind über Durchkontakte 8 elektrisch miteinander verbunden. Der Halbleiterchip 6 ist auf der Oberseite 4 des Umverdrahtungssubstrats 1 über eine Klebstoffschicht 31 fixiert, sodass beim Bonden der Bondverbindungen 17, sowie beim Spritzgießen der Kunststoffmasse 12 eine Verschiebung des Halbleiterchips 6 nicht auftritt. Die Dicke d des Halbleiterchips 6 beträgt in dieser Ausführungsform der Erfindung zwischen 70 und 200 μm, vorzugsweise 100 μm.
  • Die Dicke w des Umverdrahtungssubstrats 1 liegt im Bereich von 50 bis 250 μm, vorzugsweise in dieser Ausführungsform der Figur bei 160 μm, wobei das Umverdrahtungssubstrat 1 dreilagig aufgebaut ist und ein elektrisch isolierendes Trägersubstrat 19 aufweist, das beidseitig mit strukturierten Metalllagen versehen ist.
  • Der Bondkanal 18 wird durch eine Kunststoffmasse 12 geschützt, die zu einer Abdeckung 24 erweitert ist. Diese Abdeckung 24 bedeckt nicht allein den Bondkanal 18, und bettet die Bondverbindung 17 in Kunststoffmasse 12 ein, sondern bedeckt auch teilweise die Umverdrahtungsstruktur 3 auf der Unterseite 2 des Umverdrahtungssubstrats 1. Durch eine geeignete Abstimmung der flächigen Erstreckung der Abdeckung 24 und der ringförmigen Ausbildung der Kunststoffmasse 12 an den Seitenrändern 22 des Halbleiterchips 6 wird gleichzeitig gewährleistet, dass beim und nach einem Spritzgießen eine Verwölbung des Umverdrahtungssubstrats 1 nicht auftritt.
  • Die Dicke a der Abdeckung 24 über der Umverdrahtungsstruktur 3 liegt zwischen 70 und 150 μm, vorzugsweise bei 100 μm. So mit ergibt sich für die Gesamthöhe h bzw. die Gesamtdicke h des Halbleiterbauteils 10 ein Bereich zwischen 190 und 600 μm, vorzugsweise liegt die Dicke h bei 250 μm. Diese Dicke h bezieht sich auf eine mögliche minimale Stapelhöhe, wenn das Halbleiterbauteil 10 als Stapelelement eines Halbleiterbauteilstapels eingesetzt wird. In dieser Dicke h ist deshalb die Höhe der Außenkontakte 5 nicht berücksichtigt. Die Außenkontakte 5, der ersten Ausführungsform sind gegenüberliegend zum Halbleiterchip 6 auf den Außenkontaktflecken 7 der Unterseite 2 des Umverdrahtungssubstrats 1 in den Randbereichen 11 angeordnet. Bei einer bevorzugten Gesamtdicke h von 250 μm sollte die Höhe der Außenkontakte nicht unter 150 μm liegen.
  • In dieser ersten Ausführungsform werden die Außenkontakte 5 durch Lotbälle 32 realisiert, die eine Lotlegierung aufweisen und somit den Vorteil beim Stapeln haben, dass sie auf die darunterliegenden Außenkontaktflecken 7 des nächsten Nachbarn im Stapel aufgelötet werden können. Der Durchmesser D der Lötbälle 32 liegt somit bei dieser Ausführungsform bei vorzugsweise etwa 200 μm, wobei es vorgesehen ist, dass etwa 25 μm der Lötballhöhe bei jedem Anlötvorgang an Außenkontaktflecken 7 benötigt werden, um einen sicheren elektrischen Übergang zu gewährleisten. In dem Falle liegt dann die Abdeckung 24 auf der Rückseite 14 des jeweiligen darunter liegenden Halbleiterchips 6 in einem Halbleiterbauteilstapel 25 auf.
  • Noch vor dem Aufbringen der Außenkontakte 5 kann jedes der Halbleiterbauteile 10 auf seine Funktionstüchtigkeit getestet werden und auch eine Überprüfung auf Temperaturbeständigkeit durchgeführt werden. Zur Prüfung der Temperaturbeständigkeit wird das Halbleiterbauteil 10 einem mehrfachen Temperaturzyklus von –50 bis +150°C in einem ”Burn-in”-Test unterworfen.
  • Somit ist gewährleistet, dass für ein Halbleitermodul aus gestapelten Halbleiterbauteilen 10 nur funktionsfähige Halbleiterbauteile 10 über ihre Außenkontakte 5 miteinander verbunden werden.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 10, gemäß einer zweiten Ausführungsform. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Während in der ersten Ausführungsform der Erfindung ein Halbleiterchip 6 in einer ”Face-down”-Orientierung auf dem Umverdrahtungssubstrat 1 montiert und fixiert ist, wird in der zweiten Ausführungsform der Halbleiterchip 6 in einer so genannten ”Face-up”-Orientierung angeordnet. Dazu werden die Außenkontakte 5 in der zweiten Ausführungsform auf der gleichen Seite, wie der Halbleiterchip 6, angeordnet. Somit befindet sich der Halbleiterchip 6 auf der Unterseite 2 des Umverdrahtungssubstrats 1 genauso, wie die Außenkontakte 5 auf den Außenkontaktflecken 7 der Unterseite 2 des Umverdrahtungssubstrats 1 angebracht sind. Dem gegenüber ist die Umverdrahtungsstruktur 3 nun auf der Oberseite 4 des Umverdrahtungssubstrats 1 angeordnet und die Abdeckung 24 ist ebenfalls auf dieser Oberseite 4 positioniert.
  • 3 zeigt einen schematischen Querschnitt von drei zueinander ausgerichteten DRAM's 33, 34 und 35. Dabei entspricht das mittlere DRAM 34 dem Halbleiterbauteil 10, gemäß der ersten Ausführungsform und weist den Halbleiterchip 6 in seiner ”Face-down”-Orientierung auf. Komponenten mit gleichen Funktionen, wie in 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das untere DRAM 33 ist nahezu identisch mit dem Halbleiterbauteil der ersten Ausführungsform, jedoch ist die Abdeckung 24 aus Kunststoffmasse 12 nicht nur teilweise über der Umverdrahtungsstruktur 3 angeordnet, sondern bedeckt die Umverdrahtungsstruktur 3 vollständig und gibt somit dem Basisbauteil 26 bzw. dem untersten Halbleiterbauteil eine höhere Formstabilität. Diese vergrößerte Abdeckungsform kann auch für die gestapelten Halbleiterbauteile gewählt werden, womit die Gesamtstabilität des Halbleiterbauteilstapels erhöht wird.
  • Das oberste DRAM 35 weist ebenfalls geringfügige Abweichungen von dem in 1 gezeigten Halbleiterbauteil 10 auf, wobei bei diesem obersten Halbleiterbauteil 29 einerseits keine Durchkontakte mehr erforderlich sind, welche bei den DRAM's 33 und 34 die Außenkontaktflecken 7 auf der Unterseite 2 des Umverdrahtungssubstrats 1 mit den Außenkontaktflecken 7 auf der Oberseite 4 des Umverdrahtungssubstrats 1 verbinden. Genauso fehlen auf der Oberseite 4 des Umverdrahtungssubstrats 1 des obersten Halbleiterbauteils 29 die Außenkontaktflecken. Ferner ist der schützende Ring aus Kunststoffmasse 12 rund um die Seitenränder 22 des Halbleiterchips des obersten Halbleiterbauteils 29 6 größer, und erstreckt sich nun bis zum Seitenrand des Umverdrahtungssubstrats 1, womit ein verbesserter mechanischer Schutz verbunden ist. Das oberste Halbleiterbauteil kann jedoch auch identisch zu den gestapelten Halbleiterbauteilen ausgeführt sein.
  • Um diese drei DRAM's 33, 34 und 35 zu einem kompakten Halbleiterbauteilstapel zusammenzubringen, werden die DRAM's 33 bis 35 in Pfeilrichtung A aufeinander positioniert. In einem Lötofen werden die Außenkontakte 5 mit den darunter angeordneten Außenkontaktflecken 7 des nächsten Nachbarn in dem Stapel stoffschlüssig verbunden.
  • 4 zeigt einen schematischen Querschnitt durch ein Speichermodul aus drei aufeinander gestapelten Halbleiterbauteilen 10, 26 und 29, wie sie in 3 gezeigt werden. Komponenten mit gleichen Funktionen, wie in den 1 und 3, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Bei dem oben erwähnten Lötvorgang werden die als Außenkontakte 5 eingesetzten Lotbälle 32 derart angeschmolzen, dass die Abdeckungen 24 auf den Rückseiten 14 der Halbleiterchips 6 der darunter liegenden Halbleiterbauteile aufliegen. Damit ist der Vorteil verbunden, dass beim Stapeln ein Lötstopp definiert ist, so dass ein Anschmelzen der Lotbälle automatisch begrenzt bzw. gestoppt wird. Außerdem können thermische Spannungen durch Gleitverschiebungen abgebaut werden, solange kein Hafteffekt auftritt.
  • Die Kompaktheit eines derartigen Halbleitermoduls 30 aus einem Halbleiterbauteilstapel 25 kann weiter verbessert werden, wenn eine Adhäsionsschicht die Abdeckungen 24 mit den darunter liegenden Rückseiten 14 der Halbleiterchips 6 stoffschlüssig verbindet. Prinzipiell können auch drei vollständig, identische Halbleiterbauteile 10 gemäß der ersten Ausführungsform zu einem derartigen Halbleiterbauteilstapel 25 zusammengebaut werden. Schon ein Aufeinanderbringen von zwei derartigen Halbleiterbauteilen 10 würde die Speicherkapazität eines derartigen Speichermoduls verdoppeln.
  • 5 zeigt einen schematischen Querschnitt von drei zueinander ausgerichteten DRAM's 33, 34 und 35 gemäß der zweiten Ausführungsform. Das unterste DRAM 33 und das darüber angeordnete DRAM 34 sind identisch und entsprechen der zweiten Ausführungsform. Das oberste DRAM 35 weist demgegenüber keine Außenkontaktflecken 7 auf der Oberseite 4 des Umverdrahtungs substrats 1 auf und die Abdeckung 24 erstreckt sich bis zu den Randseiten 11 des Umverdrahtungssubstrats 1. Diese drei DRAM's 33, 34 und 35 können in Richtung A, nach einem entsprechenden Ausrichten, aufeinander gestapelt werden. Das Ergebnis dieser Stapelung zeigt 6.
  • 6 zeigt einen schematischen Querschnitt durch ein Speichermodul aus drei aufeinander gestapelten Halbleiterbauteilen 10, 26 und 29. Die Halbleiterchips 6 dieses Stapels sind in der so genannten ”Face-up”-Orientierung angeordnet und ihre Kanten sind durch einen Kunststoffring aus Kunststoffmasse 12 vor Beschädigungen beschützt. Die Abdeckung 24 aus Kunststoffmasse auf der dem Halbleiterchip 6 gegenüber liegenden Oberseite 4 des Umverdrahtungssubstrats 1, bedeckt fast vollständig die Umverdrahtungsstruktur 3. Das oberste Halbleiterbauteil 29, bzw. der oberste DRAM 35, weist eine geschlossene Abdeckung 24, die das gesamte Umverdrahtungssubstrat 1 abdeckt, auf. Damit wird der Halbleiterbauteilstapel 25 vor mechanischen Beschädigungen auch im Randbereich 11 geschützt wird. Während in den 4 und 6 Halbleiterbauteilstapel gezeigt werden, die ein Basisbauteil 26 in Form eines DRAM's 33 einer Ausführungsform zeigen, werden in den nächsten beiden 7 und 8 Basisbauteile eingesetzt, die auf Flipchip-Technik basieren. Die Chipgrößen innerhalb des Stapels und die Halbleiterchipgröße des Basisbauteils müssen nicht identisch sein und können sich voneinander unterscheiden.
  • 7 zeigt einen schematischen Querschnitt durch ein Speichermodul aus einem Basisbauteil 26 in Flipchip-Technik und einem gestapelten Halbleiterbauteil 21, gemäß der ersten Ausführungsform. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren, werden mit gleichen Bezugszeichnen gekennzeichnet und nicht extra erörtert.
  • Das Basisbauteil 26 weist ein Umverdrahtungssubstrat 1 auf, das auf gleichmäßig auf der Unterseite 2 verteilten Außenkontakten 28 ruht. Diese Anordnung der Außenkontakte 28 auf der Unterseite 2 stabilisiert das Halbleitermodul 30 zusätzlich und verleiht ihm eine höhere Formstabilität. Dabei wurde in 7 der Halbleiterchip 6 in ”Face-down”-Orientierung in dem obersten Halbleiterbauteil 29 angeordnet und die auf den Randseiten 11 befindlichen Außenkontaktflecken 7 wurden von Kunststoffmasse 12 freigehalten. Damit ergibt sich die Möglichkeit, den in 7 gezeigten Stapel aus zwei Halbleiterbauteilen 26 und 10 weiter zu ergänzen, wie es 8 zeigt.
  • 8 zeigt einen schematischen Querschnitt durch ein Speichermodul aus einem Basisbauteil 26 in Flipchip-Technik und zwei darauf gestapelten Halbleiterbauteilen 21 gemäß der ersten Ausführungsform. Durch ein Stapeln von zwei DRAM's 33 und 34 auf dem Basisbauteil 26 in Flipchip-Technik, wird die Speicherkapazität dieses Halbleitermoduls 30 verdoppelt, gegenüber dem Stapel der 7. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das Basisbauteil 26 weist einen Halbleiterchip 6 auf, auf dessen Kontaktflächen 16 seiner aktiven Oberseite 15 unmittelbar Flipchip-Kontakte 13 angeordnet sind. Diese Flipchip-Kontakte 13 sind über eine Umverdrahtungsstruktur 3 mit Umverdrahtungsleitungen 23 und Durchkontakten 8 mit einer Umverdrahtungsstruktur 3 auf der Unterseite 2 des Basisbauteils 26 verbunden. Die Umverdrahtungsstruktur 3 auf der Unterseite, weist Außenkontaktflächen 7 mit Außenkontakten 28 auf, die gleichmäßig auf der Unterseite verteilt sind.
  • Ein derartiges Halbleiterbauteil 26 in Flipchip-Technik kann beispielsweise einen Logikchip aufweisen, der die darüber angeordneten DRAM's 33 und 34 als Speicherbauteile steuert und ihre Daten zum Speichern einliest und zum Auswerten ausgibt. Schließlich tragen die gleichmäßig, auf der Unterseite 2 des Umverdrahtungssubstrats 1 des Basisbauteils 26, verteilten Außenkontakte 28 zur Stabilität des Halbleitermoduls 30 bei.
    • 1
    Umverdrahtungssubstrat
    2
    Unterseite des Umverdrahtungssubstrats
    3
    Umverdrahtungsstruktur
    4
    Oberseite des Umverdrahtungssubstrats
    5
    Außenkontakt
    6
    Halbleiterchip
    7
    Außenkontaktfleck
    8
    Durchkontakt
    9
    Umverdrahtungsleitungen
    10
    Halbleiterbauteil
    11
    Randbereich des Umverdrahtungssubstrats
    12
    Kunststoffmasse
    13
    Flipchip-Kontakte des Basisbauteils
    14
    Rückseite des Halbleiterchips
    15
    Oberseite des Halbleiterchips
    16
    Kontaktfläche
    17
    Bondverbindung
    18
    Bondkanal in dem Umverdrahtungssubstrat
    19
    Trägersubstrat
    21
    gestapeltes Halbleiterbauteil
    22
    Seitenrand des Halbleiterchips
    23
    Kontaktanschlussflächen
    24
    Abdeckung
    25
    Halbleiterbauteilstapel
    26
    Basisbauteil
    27
    Bonddraht
    28
    Außenkontakt des Basisbauteils
    29
    oberstes gestapeltes Halbleiterbauteil
    30
    Halbleitermodul
    31
    Klebstoffschicht
    32
    Lotball
    33
    DRAM
    34
    DRAM
    35
    DRAM
    A
    Pfeilrichtung
    a
    Dicke der Abdeckung
    d
    Dicke der Halbleiterchips
    D
    Durchmesser der Lötkontakte
    h
    Gesamtdicke des Halbleiterbauteils bzw. Gesamthöhe
    w
    Dicke des Umverdrahtungssubstrats

Claims (7)

  1. Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen (10) mit einem Umverdrahtungssubstrat (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen einer metallkaschierten isolierenden Trägerplatte (19) zwecks Herstellung eines Nutzens, – Einbringen von Bondkanälen (18) im Zentrum und Durchkontakten (8) in Randbereichen (11) der Halbleiterpositionen des Trägersubstrats (19); – Strukturieren einer metallkaschierten Unterseite (2) des Trägersubstrats (19) zu Außenkontaktflecken (7) in den Positionen der Durchkontakte (8); – Strukturieren einer metallkaschierten Oberseite (4) des Trägersubstrats (19) zu einer Umverdrahtungsstruktur (3) mit Außenkontaktflecken (7) gegenüberliegend zu den Außenkontaktflecken (7) der Unterseite (2) in den Positionen der Durchkontakte (8) und mit Umverdrahtungsleitungen (9) zu Kontaktanschlussflächen (23) im Bereich der zentralen Bondkanäle (18); – Aufbringen je eines Halbleiterchips (6) auf das Umverdrahtungssubstrat (1) in den Halbleiterpositionen unter Herstellen elektrischer Verbindungen zwischen der Umverdrahtungsstruktur (3) und dem Halbleiterchip (6); - gleichzeitiges Aufbringen jeweils einer Abdeckung (24) aus einer Kunststoffmasse (12) zum Abdecken der Umverdrahtungsstruktur (3) auf der dem Halbleiterchip (6) gegenüberliegenden Seite des Umverdrahtungssubstrats (1) und zum Abdecken der Seitenränder (22) der Halbleiterchips (6); – Aufbringen von Außenkontakten (5) auf Außenkontaktflecken (7) auf eine der Seiten (2, 4) des Umverdrahtungssubstrats (1); – Auftrennen des Nutzens in einzelne Halbleiterbauteile; – Bereitstellen eines Basisbauteils (26) des Halbleitermoduls (30), auf dem weitere Halbleiterbauteile (10) stapelbar sind, – Stapeln von Halbleiterbauteilen (10), auf dem Basisbauteil, zu einem Bauteilstapel (25), wobei die Rückseiten (14) der Halbleiterchips (6) in dem Halbleiterbauteilstapel (25) und die Abdeckungen (24) aus Kunststoffmasse (12) der gestapelten Halbleiterbauteile (21) aufeinander angeordnet sind und die Rückseiten (14) der Halbleiterchips (6) in dem Halbleiterbauteilstapel (25) Adhäsionsschichten aufweisen, welche die Rückseiten (14) der Halbleiterchips (6) mit den Abdeckungen (24) aus Kunststoffmasse (12) gestapelter Halbleiterbauteile (21) stoffschlüssig verbinden und beim Auflöten der Außenkontakte (5) auf Außenkontaktflecken (7) eines darunter angeordneten Halbleiterbauteils (10) des Halbleiterbauteilstapels (25) aushärten.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Außenkontaktflecken (7) auf der Umverdrahtungssubstratseite (2, 4), auf welcher der Halbleiterchip (6) angeordnet ist, Außenkontakte (5) aufweisen, die den Halbleiterchip (6) umgeben und über den Halbleiterchip (6) hinausragen.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Außenkontaktflecken (7) auf der Umverdrahtungssubstratseite (2, 4), welche dem Halbleiterchip (6) gegenüberliegt, Außenkontakte (5) aufweisen, welche die Abdeckung (24) der Umverdrahtungsstruktur (3) aus Kunststoffmasse (12) umgeben und in ihrer Höhe über die Abdeckung (24) hinausragen.
  4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterchip (6) mit seiner aktiven Oberseite (15) auf der Umverdrahtungsstruktur (3) derart fixiert wird, dass die Kontaktflächen (16) der aktiven Oberseite (15) des Halbleiterchips (6) in dem zentralen Bondkanal (18) des Umverdrahtungssubstrats (1) angeordnet werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Bondverbindungen (17) zwischen den Kontaktflächen (16) der aktiven Oberseite (15) des Halbleiterchips (6) und den Umverdrahtungsleitungen (9) der Umverdrahtungsstruktur (3) des Umverdrahtungssubstrats (1) in dem zentralen Bondkanal (18) in dem Umverdrahtungssubstrat (1) angeordnet werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Halbleiterchip (6) ein DRAM-Speicherchip verwendet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Herstellen elektrischer Verbindungen zwischen Kontaktflächen (16) der Oberseite (15) des Halbleiterchips (6) und Kontaktanschlussflächen (23) auf dem Umverdrahtungssubstrat (1) mittels Bondtechnik erfolgt.
DE102004009056A 2004-02-23 2004-02-23 Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat Expired - Fee Related DE102004009056B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004009056A DE102004009056B4 (de) 2004-02-23 2004-02-23 Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
PCT/DE2005/000302 WO2005081316A2 (de) 2004-02-23 2005-02-22 Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
US11/466,279 US8624372B2 (en) 2004-02-23 2006-08-22 Semiconductor component comprising an interposer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004009056A DE102004009056B4 (de) 2004-02-23 2004-02-23 Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat

Publications (2)

Publication Number Publication Date
DE102004009056A1 DE102004009056A1 (de) 2005-09-22
DE102004009056B4 true DE102004009056B4 (de) 2010-04-22

Family

ID=34877094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004009056A Expired - Fee Related DE102004009056B4 (de) 2004-02-23 2004-02-23 Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat

Country Status (3)

Country Link
US (1) US8624372B2 (de)
DE (1) DE102004009056B4 (de)
WO (1) WO2005081316A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046227B3 (de) 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
DE102004049654B3 (de) 2004-10-11 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE102004049663B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
US7678610B2 (en) * 2004-10-28 2010-03-16 UTAC-United Test and Assembly Test Center Ltd. Semiconductor chip package and method of manufacture
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US7265441B2 (en) * 2005-08-15 2007-09-04 Infineon Technologies Ag Stackable single package and stacked multi-chip assembly
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
KR100660882B1 (ko) * 2005-10-27 2006-12-26 삼성전자주식회사 보드 온 칩 패키지 및 그 제조 방법
DE102006033702B3 (de) * 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
US8288860B2 (en) * 2007-09-10 2012-10-16 Stats Chippac Ltd. Memory device system with stacked packages
US7605018B2 (en) * 2008-01-04 2009-10-20 Powertech Technology Inc. Method for forming a die-attach layer during semiconductor packaging processes
US8518752B2 (en) * 2009-12-02 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with stackable package and method of manufacture thereof
KR101078741B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR20120019091A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9006030B1 (en) * 2013-12-09 2015-04-14 Xilinx, Inc. Warpage management for fan-out mold packaged integrated circuit
US9786308B1 (en) * 2016-06-07 2017-10-10 Seagate Technology Llc Interconnect interposer attachable to a trailing edge of a slider
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
WO2020026639A1 (ja) * 2018-08-03 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置ならびに半導体装置の製造方法
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6207478B1 (en) * 1998-07-18 2001-03-27 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor package of center pad type device
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US20020173070A1 (en) * 2000-08-21 2002-11-21 Bolken Todd O. Method and apparatus for encapsulating a multi-chip substrate array
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6528722B2 (en) * 1998-07-31 2003-03-04 Siliconware Precision Industries Co., Ltd. Ball grid array semiconductor package with exposed base layer
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US20030107118A1 (en) * 2001-10-09 2003-06-12 Tessera, Inc. Stacked packages
US20040036164A1 (en) * 2001-07-31 2004-02-26 Toshihiko Koike Semiconductor device and its manufacturing method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6278616B1 (en) * 1998-07-07 2001-08-21 Texas Instruments Incorporated Modifying memory device organization in high density packages
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2002198458A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及び半導体装置製造方法
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP2003100947A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置モジュール
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
DE10259221B4 (de) * 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US6686656B1 (en) * 2003-01-13 2004-02-03 Kingston Technology Corporation Integrated multi-chip chip scale package
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7265441B2 (en) * 2005-08-15 2007-09-04 Infineon Technologies Ag Stackable single package and stacked multi-chip assembly

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6207478B1 (en) * 1998-07-18 2001-03-27 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor package of center pad type device
US6528722B2 (en) * 1998-07-31 2003-03-04 Siliconware Precision Industries Co., Ltd. Ball grid array semiconductor package with exposed base layer
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US20020173070A1 (en) * 2000-08-21 2002-11-21 Bolken Todd O. Method and apparatus for encapsulating a multi-chip substrate array
US20040036164A1 (en) * 2001-07-31 2004-02-26 Toshihiko Koike Semiconductor device and its manufacturing method
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US20030107118A1 (en) * 2001-10-09 2003-06-12 Tessera, Inc. Stacked packages

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 08-153 830 A (Patent Abstract of Japan)
JP 08153830 A In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
US20070040261A1 (en) 2007-02-22
DE102004009056A1 (de) 2005-09-22
US8624372B2 (en) 2014-01-07
WO2005081316A2 (de) 2005-09-01
WO2005081316A3 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102004001829A1 (de) Halbleitervorrichtung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee