JP2006172122A - カード状記憶装置 - Google Patents

カード状記憶装置 Download PDF

Info

Publication number
JP2006172122A
JP2006172122A JP2004363400A JP2004363400A JP2006172122A JP 2006172122 A JP2006172122 A JP 2006172122A JP 2004363400 A JP2004363400 A JP 2004363400A JP 2004363400 A JP2004363400 A JP 2004363400A JP 2006172122 A JP2006172122 A JP 2006172122A
Authority
JP
Japan
Prior art keywords
chip
card
memory
card function
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004363400A
Other languages
English (en)
Inventor
Takafumi Ito
隆文 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004363400A priority Critical patent/JP2006172122A/ja
Priority to US11/295,587 priority patent/US7389937B2/en
Publication of JP2006172122A publication Critical patent/JP2006172122A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】カードの製造時や使用時において、応力によるチップの破壊を確実に防止することが望まれている。
【解決手段】外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップ１２と、コントローラチップ１２に接続され、データを記憶するメモリチップと、コントローラチップ１２に接続され、セキュリティデータを処理するＩＣカード機能チップとが基板上に積層され、ＩＣカード機能チップは最下層以外の位置に配置されている。
【選択図】 図１

Description

本発明は、複数のＩＣチップを実装したメモリカード等のカード状記憶装置に関する。
例えばデジタルカメラや携帯電話などのデータ記憶媒体として小型のメモリカードが開発されている。このメモリカードは、デジタルカメラや携帯電話などのホスト機器に装着された状態において、ホスト機器とデータの授受が可能とされている。このメモリカードは、基板に例えば不揮発性半導体メモリチップとメモリコントローラチップが実装され、これらがパッケージ内に収容されている。また、メモリカードの小型化、及び記憶容量の増大に伴い、メモリカード内に複数のメモリチップを内蔵し、さらに、これらチップを積層して実装する技術が開発されている（例えば特許文献１，２，３参照）。
ところで、近時、メモリカードの多機能化に伴い、データの記憶に加えてクレジットカード、キャッシュカード、プリペイドマネー等の金融関係カードとしての機能や、免許証やパスポート等の各種認証機能を有する所謂ＩＣカード機能の付加が要望されている。
このようなＩＣカード機能を有するチップは、課金情報等の重要なデータを記憶するため、カードの製造時や使用時において、応力によるチップの破壊を確実に防止することが望まれている。
また、上記メモリカードは、機能の異なる複数のチップを内蔵しているため、製造時に各チップのテストを容易に行うことができ、製造が容易であることが望まれている。
特開２００１−１６０１２５号公報 特開２０００−１２３１４１号公報 特開平１１−２０４７２０号公報
本発明は、カードの製造時や使用時において、応力によるチップの破壊を防止することが可能なカード状記憶装置を提供する。
本発明のカード状記憶装置の第１の態様は、外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップと、前記コントローラチップに接続され、データを記憶するメモリチップと、前記コントローラチップに接続され、セキュリティデータを処理するＩＣカード機能チップが基板の第１の面上に積層され、前記ＩＣカード機能チップは最下層以外の位置に配置されたことを特徴とする。
本発明のカード状記憶装置の第２の態様は、基板と、前記基板上に形成され、データを記憶するメモリチップと、前記メモリチップの上方に形成され、セキュリティデータを処理するＩＣカード機能チップと、前記メモリチップの上方に形成され、外部からコマンドを受け、このコマンドに応じて前記メモリチップとＩＣカード機能チップの動作を制御するコントローラチップとを具備することを特徴とする。
本発明によれば、カードの製造時や使用時において、応力によるチップの破壊を防止することが可能なカード状記憶装置を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
図２は、カード状記憶装置、例えばメモリカード１１の実施形態を示している。このメモリカード１１は、例えばカードケース１１−１内に、例えばカードコントローラチップ１２、不揮発性半導体メモリチップ１３、及びＩＣカード機能チップ１４が収容されている。メモリカード１１の例えば一側面には、コネクタ１５が設けられている。このコネクタ１５は、例えばバス１６の一端が接続される複数のピン（端子）、電源電圧ＶＤＤ、接地電位ＶＳＳが接続される例えば２つのピン、アンテナが接続される例えば２つのピンを有している。
前記カードコントローラチップ１２は、バスインターフェース（Ｉ／Ｆ）回路１２ａ、メモリ制御部１２ｂ、ＩＣカード制御部１２ｃを有している。バスＩ／Ｆ回路１２ａは、前記バス１６の他端に接続されるとともに、メモリ制御部１２ｂ、ＩＣカード制御部１２ｃに接続されている。バスＩ／Ｆ回路１２ａは、バス１６を介して図示せぬホスト機器から供給されるクロック信号ＣＬＫ、コマンドＣＭＤ、データＤＡＴ０−３などをメモリ制御部１２ｂ、ＩＣカード制御部１２ｃに供給し、メモリ制御部１２ｂ、ＩＣカード制御部１２ｃから供給される例えばデータをバス１６に出力する。前記メモリ制御部１２ｂは、バス１７を介して不揮発性半導体メモリチップ１３に接続され、ＩＣカード制御部１２ｃは、配線１８を介してＩＣカード機能チップ１４に接続されている。尚、カードコントローラチップ１２は、不揮発性半導体メモリチップ１３に格納されるコンテンツデータの著作権を保護するため、例えば共通鍵方式に基づくＣＰＲＭ（Content Protection for Recordable Media）方式の認証、及び暗号化／復号化の機能も有している。
不揮発性半導体メモリチップ１３は、例えばＮＡＮＤ型のＥＥＰＲＯＭセルにより構成されたフラッシュメモリである。この不揮発性半導体メモリ１３は、例えば８ビット幅のデータ、コマンドインタフェースにより、メモリ制御部１２ｂの指示に応じてデータの書き込み、読み出し、及び消去を実行する。
また、不揮発性半導体メモリチップ１３のデータが書き込まれる領域（データ記憶領域）は、保存されるデータに応じて複数の領域に区分けされている。例えば、不揮発性半導体メモリチップ１３は、データ記憶領域として、ユーザデータを格納する一般領域と、重要なデータを格納するためのセキュア領域とを備えている。一般領域は、メモリカード１１を使用するユーザが自由にアクセス及び使用することが可能な領域である。セキュア領域は、メモリカード１１に接続されたホスト機器２１との相互認証によりホスト機器２１の正当性が証明された場合にのみアクセスが可能となる領域である。
また、ＩＣカード機能チップ１４は、ＩＣカード制御部１２ｃと配線１８により接続され、配線１９を介してコネクタ１２のアンテナ端子に接続されている。このＩＣカード機能チップ１４は、非接触の無線通信機能を有しており、メモリカード１１がホスト機器に接続された状態において、ホスト機器のアンテナを介して電磁信号の授受が可能とされている。
すなわち、ＩＣカード機能チップ１４は、接触インターフェース（Ｉ／Ｆ）回路（有線インターフェイス）１４ａと、非接触インターフェース（Ｉ／Ｆ）回路（アンテナインタフェース）１４ｂと、電源生成回路１４ｃを含んでいる。接触Ｉ／Ｆ回路１４ａは、ＩＣカード制御部１２ｃと配線１８により接続されている。この接触Ｉ／Ｆ回路１４ａは、ＩＳＯ７８１６準拠のインターフェース回路であり、ＩＣカード制御部１２ｃと１ビットシリアル通信を行う。非接触Ｉ／Ｆ回路１４ｂは、後述するホスト機器を介して無線通信を行うためのＩＳＯ１４４４３準拠のインターフェース回路であり、配線１９を介してコネクタ１２のアンテナピンに接続されている。電源生成回路１４ｃは、コネクタ１５にホスト機器のアンテナが接続されている場合、このアンテナを介して供給される信号からＩＣカード機能チップ１４の動作に必要な電源を生成する。
ＩＣカード機能チップ１４は、例えばクレジットカード、キャッシュカード、プリペイドマネー、社員証、公共ＩＤとしての各種免許証やパスポート等の所謂ＩＣカード機能を有する半導体チップである。このＩＣカード機能チップ１４はＩＣカード機能を実現するため、例えば公開鍵暗号（ＰＫＩ：Public Key Infrastructure）、より強固な共通鍵暗号（ＡＥＳ：Advanced Encryption Standard、など）、耐タンパ（tamper）性などの高度なセキュリティ機能を有している。この高度なセキュリティ機能を実現するため、ＩＣカード機能チップ１４は、上記のようなデータを保存するための図示せぬ不揮発性半導体メモリを内蔵している。
尚、コネクタ１２の電源ピンにホスト機器から供給された電源電圧ＶＤＤ、接地電位ＶＳＳは、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４にそれぞれ供給される。ＩＣカード機能チップ１４は、図示せぬ電源切り替え回路により、電源生成回路１４ｃにより生成された電源と、電源ピンから供給される電源を選択可能とされている。
また、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８には、それぞれ複数のテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄが接続されている。これらテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄは、テスト時に、図示せぬテスト装置からテスト用の信号を受け、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８に供給する。
図３は、メモリカード１１をホスト機器２１に接続した状態を示している。ホスト機器２１としては、例えば携帯電話機やカード状のアダプタを適用することが可能である。ホスト機器２１は、例えば制御部２２、電源回路２３、例えばループ状のアンテナ２４、バス２５、電池２６を有している。制御部２２はバス２５を介してコネクタ１５の複数のピンに接続されている。この制御部２２は、メモリカード１１を制御するためのクロック信号、各種コマンド及びデータを発生する。
また、電源回路２３から出力される電源電圧ＶＤＤ、接地電位ＶＳＳはコネクタ１５の電源ピンにそれぞれ供給される。さらに、アンテナ２４の一端及び他端は、コネクタ１５のアンテナピンに接続される。
図４は、図３に示す構成の論理インターフェースを示している。図４及び図２、図３を参照して概略的な動作について説明する。
ホスト機器２１からメモリカード１１の不揮発性半導体メモリ１３をアクセスする場合、ホスト機器２１から送出されるメモリアクセスコマンドに応じて、不揮発性半導体メモリチップ１３へのデータの書き込み又は読み出しが制御される。すなわち、メモリ制御部１２ｂは、バス１６、バスＩ／Ｆ回路１２ａを経由してホスト機器２１から受け取った書き込みデータを不揮発性半導体メモリチップ１３の一般領域、又はセキュア領域に書き込み、不揮発性半導体メモリチップ１３から読み出したデータをバスＩ／Ｆ回路１２ａ、バス１６を経由してホスト機器２１に転送する。
一方、ＩＣカード機能チップに対してデータの送信／受信を行う場合、ホスト機器２１から送出されるＭｃＥＸ(Mobile Communication Extension Standard)拡張コマンドに応じてＩＣカード機能チップが制御される。すなわち、ホスト機器２１から送出されたＭｃＥＸ拡張コマンドは、バス１６及びバスＩ／Ｆ回路１２ａを経由してＩＣカード制御部１４に供給される。ＩＣカード制御部１４は、受け取ったコマンドデータ（Ｃ−ＡＰＤＵ：Command-Application Protocol Data Unit）をＩＳＯ７８１６準拠の通信プロトコルに従ってＩＣカード機能チップ１４に送信する。また、ＩＣカード制御部１４は、ＩＳＯ７８１６準拠の通信プロトコルによってＩＣカード機能チップ１４から受け取ったデータ（Ｒ−ＡＰＤＵ：Response-Application Protocol Data Unit）をバスＩ／Ｆ回路１２ａ及びバス１６を経由してホスト機器２１に転送する。
ＩＣカード機能を使用する際、ホスト機器２１のアンテナ２４を、図３に示すように、例えば非接触通信機能を有する外部機器、例えばリーダ／ライタ３１のアンテナ３２に接近させる。この状態において、アンテナ３２及びアンテナ２４を介してリーダ／ライタ３１とＩＣカード機能チップ１４との間で通信が行なわれる。
図１（ａ）（ｂ）は、この実施形態に係るメモリカードの実装構造を示している。図１（ａ）（ｂ）において、図２乃至図３と同一部分には同一符号を付している。
図１（ａ）（ｂ）に示すように、基板１１ａの一方の面上に、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２のベアチップが順次積層される。基板１１ｂの他方の面には、コネクタ１５を構成する複数のピン、及びテストパッド２０ａ−２０ｄが配置されている。不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２の相互間、カードコントローラチップ１２とコネクタ１５の相互間は、ボンディングワイヤや基板１１ａに形成された配線パターンを用いて接続される。また、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２及び配線１８と対応するテストパッド２０ａ−２０ｄの相互間は、基板１１ａに形成された図示せぬ配線により接続される。
基板１１ａ上に配置された不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２は、図１（ｂ）に示すように、樹脂製モールドパッケージ１１ｂで覆われ、ＳＩＰ(System In Package)が組み立てられる。このＳＩＰのサイズは、例えば２１．５ｍｍ×２０ｍｍ×１．４ｍｍとされている。この後、ＳＩＰは、図示せぬカードケース内に封入され、メモリカード１１が完成される。
ＳＩＰ内において、積層される３つのチップのうち、課金情報などを格納するＩＣカード機能チップ１４が最も高い信頼性を要求される。ＳＩＰ内に積層されるチップの内、基板１１ａに近接するチップほど基板の変形などによる機械的なストレスを受けやすい。このため、高信頼性を要求されるＩＣカード機能チップ１４を基板１１ａに接して配置することは好ましくない。
そこで、この実施形態では、図１（ａ）（ｂ）に示すように、チップサイズの最も大きな不揮発性半導体メモリチップ１３を基板１１ａに接して配置し、不揮発性半導体メモリチップ１３の上にＩＣカード機能チップ１４を配置し、このＩＣカード機能チップ１４の上にカードコントローラチップ１２を配置している。すなわち、この実施形態では、最下部に不揮発性半導体メモリチップ１３を配置し、最上部にカードコントローラチップ１２を配置し、これらの間にＩＣカード機能チップ１４を配置している。ＩＣカード機能チップ１４とカードコントローラチップ１２は、実装上はどちらを下にして実装することも可能である。
上記実施形態は、３つのチップを積層する場合について説明したが、４つ以上のチップを積層する場合においても、ＩＣカード機能チップ１４を上記条件に基づき配置すればよい。
上記のように、本実施形態によれば、ＩＣカード機能チップ１４を最下層以外の位置に配置している。このため、最も信頼性を要求されるＩＣカード機能チップ１４に対する機械的なストレスを緩和することができ、メモリカードの信頼性を向上することが可能である。
また、製造工程において、ＳＩＰ作製後の検査は以下のようにチップ毎に単体で行われる。すなわち、不揮発性半導体メモリチップ１３の単体テストモードにおいて、不揮発性半導体メモリチップ１３と接続されるカードコントローラチップ１２のバス１７が接続される端子は、テストパッド２０ａに供給される信号によってＨｉ−Ｚ（高インピーダンス状態）に設定される。この状態において、不揮発性半導体メモリチップ１３の図示せぬテスト装置は、不揮発性半導体メモリチップ１３の用のテストパッド２０ｂに所定のテスト信号を供給して不揮発性半導体メモリチップ１３をテストする。
また、ＩＣカード機能チップ１４の単体テストにおいて、ＩＣカード機能チップ１２と接続されるＩＣカード制御部１２ｃの接続端子は、メモリカードコントローラ用のテストパッド２０ａに供給される信号によってＨｉ−Ｚ状態に設定される。この状態において、ＩＣカード機能チップ１４の図示せぬテスト装置は、ＩＣカード機能チップ１４用のテストパッド２０ｃに所定のテスト信号を印加してＩＣカード機能チップをテストする。
また、カードコントローラチップ１２を含むメモリカード１１全体のテストは、カードコントローラチップ１２用のテストパッド２０ａに所定のテスト信号を印加し、カードコントローラチップ１２の機能、及びカードコントローラチップ１２を経由した不揮発性半導体メモリチップ１３のアクセステスト、及びＩＣカード機能チップ１４へのアクセステストを行う。
また、カードコントローラチップ１２とＩＣカード機能チップ１４間のインターフェースをテストする場合、テストパッド２０ｄが使用される。
上記実施形態によれば、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８には、それぞれテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄが接続され、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８に、これらテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄを介してテスト用の信号を個別に供給することが可能である。このため、独立した機能単位である不揮発性半導体メモリチップ１３とＩＣカード機能チップ１４を別々の工程で検査することが可能である。したがって、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４を独立に設計、製造することが可能であり、これらの製造効率を向上できる。しかも、秘匿性の高いＩＣカード機能チップ１４の内部設計のセュリティを確保することが可能である。
また、チップ毎に個別の設計、製造、テストが可能であるため、一部のチップを変更するだけで各種のバリエーションをもつカードを作製できる。したがって、製品のバリエーション展開が容易となる利点を有している。
尚、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。
図１（ａ）は、本発明の実施形態に係るカード状記憶装置の実装状態を示す平面図であり、図１（ｂ）は、図１（ａ）の側断面図である。 本発明の実施形態に係るカード状記憶装置の回路を示す構成図。 図２に示すカード状記憶装置の使用状態を示す構成図。 図２、図３に示すカード状記憶装置の論理インターフェースを示す図。
符号の説明
１１…メモリカード、１１ａ…基板、１１ｂ…モールドパッケージ、１２…カードコントローラチップ、１３…不揮発性半導体メモリチップ、１４…ＩＣカード機能チップ、１５…コネクタ、２１…ホスト機器、２４…アンテナ。

Claims (5)

  1. 外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップと、
    前記コントローラチップに接続され、データを記憶するメモリチップと、
    前記コントローラチップに接続され、セキュリティデータを処理するＩＣカード機能チップが基板の第１の面上に積層され、
    前記ＩＣカード機能チップは最下層以外の位置に配置されたことを特徴とするカード状記憶装置。
  2. コマンド及びデータ端子が前記コントローラチップに接続され、アンテナ端子が前記ＩＣカード機能チップに接続されたコネクタをさらに具備することを特徴とする請求項１記載のカード状記憶装置。
  3. 前記コントローラチップ、前記メモリチップ及び前記ＩＣカード機能チップにそれぞれ接続され、これらチップを個別にテストするための複数のテストパッドをさらに具備することを特徴とする請求項１記載のカード状記憶装置。
  4. 前記コネクタ、前記テストパッドは、前記基板の第２の面に形成されることを特徴とする請求項１記載のカード状記憶装置。
  5. 基板と、
    前記基板上に形成され、データを記憶するメモリチップと、
    前記メモリチップの上方に形成され、セキュリティデータを処理するＩＣカード機能チップと、
    前記メモリチップの上方に形成され、外部からコマンドを受け、このコマンドに応じて前記メモリチップとＩＣカード機能チップの動作を制御するコントローラチップと
    を具備することを特徴とするカード状記憶装置。
JP2004363400A 2004-12-15 2004-12-15 カード状記憶装置 Pending JP2006172122A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004363400A JP2006172122A (ja) 2004-12-15 2004-12-15 カード状記憶装置
US11/295,587 US7389937B2 (en) 2004-12-15 2005-12-07 Card-shaped memory device incorporating IC card function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363400A JP2006172122A (ja) 2004-12-15 2004-12-15 カード状記憶装置

Publications (1)

Publication Number Publication Date
JP2006172122A true JP2006172122A (ja) 2006-06-29

Family

ID=36594466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363400A Pending JP2006172122A (ja) 2004-12-15 2004-12-15 カード状記憶装置

Country Status (2)

Country Link
US (1) US7389937B2 (ja)
JP (1) JP2006172122A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9667410B2 (en) 2014-09-05 2017-05-30 Renesas Electronics Corporation Semiconductor device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342310B2 (en) * 2004-05-07 2008-03-11 Avago Technologies General Ip Pte Ltd Multi-chip package with high-speed serial communications between semiconductor die
CN101454746B (zh) * 2006-05-29 2012-03-28 帕夏利斯·帕帕格利高利欧 一种以多功能存储卡通讯的方法
US7778057B2 (en) * 2007-02-26 2010-08-17 Sandisk Corporation PCB circuit modification from multiple to individual chip enable signals
US7709278B2 (en) * 2007-02-26 2010-05-04 Sandisk Corporation Method of making PCB circuit modification from multiple to individual chip enable signals
JP4466714B2 (ja) * 2007-10-25 2010-05-26 ソニー株式会社 撮像装置、撮像システム、電子機器、撮影画像管理システムおよびプログラム
US8694776B2 (en) 2007-12-21 2014-04-08 Spansion Llc Authenticated memory and controller slave
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US7630203B1 (en) 2008-09-17 2009-12-08 Ardi Technology Corporation IC card
DE202008012847U1 (de) 2008-09-26 2008-12-11 ARDI TECHNOLOGY CORPORATION, Tucheng City IC-Karte mit auswechselbarer Batterie
KR101555637B1 (ko) * 2009-03-27 2015-09-24 삼성전자주식회사 스마트 카드
JP2011048756A (ja) * 2009-08-28 2011-03-10 Toshiba Corp メモリモジュール
WO2012006957A1 (zh) 2010-07-14 2012-01-19 Zhao Dongjing 无线开关组件、中继转发控制系统及存储卡
KR20120011974A (ko) * 2010-07-29 2012-02-09 삼성전자주식회사 복수 개의 인터페이스를 지원하는 스마트 카드 및 그것의 인터페이스 방법
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
TWI501254B (zh) 2011-10-03 2015-09-21 Invensas Corp 用於具有正交窗之多晶粒導線結合總成之短線最小化
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648078A (ja) * 1992-07-30 1994-02-22 Mitsubishi Electric Corp 非接触ｉｃカードとその製造方法及びテスト方法
JP2001195553A (ja) * 2000-01-05 2001-07-19 Toshiba Corp 無線インタフェース機能内蔵ｉｃカード、アンテナモジュール、情報処理装置
JP2003022427A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd アップロード機能付き記憶装置
JP2003346109A (ja) * 2002-05-22 2003-12-05 Toshiba Corp Ｉｃカード及び半導体集積回路装置パッケージ
JP2004272400A (ja) * 2003-03-06 2004-09-30 Renesas Technology Corp メモリカード

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP2000123141A (ja) 1998-10-12 2000-04-28 Hitachi Maxell Ltd メモリカード
JP3822768B2 (ja) 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2002373495A (ja) * 2001-06-14 2002-12-26 Hitachi Ltd 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法
JP4848108B2 (ja) * 2001-09-14 2011-12-28 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648078A (ja) * 1992-07-30 1994-02-22 Mitsubishi Electric Corp 非接触ｉｃカードとその製造方法及びテスト方法
JP2001195553A (ja) * 2000-01-05 2001-07-19 Toshiba Corp 無線インタフェース機能内蔵ｉｃカード、アンテナモジュール、情報処理装置
JP2003022427A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd アップロード機能付き記憶装置
JP2003346109A (ja) * 2002-05-22 2003-12-05 Toshiba Corp Ｉｃカード及び半導体集積回路装置パッケージ
JP2004272400A (ja) * 2003-03-06 2004-09-30 Renesas Technology Corp メモリカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9667410B2 (en) 2014-09-05 2017-05-30 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US7389937B2 (en) 2008-06-24
US20060131430A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP2006172122A (ja) カード状記憶装置
US7757958B2 (en) Card-shaped memory device incorporating IC card function, adapter for the same and host device
JP4261802B2 (ja) Ｉｃカード
JP4937736B2 (ja) 標準的なセキュリティ機能を含むメモリカード
KR101077123B1 (ko) 메모리 제어기를 포함하는 각종 상이한 표준 카드에사용되는 유니버설 비휘발성 메모리 카드
KR20050025890A (ko) 메모리카드
US20100117800A1 (en) Integrated circuit card and method for transmitting data by radio communication thereof
CN101512559A (zh) Ic卡和ic卡用插槽
TW200810054A (en) A semiconductor device
WO2010041245A1 (en) Contactless nfc enabled peripherals for multi-interface mobile memory card
US20100257313A1 (en) Semiconductor device
JP2006236200A (ja) カード状記憶装置とそのホスト装置
KR100745514B1 (ko) Ｉｃ카드
WO2005008453A1 (en) Universal serial bus driving device having a function of smart-card reader
JP2000172821A (ja) 半導体装置、データ記憶メディア、データ記録装置、データ読出装置、および半導体装置の製造方法
JP2006228256A (ja) データ記録装置およびデータ読出装置
JP4761479B2 (ja) Ｉｃカード
KR100734168B1 (ko) 메모리 카드 인터페이스를 구비한 보안 데이터 저장 장치
JPWO2007010595A1 (ja) 半導体装置およびその製造方法
CN100478987C (zh) 集成电路卡
JP2011175549A (ja) Ｉｃモジュール、及びこのｉｃモジュールを有するｉｃカード
KR100743040B1 (ko) Ｉｃ 카드
KR20070006745A (ko) Ｉｃ 카드의 제조 방법 및 ｉｃ 카드
KR20060125054A (ko) 메모리카드 및 이를 이용한 아답터
KR20070018228A (ko) 컨트롤러, 상기 컨트롤러를 구비하는 집적회로카드, 및상기 집적회로 카드의 데이터 처리방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104