JP2003346109A - Ｉｃカード及び半導体集積回路装置パッケージ - Google Patents

Ｉｃカード及び半導体集積回路装置パッケージ

Info

Publication number
JP2003346109A
JP2003346109A JP2002147914A JP2002147914A JP2003346109A JP 2003346109 A JP2003346109 A JP 2003346109A JP 2002147914 A JP2002147914 A JP 2002147914A JP 2002147914 A JP2002147914 A JP 2002147914A JP 2003346109 A JP2003346109 A JP 2003346109A
Authority
JP
Japan
Prior art keywords
card
integrated circuit
semiconductor integrated
package
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002147914A
Other languages
English (en)
Inventor
Takuya Takahashi
拓也 高橋
Kazuhiro Yamamoto
和博 山本
Minoru Ohara
稔 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002147914A priority Critical patent/JP2003346109A/ja
Priority to US10/442,959 priority patent/US7351920B2/en
Publication of JP2003346109A publication Critical patent/JP2003346109A/ja
Priority to US12/037,713 priority patent/US7531757B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 低コストで製造することが可能なＩＣカード
を提供すること。 【解決手段】 半導体集積回路装置パッケージ１が貼り
付けられる凹部１３を有するベースカード１１と、一表
面及びこの一表面に相対した他表面を有し、一表面に電
子機器の端子に対して再接触可能な複数のカード端子４
が設けられ、他表面がベースカード１１の凹部１３の底
に貼り付けられた半導体集積回路装置パッケージ１とを
具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はＩＣカード及び半
導体集積回路装置パッケージに関する。
【０００２】
【従来の技術】ＩＣカードの構造の一つに、ベースカー
ドに設けたキャビティに、ＣＯＢ（Chip On Board）型
半導体集積回路装置パッケージ（以下ＣＯＢ型パッケー
ジと略記する）を、いわゆるキャビティダウンの状態で
収容する構造がある。この構造の典型例を図３９Ａ及び
図３９Ｂに示す。
【０００３】図３９Ａは典型例に係るＩＣカードを示す
断面図、図３９Ｂはその分解断面図である。
【０００４】図３９Ａ及び図３９Ｂに示すように、ＣＯ
Ｂ型パッケージ１０１は、プリント基板１０２上に半導
体集積回路チップ１０３をベアな状態で実装し、チップ
１０３を樹脂１０４でオーバーコートしたものである。
このため、ＣＯＢ型パッケージ１０１では、プリント基
板１０２の外周部と樹脂１０４との間にフリンジ１０５
が存在する。図４０にＣＯＢ型パッケージ１０１の外観
を示す。
【０００５】ベースカード１１１にはＣＯＢ型パッケー
ジ１０１を収容するキャビティ１１２が設けられてい
る。キャビティ１１２の周囲にはのりしろ部１１３が設
けられ、ＣＯＢ型パッケージ１０１のフリンジ１０５
は、のりしろ部１１３に接着される。これにより、ＣＯ
Ｂ型パッケージ１０１の、特に樹脂１０４の部分がキャ
ビティ１１２に、いわゆるキャビティダウンの状態で収
容される。
【０００６】
【発明が解決しようとする課題】しかしながら、図３９
Ａ及び図３９Ｂに示したＩＣカードには、下記のような
事情がある。
【０００７】キャビティ１１２の大きさが、例えばのり
しろ部１１３により制限される。このため、例えばＩＣ
カードを小型化しようとしたとき、ＩＣカードに大型の
チップ１０３を搭載することが困難になる。また、ＣＯ
Ｂ型パッケージ１０１は、チップ１０３を樹脂１０４で
オーバーコートする構造である。このため、例えばモー
ルディングを用いた場合、樹脂１０４の側面に、金型か
らの離脱性を向上させるための逃げ角の設定が必要であ
る。あるいはポッティングを用いた場合には、樹脂１０
４の外周のだれを考慮する必要がある。これらの観点か
らも大型のチップ１０３を搭載することは難しい。
【０００８】大型のチップ１０３を搭載することが困難
なことは、例えば小型化が進むＩＣカードの単位面積当
たりのパフォーマンスを向上させ難い、という弊害を生
む。例えばメモリカード用途では、メモリカードの単位
面積当たりの記憶容量を大規模化させ難いことが挙げら
れる。
【０００９】この弊害を解消するには、チップ１０３の
大規模集積化等、デバイス技術を推進すれば良いが、デ
バイス技術の推進には莫大な開発コストを必要とする。
この開発コストは、ＩＣカードの製造コストに反映され
ることになるので、ＩＣカードを低コストで製造するこ
とを難しくする。
【００１０】また、例えばＩＣカードのパフォーマンス
を重視した場合には、大型のチップ１０３をキャビティ
１１２に収容せざるを得ない場合も想定される。このた
め、ＩＣカードが大型化される可能性がある。ＩＣカー
ドの大型化もＩＣカードの製造コストを増加させる。
【００１１】この発明は、上記の事情に鑑み為されたも
ので、その目的は、低コストで製造することが可能なＩ
Ｃカード及びそのＩＣカードに利用可能な半導体集積回
路装置パッケージを提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１態様に係るＩＣカードは、半導体集
積回路装置パッケージが貼り付けられる凹部を有するベ
ースカードと、一表面及びこの一表面に相対した他表面
を有し、前記一表面に電子機器の端子に対して再接触可
能な複数のカード端子が設けられ、前記他表面が前記ベ
ースカードの凹部の底に貼り付けられた半導体集積回路
装置パッケージとを具備する。
【００１３】また、上記目的を達成するために、この発
明の第２態様に係る半導体集積回路装置パッケージは、
少なくとも１つの半導体集積回路チップと、前記少なく
とも１つの半導体集積回路チップを収容する直方体パッ
ケージと、前記直方体パッケージの一表面に設けられる
とともに前記少なくとも１つの半導体集積回路チップに
電気的に接続され、電子機器の端子に対して再接触可能
な複数のカード端子とを具備する。
【００１４】
【発明の実施の形態】以下、この発明の一実施形態を、
図面を参照して説明する。この説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
【００１５】図１Ａはこの発明の一実施形態に係るＩＣ
カードを示す平面図、図１Ｂは図１Ａ中の１Ｂ−１Ｂ線
に沿う断面図、図１Ｃは図１Ａ中の１Ｃ−１Ｃ線に沿う
断面図である。
【００１６】図２Ａはこの発明の一実施形態に係るＩＣ
カードに用いられるベースカードの一例を示す平面図、
図２Ｂは図２Ａ中の２Ｂ−２Ｂ線に沿う断面図、図２Ｃ
は図２Ａ中の２Ｃ−２Ｃ線に沿う断面図である。
【００１７】図１Ａ〜図１Ｃ、図２Ａ〜図２Ｃに示すよ
うに、ベースカード１１には凹部１３が設けられてい
る。半導体集積回路装置パッケージ１は、凹部１３の底
に貼り付けられている。この貼り付けの例は、例えば接
着剤２、あるいは接着テープによる接着である。パッケ
ージ１は、凹部１３に、例えば着脱困難な状態で貼り付
けられる。例えば市場における不慮の剥れ、あるいは無
用な取り外しを防ぐためである。しかし、例えば市場に
おける半導体集積回路装置パッケージ１の交換、あるい
は取り付け等を考慮し、半導体集積回路装置パッケージ
１を、凹部１３に、例えば着脱自在な状態で貼り付ける
ことも可能である。
【００１８】ベースカード１１の凹部１３は、図３９
Ａ、及び図３９Ｂに示した典型的なＩＣカードのキャビ
ティ１１２に酷似する。しかし、凹部１３が、典型的な
ＩＣカードのキャビティ１１２と異なるところの一つ
は、周囲にのりしろ部１１３が無いことである。これ
は、典型的なＩＣカードの思想あるいは概念が、パッケ
ージあるいはチップをＩＣカード内に埋め込むあるいは
収容することにあるのに対して、一実施形態に係るＩＣ
カードの思想あるいは概念は、パッケージをＩＣカード
に貼り付けることに由来する。例えるなら凹部１３の底
がのりしろ部である。
【００１９】ベースカード１１の凹部１３を設ける位置
の一例は、図３に示すように、ベースカード１１の中心
１４から偏在した位置である。具体的には、図２に示す
ように、凹部１３の中心１５をベースカード１１の中心
１４からずらして設ける。これにより、接着中心は、ベ
ースカード１１の中心１４からずれる。接着中心が、ベ
ースカード１１の中心からずれる利点の一つは、パッケ
ージが剥がれ難くなることである。例えばＩＣカード、
例えばベースカード１１が不慮の外力を受ける等して曲
がったとき、接着中心がベースカード１１の中心と一致
する場合に比較すると剥がれ難い。
【００２０】図４Ａ及び図４Ｂはそれぞれこの発明の一
実施形態に係るＩＣカードに用いられる半導体集積回路
装置パッケージの一例を示す平面図、図４Ｃは図４Ａ及
び図４Ｂ中の４Ｃ−４Ｃ線に沿う断面図、図４Ｄは図４
Ａ及び図４Ｂ中の４Ｄ−４Ｄ線に沿う断面図である。
【００２１】図４Ａ〜図４Ｄに示すように、半導体集積
回路装置パッケージ１の一例は、例えばＣＯＢ（Chip O
n Board）型パッケージに準じた構造を持つパッケージ
であるが、本一例に係る半導体集積回路装置パッケージ
１には、図３９Ａ、図３９Ｂ、及び図４０に示した典型
的なＣＯＢ型パッケージ１０１のように、フリンジがな
い。いわばフリンジレス型のパッケージである。フリン
ジレス型のパッケージの一例は、図４Ａ〜図４Ｄに示す
直方体パッケージである。直方体パッケージの一製造例
を以下説明する。
【００２２】図５Ａ及び図５Ｂはそれぞれ一例に係る半
導体集積回路装置パッケージの製造に用いられる配線基
板の一例を示す斜視図、図６Ａ〜図６Ｄはそれぞれ一例
に係る半導体集積回路装置パッケージの製造方法を示す
斜視図である。
【００２３】まず、図５Ａ及び図５Ｂに示すような配線
基板３を用意する。配線基板３の一例は、プリント基板
である。本一例に係る配線基板３の一表面には、カード
端子４が設けられている。本明細書におけるカード端子
４とは、電子機器の端子に対して繰り返し再接触可能
な、例えば平面状の端子のことである。電子機器の一例
は、例えばＩＣカードをメディアとする電子機器であ
る。配線基板３の一表面の相対した他表面には、半導体
集積回路チップがダイボンドされるダイボンド部５、半
導体集積回路装置チップのパッドに電気的に接続される
配線６が設けられている。配線６は配線基板３に設けら
れた、接続部７（図４Ｂ参照）を介してカード端子４に
接続されている。配線基板３は、プリント基板の他、絶
縁層の一部に穴のあいた１層配線テープ基板や、ビアホ
ールを持つ多層配線基板でも良い。
【００２４】次に、図６Ａに示すように、複数の半導体
集積回路チップ８を配線基板３にダイボンドする。さら
に複数のチップ８のパッドを配線６に電気的に接続す
る。チップ８のパッドと配線６との電気的な接続の一例
は、ボンディングワイヤ９を用いたワイヤボンドである
が、ワイヤボンドに限られるものではない。
【００２５】次に、図６Ｂに示すように、複数のチップ
８を絶縁性樹脂１０により被覆する。絶縁性樹脂１０の
一例は、絶縁性プラスチックである。
【００２６】次に、図６Ｃに示すように、例えばダイサ
ー２１を用いて、配線基板３及び樹脂１０をダイシング
し、図６Ｄに示す直方体パッケージ１を得る。
【００２７】直方体パッケージ１の一表面には、図４Ｂ
に示したようにカード端子４が設けられる。また、一表
面に相対した他表面には、図４Ａに示したように、例え
ば樹脂１０のみが存在する。この樹脂１０のみが存在す
る他表面は凹部１３への貼り付け面となる。
【００２８】このような一実施形態に係るＩＣカードに
よれば、典型的なＩＣカードに比較して、次のような効
果を得ることができる。
【００２９】図７Ａ及び図７Ｂはそれぞれこの発明の一
実施形態に係るＩＣカードによる代表的な効果を示す断
面図である。
【００３０】図７Ａは、一実施形態に係るＩＣカードの
凹部１３の大きさと、典型的なＩＣカードののりしろ部
１１３の大きさとを同じとした例を示している。
【００３１】図７Ａに示すように、典型的なＩＣカード
では、キャビティ１１２の大きさがのりしろ部１１３に
より制限される。これに対し、一実施形態に係るＩＣカ
ードでは、凹部１３がのりしろ部等により制限されるこ
とが無い。このため、ＩＣカードに、大型の半導体集積
回路装置パッケージ１を搭載することが可能になる。大
型の半導体集積回路装置パッケージ１を搭載することが
可能になれば、半導体集積回路チップ８を大型化でき、
ＩＣカードの単位面積当たりのパフォーマンスを向上さ
せ易い、という利点を得ることができる。例えばメモリ
カード用途では、メモリカードの単位面積当たりの記憶
容量を大規模化させ易くなる。
【００３２】また、大型のチップ８を搭載できるので、
例えばチップ３に集積される半導体素子や回路に対して
シビアな小型化を無用に要求せずに済む。これは、例え
ばチップ８の開発コストの抑制につながる。チップ８の
開発コストを抑制できれば、ＩＣカード自体のコストダ
ウンに有利である。
【００３３】図７Ｂは、一実施形態に係るＩＣカードの
半導体集積回路チップ８の大きさと典型的なＩＣカード
の半導体集積回路チップ１０３の大きさと、を同じとし
た例を示している。
【００３４】一実施形態に係るＩＣカードでは凹部１３
の周囲にのりしろ部等を設ける必要が無い。このため、
例えばのりしろ部１１３を設ける必要が無い分、凹部１
３を小さくすることができ、ＩＣカード、一実施形態に
例えるならベースカード１１を小型化することが可能と
なる。ＩＣカードの小型化も、ＩＣカードのコストダウ
ンに有利である。
【００３５】また、典型的なＩＣカードでは、図３９Ａ
及び図３９Ｂに示したように、ＣＯＢ型パッケージ１０
１のフリンジ１０５をのりしろ部１１３に接着する構造
である。つまり、パッケージ１０１には、フリンジ１０
５が必要である。これに対し、一実施形態に係るＩＣカ
ードでは、半導体集積回路パッケージ１の樹脂１０を、
凹部１３の底に貼り付ける。このため、パッケージ１
に、フリンジレス型のパッケージを用いることができ
る。フリンジレス型のパッケージでは、パッケージのサ
イズをフリンジ付パッケージと同じとした場合、より大
型のチップ３を搭載できる。また、チップ３のサイズを
同じとした場合には、パッケージのサイズを小型化でき
る。従って、一実施形態に係るＩＣカードのように、凹
部１３にフリンジレス型のパッケージを貼り付けるよう
にすれば、例えばパフォーマンスを低下させずにＩＣカ
ードを小型化できる、あるいはＩＣカードの大型化を抑
制できる、という利点を得ることができる。
【００３６】また、フリンジレス型のパッケージの一例
として、直方体パッケージを挙げることができる。直方
体パッケージは、例えば図６Ａ〜図６Ｄに示したよう
に、パッケージごとダイシングすることで得ることがで
きる。この直方体パッケージは、樹脂のだれの考慮や、
樹脂側面に逃げ角を設定する必要が無いので、より大型
のチップ３を収容できる利点がある。
【００３７】次に、この発明の一実施形態に係るＩＣカ
ードに施されたいくつかの工夫について説明する。
【００３８】〔第１の構造〕図８Ａはこの発明の一実施
形態に係るＩＣカードが有する第１の構造の一例を示す
断面図、図８Ｂは第１の構造による代表的な効果を示す
断面図である。
【００３９】図８Ａに示すように、ベースカード１１の
カード端子面には、リブ２３が設けられている。リブ２
３は、カード端子面から例えば高さｔ１突出した部分で
ある。リブ２３は、例えばベースカード１１の端部、例
えば機器挿入面に相対した端部２５に設けられる。
【００４０】このようにカード端子面にリブ２３を設け
ることにより、例えば図８Ｂに示すように、ＩＣカード
を、カード端子面を下にして平面２４上に置いたとき、
この平面２４に、カード端子４が触れなくなる。このた
め、ＩＣカードを、例えば平面２４上に置き滑走させた
とき等、カード端子４が他の物体と擦れる場面に遭遇し
た際、例えばカード端子４が傷つき難い。特にカード端
子４の表面には、例えば腐食防止を目的とした表面処理
が行われることがあるが、この表面処理を傷つけること
もない。これは、ＩＣカードの信頼性、例えば耐磨耗性
の向上に有利である。
【００４１】また、カード端子４の腐食防止には、表面
処理として、耐腐食性に優れた金属をカード端子４の表
面にメッキすることが一般的である。耐腐食性に優れた
金属は、貴金属や希少金属である場合が多く、例えば金
やパラジウムが代表例である。しかし、これらの金属は
磨耗しやすい。このため、カードの耐磨耗性を向上させ
るには、例えばメッキの厚さをある程度厚くすることが
要求される。メッキの厚さを厚くすることは、金属の地
金を多く使用するため、材料コストを増大させてしま
う。
【００４２】この点、カード端子面にリブ２３を有した
ＩＣカードであると、カード端子４の表面処理、即ちメ
ッキが他の物体と擦れる可能性が低くなるため、メッキ
の厚さを厚くする必要がない。従って、カード端子４に
十分な耐腐食性を有したまま、その製造コストを低減さ
せることが可能である。
【００４３】また、リブ２３を、ベースカード１１の端
部、例えば機器挿入面に相対した端部２５に設けるよう
にすれば、ＩＣカードを指で摘んで挿抜する際、リブ２
３に指がかかる。このため、挿抜が楽になるなど、ＩＣ
カードの使い勝手も良好になる。
【００４４】〔第２の構造〕従来のＩＣカードは、カー
ド端子面に対し、カード端子の高低差が０．１ｍｍ以下
と規定されている（例えばＪＩＳＸ６３０３）。これ
は、カード端子面に対しカード端子は高低差０であるこ
とを狙いとして、カード端子のうねり、組み込み精度等
の製造公差を±０．１ｍｍ以下にて製造することを意味
する。このようなＩＣカードでは、カード端子面を下に
して平面上に置くと、カード端子が平面に触れてしま
う。
【００４５】図９Ａはこの発明の一実施形態に係るＩＣ
カードが有する第２の構造の一例を示す断面図、図９Ｂ
は第２の構造による代表的な効果を示す断面図である。
【００４６】図９Ａに示すように、カード端子４の表面
の位置は、ベースカード１１のカード端子面の位置より
も、例えば深さｄ１低くされている。これにより、図９
Ｂに示すように、ベースカード１１を、カード端子面を
下にして平面２４上に置いたとき、カード端子４の表面
が平面２４に触れなくなる。深さｄ１の一例は、０．１
ｍｍ超である。つまり、カード端子面に対しカード端子
４は高低差−０．１ｍｍ超とする。そして、高低差−
０．１ｍｍ超を狙いとして、例えばカード端子４のうね
り、組み込み精度等の製造公差を±０．１ｍｍ以下にて
製造すれば、カード端子４の表面の位置は、ベースカー
ド１１のカード端子面の位置よりも低くすることができ
る。
【００４７】このようにカード端子４の表面の位置を、
ベースカード１１のカード端子面の位置よりも低くする
ことでも、平面２４にカード端子４が触れなくなる。従
って、第１の構造と同様な効果を得ることができる。
【００４８】〔第３の構造〕図１０Ａは第２の構造を拡
大して示す断面図、図１０Ｂは第２の構造が持つ事情を
示す断面図である。
【００４９】第２の構造では、図１０Ａに示すように、
カード端子４の表面の位置を、ベースカード１１のカー
ド端子面の位置よりも深さｄ１低くする。このため、図
１０Ｂに示すように、電子機器の外部インターフェース
部の端子、例えばカードリーダやカードライタの接点金
属２６が、深さｄ１分変位してしまう。これは、接点金
属２６の寿命を縮める可能性がある。さらには接点金属
２６の変位を深さｄ１大きくとる必要があり、外部イン
ターフェース部の薄型化を阻害する。外部インターフェ
ース部は、ＩＣカードをメディアとする様々な電子機器
に組み込まれるため、これら電子機器の小型化、薄型化
までもが阻害される。
【００５０】これらのような可能性を排除したい場合に
は、第３の構造を用いると良い。
【００５１】図１１Ａは第３の構造を拡大して示す断面
図、図１１Ｂは第３の構造による代表的な効果を示す断
面図である。
【００５２】図１１Ａに示すように、第３の構造では、
カード端子面のうち、電子機器の端子、例えば接点金属
が摺れ合う部分（以下接点金属滑走面という）の位置を
カード端子面の位置より低くする。低くする量は、例え
ば深さｄ１である。接点金属滑走面の位置を、カード端
子面に対して深さｄ１低くすれば、カード端子４の表面
の位置と接点金属滑走面の位置とが互いに高低差０とな
る。これにより、図１１Ｂに示すように、接点金属２６
の変位を抑制することが可能となる。この結果、接点金
属２６が傷み難くなる。また、外部インターフェースの
薄型化を阻害することもない。
【００５３】なお、カード端子４の表面の位置と接点金
属滑走面の位置とが高低差０としているが、これは、例
えば公差の範囲内で高低差０である。その製造例は、例
えば接点金属滑走面に対しカード端子４表面の高低差０
を狙いとして、例えばカード端子４のうねり、組み込み
精度等の製造公差を±０．１ｍｍ以下にて製造すれば良
い。
【００５４】図１２Ａ〜図１２Ｃはそれぞれこの発明の
一実施形態に係るＩＣカードが有する第３の構造の例を
示す斜視図である。
【００５５】第３の構造を用いたＩＣカードの形状とし
ては、図１２Ａに示すように、カード端子面のうち、接
点金属滑走面のみ低くすれば良い。
【００５６】しかし、図１２Ｂに示すように、接点金属
滑走面だけでなく、カード端子面のうち、例えば凹部１
３の周囲を低くしても良いし、図１２Ｃに示すように、
カード端子面のうち、例えば機器挿入面から機器挿入面
に相対する端部２５にかけてほぼ全体を低しても良い。
この場合、カード端子面は、ベースカード１１の機器挿
入方向に沿った両端部にリブ状に残る。
【００５７】〔第４の構造〕図１３Ａ〜図１３Ｃはそれ
ぞれ第４の構造の背景を説明するための断面図である。
【００５８】図１３Ａに示すように、パッケージ１は、
ベースカード１１の凹部１３の底に接着される。パッケ
ージ１の大型化や、ベースカード１１の小型化が進展す
ると、パッケージ１の側面２７と凹部１３の側面２８と
の間のギャップｇ１、ｇ２が大変狭くなってくる。ギャ
ップｇ１、ｇ２が狭くなると、ＩＣカードの組み立て、
特に凹部１３の底にパッケージ１を落とし込むのが難し
くなる。その一因は、例えばパッケージ１を凹部１３上
に精度良くアライメントするのが難しくなることであ
る。例えば図１３Ｂに示すように、凹部１３の側面２８
に対して、パッケージ１の側面２７が重なるように、パ
ッケージ１がハンドリングされてしまった、と仮定す
る。この状態のまま、パッケージ１を凹部１３の底に向
けて落とす、あるいは下降させると、図１３Ｃに示すよ
うに、パッケージ１がベースカード１１に引っかかり、
傾いてしまう。これでは組み立てが不完全になる。
【００５９】このような事情を改善するためには、パッ
ケージ１と凹部１３とのアライメントを精度良く行えば
良い。しかし、高い精度のアライメントを行うために
は、アライメント時間が増加する等のデメリットが存在
する。アライメント時間が増加すれば、組み立て時間が
増加し、ＩＣカードの製造コストを上昇させる。
【００６０】このような事情を解消したい場合には、第
４の構造を用いると良い。
【００６１】図１４Ａはこの発明の一実施形態に係るＩ
Ｃカードが有する第４の構造の一例を示す断面図、図１
４Ｂ及び図１４Ｃはそれぞれ第４の構造による代表的な
効果を示す断面図である。
【００６２】図１４Ａに示すように、第４の構造では、
ベースカード１１の凹部１３の側面２８と、ベースカー
ド１１のカード端子面が交わる角部に、面取り部２９が
設けられている。
【００６３】面取り部２９を設けると、例えば図１４Ｂ
に示すように、凹部１３の側面２８に対してパッケージ
１の側面２７が重なるようにパッケージ１がアライメン
トされた場合でも、図１４Ｃに示すように、パッケージ
１の側面２７が面取り部２９に接触すれば、パッケージ
１は面取り部２９に沿って凹部１３の底に案内される。
この結果、組み立てが不完全になってしまう確率は減少
する。
【００６４】また、パッケージ１と凹部１３とのアライ
メントも比較的ラフでも良い。従って、アライメント時
間を無用に増加させることもなく、製造コストの無用な
増加を抑制することが可能となる。
【００６５】なお、凹部１３の側面２８に対して面取り
部２９が成す角度θ１の一例は、約５°である。しか
し、角度θ１は約５°に限られるものではない。
【００６６】〔第５の構造〕図１５Ａ及び図１５Ｂはそ
れぞれ第５の構造の背景を説明するための斜視図であ
る。
【００６７】この発明の一実施形態に係るＩＣカードに
用いられる半導体集積回路装置パッケージの一例は、図
６Ａ〜図６Ｄに示したように、パッケージごとダイシン
グしたパッケージ１である。このようにして製造された
パッケージ１では、図１５Ａに示すように、その角部
に、ばり３０が発生することがある。ばり３０が発生し
たパッケージ１を凹部１３の底に接着しようとすると、
図１５Ｂに示すように、ばり３０がベースカード１１に
引っかかり、組み立てが不完全になる。
【００６８】このような事情を解消したい場合には、第
５の構造を用いると良い。
【００６９】図１６Ａはこの発明の一実施形態に係るＩ
Ｃカードが有する第５の構造の一例を示す斜視図、図１
６Ｂは第５の構造による代表的な効果を示す斜視図であ
る。
【００７０】図１６Ａに示すように、第５の構造では、
凹部１３の側面どうしが交わる隅に、逃げ溝３１が設け
られている。本例では、凹部１３の四隅それぞれに逃げ
溝３１が設けられている。逃げ溝３１の平面形状は、例
えば円形であるが、もちろん円形に限られるものではな
い。
【００７１】凹部１３の隅部に逃げ溝３１を設けておく
と、図１６Ｂに示すように、ばり３０が逃げ溝３１に収
容される。このため、ばり３０が発生したパッケージ１
であっても、凹部１３の底に接着することが可能とな
る。この結果、組み立てが不完全になる確率は減少す
る。
【００７２】また、逃げ溝３１を設けることによる別の
利点として、逃げ溝３１が余分な接着剤の液だまりとし
ても機能することがあげられる。余分な接着剤は、例え
ばパッケージ１と凹部１３とのギャップから溢れること
がある。接着剤が溢れると、例えばカード端子４に付着
したりしてＩＣカード自体を不良にしてしまう。あるい
はＩＣカード自体は良品であるが、外観不良とされる可
能性もある。これらは、ＩＣカードの製造コストを上昇
させる要因となる。
【００７３】凹部１３に逃げ溝３１が設けられていれ
ば、余剰な接着剤は逃げ溝３１に溜まるようになるの
で、余分な接着剤が溢れる可能性を低減できる。この結
果、製造コストの無用な上昇を抑制することができる。
【００７４】〔第６の構造〕図１７Ａ及び図１７Ｂは第
６の構造の背景を説明するための断面図である。
【００７５】パッケージ１と凹部１３の底に接着する際
には、例えば接着剤が使用される。組み立て工程におい
て、接着剤の量は全てのＩＣカードに対して均一になる
ように制御されるが、その量はある程度のばらつきがあ
る。また、その粘度にもある程度のばらつきがある。接
着剤の量あるいは粘度がばらつくと、図１７Ａ及び図１
７Ｂに示すように、接着剤２の厚みｔ２がばらつき、例
えばカード端子面とカード端子４との高低差をばらつか
せてしまう。図１７Ｂには、厚みｔ２がｔ２’にばらつ
き、カード端子面とカード端子４との高低差が“ｔ２−
ｔ２’”ばらついた例を示している。
【００７６】このような事情を解消したい場合には、第
６の構造を用いると良い。
【００７７】図１８Ａはこの発明の一実施形態に係るＩ
Ｃカードが有する第６の構造の一例を示す斜視図、図１
８Ｂは第６の構造による代表的な効果を示す断面図であ
る。
【００７８】図１８Ａに示すように、第６の構造では、
ベースカード１１の凹部１３の底に、突起３２が設けら
れている。本例において、突起３２は凹部１３の底に３
つ設けられ、それぞれ凹部１３の側面に接している。こ
れら突起３２は、パッケージ１の下死点を決める。これ
により、図１８Ｂに示すように、パッケージ１は、突起
３２より下にはいかなくなる。従って、接着剤の量ある
いは粘度がばらついたとしても、例えばカード端子面と
カード端子４との高低差のばらつきを小さくすることが
できる。
【００７９】なお、本例において、突起３２は３つ設け
られている。しかし、パッケージ１の下死点を決めるこ
とができれば、突起３２は１つでも２つでも良く、さら
に３つ以上設けても良い。
【００８０】また、本例の突起３２は凹部１３の側面に
接して設けられているが、凹部１３の側面に接する必要
は無い。突起３２はパッケージ１の下死点を決めること
ができれば良いからである。
【００８１】〔第７の構造〕上記第５の構造において、
この発明の一実施形態に係るＩＣカードでは、接着剤２
によりパッケージ１を凹部１３の底に接着したとき、接
着剤がパッケージ１と凹部とのギャップから溢れること
がある、と説明した。本第７の構造は、接着剤が溢れる
可能性を、さらに良く低減できる構造に関する。
【００８２】図１９はこの発明の一実施形態に係るＩＣ
カードが有する第７の構造の一例を示す断面図である。
【００８３】図１９に示すように、第７の構造では、ベ
ースカード１１の凹部１３の底に、段差部３３が設けら
れている。段差部３３の底は、例えば余分な接着剤２が
溜まるように、凹部１３の底よりも低い位置にある。ま
た、本例では、段差部３３は、凹部１３の側面に接して
設けられているが、余分な接着剤２を溜めることが可能
であれば、これに限られるものではない。ただし、余分
な接着剤２は、凹部１３の側面に沿って溢れ出す。この
ため、凹部１３の側面に接して段差部３３が設けられて
いると、接着剤２の溢れを抑制する効果を、より良く得
ることができる。
【００８４】また、段差部３３は、凹部１３の底に数箇
所設けることも可能であるが、例えば凹部１３の側面全
周に沿って、１つの段差部３３を設けることも可能であ
る。
【００８５】このように、接着剤２の溢れを、より良好
に抑制した場合には、本第７の構造を用いると良い。
【００８６】図２０はこの発明の一実施形態に係るＩＣ
カードが有する第７の構造の変形例を示す断面図であ
る。
【００８７】図２０に示すように、本第７の構造は、接
着剤２を使用したとき、パッケージ１の下死点を決める
突起３２と併用することが可能である。本変形例では、
段差部３３は、突起３２に接して設けられているが、も
ちろんこれに限られるものではない。
【００８８】また、特に図示はしないが、本第７の構造
と上記第５の構造とを併用することももちろん可能であ
る。
【００８９】〔第８の構造〕図２１Ａはこの発明の一実
施形態に係るＩＣカードが有する第８の構造の一例を示
す平面図、図２１Ｂは第８の構造による代表的な効果を
示す図である。
【００９０】図２１Ａに示すように、第８の構造では、
ベースカード１１の幅が電子機器への挿入方向に向かっ
て狭くなっている。本例では、機器挿入面の幅Ｗ１が、
機器挿入面に相対する面２５の幅Ｗ２よりも狭くなって
いる。このため、ベースカード１１の電子機器への挿入
方向に沿った側面３４、３５には、挿入方向に向かって
狭くなるようなテーパがつく。その角度θ２の一例は挿
入方向に対して約１°である。また、本例では、ベース
カード１１の側面３４、３５の一部が、挿入方向に一致
している。このため、側面３４、又は３５から測定した
角度θ３は約１７９°になる。もちろん、これら角度θ
２、θ３は一例であって、約１°、約１７９°に限られ
ることはない。
【００９１】この第８の構造による代表的な効果は、Ｉ
Ｃカードと、外部インターフェースのカードスロット３
６とのアライメント性が良くなることである。
【００９２】例えば図２１Ｂに示すように、ＩＣカード
がカードスロット３６からずれて挿入された場合でも、
側面３４、３５に、挿入方向に向かって狭くなるような
テーパがついていれば、ＩＣカードはテーパに沿ってカ
ードスロット３６に案内されるようになる。従って、Ｉ
Ｃカードと、カードスロット３６とのアライメント性が
良くなる。
【００９３】ＩＣカードとカードスロット３６とのアラ
イメント性をより良好にしたい場合には、本第８の構造
を用いると良い。
【００９４】〔第９の構造〕図２２Ａはこの発明の一実
施形態に係るＩＣカードが有する第９の構造の一例を示
す平面図、図２２Ｂは第９の構造による代表的な効果を
示す図である。
【００９５】図２２Ａに示すように、第９の構造では、
ベースカード１１の厚みが、電子機器への挿入方向に向
かって薄くなっている。本例では、機器挿入面の厚さｔ
２が、機器挿入面に相対する面２５の厚さｔ２よりも薄
くなっている。本例では、ベースカード１１の電子機器
への挿入方向に沿ったカード端子面うち、例えば接点金
属滑走面に、挿入方向に向かって薄くなるようなテーパ
がついている。その角度θ４の一例は挿入方向に対して
約１５°である。もちろん、約１５°は一例であって、
約１５°に限られることはない。
【００９６】この第９の構造による代表的な効果は、Ｉ
Ｃカードの操作感がソフトになることである。この要因
は様々あるが、考えられ得る代表的な要因の一つを、図
２２Ｂに示す。
【００９７】図２２Ｂに示すように、ＩＣカードが外部
インターフェースに挿入されると、接点金属滑走面が接
点金属２６に接する。この時点から、ＩＣカードは、接
点金属滑走面につけられたテーパに沿って挿入方向に対
して斜めに滑りながら挿入されていく。挿入方向に対し
て斜めに滑りながら挿入されれば、挿入力に対して反作
用する力、例えば摩擦力は挿入方向に対して斜め方向に
働く。摩擦力が挿入方向に対して斜め方向に働けば、摩
擦力が挿入方向に沿ってダイレクトに働く場合に比較し
て、指先に伝わる抵抗感は小さくなる。例えばこのよう
な現象を一つの要因として操作感はソフトになる。
【００９８】〔第１０の構造〕図２３Ａはこの発明の一
実施形態に係るＩＣカードが有する第１０の構造の一例
を示す平面図、図２３Ｂは機器挿入面側から見た側面図
である。
【００９９】この発明の一実施形態に係るＩＣカードで
は、カード端子面のうち、凹部１３の周囲が低くされて
おり、段差３７が有る。
【０１００】図２３Ａ、図２３Ｂに示すように、本第１
０の構造では、段差３７の幅が、電子機器への挿入方向
に向かって広くなっている。このため、段差３７の電子
機器への挿入方向に沿った側面３８、３９には、挿入方
向に向かって広くなるようなテーパがつく。その角度θ
５の一例は、挿入方向に対して約１°である。また、本
例では、段差３７の側面３８、３９の一部が挿入方向に
一致している。このため、側面３８、又は３９から測定
した角度θ６は約１７９°になる。もちろん、これら角
度θ２、θ３は一例であって、約１°、約１７９°に限
られることはない。
【０１０１】次に、第１０の構造による代表的な効果に
ついて説明する。
【０１０２】第１０の構造では、段差３７の幅が電子機
器への挿入方向に向かって広くなっている。この構造を
利用し、電子機器のカードスロット内に、ＩＣカードア
ライメント用のガイドを設けることが可能となる。図２
４Ａ、図２４Ｂに、ガイド付カードスロットの一例を示
す。
【０１０３】図２４Ａはガイド付きカードスロットのＩ
Ｃカード挿入面側から見た側面図、図２４ＢはＩＣカー
ド挿入を概略的に示した図である。
【０１０４】図２４Ａに示すように、電子機器２００の
カードスロット２０１内には、ガイド２０２が設けられ
ている。この一例に係るガイド２０２は、カードスロッ
ト２０１の上部に設けられ、カードスロット２０１の下
部に向かって突出した突起状ガイドである。もちろん、
ガイド２０２の形状は、図２４Ａに示す突起状ガイドに
限られるものではない。
【０１０５】このようなガイド２０２を有するカードス
ロット２０１に、ベースカード（ＩＣカード）１１を挿
入する。この際、挿入位置がずれていたとすると、図２
４Ｂに示すように、側面３８、又は側面３９のいずれか
がガイド２０２に接触する。図２４Ｂでは側面３８が接
触した場合を示している。この後、ベースカード（ＩＣ
カード）１１は、側面３８につけられたテーパに沿って
カードスロット２０１に案内されるようになる。
【０１０６】このように、第１０の構造によれば、例え
ば電子機器２００のカードスロット２０１内に、ＩＣカ
ードアライメント用のガイド２０２を新たに設けること
が可能となる、という効果を得ることができる。
【０１０７】次に、この発明の一実施形態に係るＩＣカ
ードに用いられる半導体集積回路装置パッケージに施さ
れた工夫について説明する。
【０１０８】配線基板３には、カード端子４を、半導体
集積回路チップ８に電気的に接続するために、接続部７
が設けられる。接続部７の形態はいくつかあり、代表的
な形態を図２５Ａ〜図２５Ｃ、図２６Ａ、及び図２６Ｂ
に示す。
【０１０９】図２５Ａに示す接続部７は、一般に“スル
ーホール”と呼ばれる形態である。スルーホールは、配
線基板３の絶縁性基板４１に設けられた穴である。この
穴の周囲には導電物が形成されている。カード端子４
は、穴の周囲に形成された導電物を介して配線６に接続
される。
【０１１０】図２５Ｂに示す接続部７は、図２５Ａに示
したスルーホールに準じた形態であるが、異なるところ
は、例えば絶縁性基板４１に設けられた穴を、導電物に
より埋め込んだことである。
【０１１１】図２５Ｃに示す接続部７は、一般に“ブラ
インドビア”と呼ばれる形態である。ブラインドビア
は、例えば絶縁性基板４１に設けられた穴を、導電物に
より隠したものである。
【０１１２】図２６Ａに示す接続部７は、一般に“バン
プ”と呼ばれる形態である。バンプは、例えば絶縁性基
板４１に設けられた穴に埋め込まれた導電物である。カ
ード端子４は、穴に埋め込まれた導電物を介して配線６
に接続される。
【０１１３】図２６Ｂに示す接続部７は、一般に“ビア
ホール”と呼ばれる形態である。ビアホールは、例えば
配線基板３が多層構造の場合に、途中の配線層まで形成
される穴である。カード端子４は、ビアホールに形成さ
れた導電物、及び何層かの配線を介して配線６に接続さ
れる。
【０１１４】配線基板３に設けられる接続部７の形態
は、例えばこれらのような形態により形成される。もち
ろん接続部７の形態は、図示した形態に限られるもので
はない。
【０１１５】さて、カード端子４には、例えば接点金属
に繰り返し接触される。この際、カード端子４には、例
えば配線基板３の平面方向に沿って機械的な力が繰り返
し加わる。カード端子４自体は、配線基板３の平面方向
に沿って形成されるため、上記機械的な力にはある程度
耐え得る。しかし、接続部７は、例えば配線基板３の深
さ方向に沿って形成されるため、上記機械的な力にはカ
ード端子４ほど耐えることができない。このため、接続
部７に上記機械的な力が加わると、接続部７が破壊して
しまう可能性がある。
【０１１６】図２７Ａ〜図２７Ｃはそれぞれこの発明の
一実施形態に係るＩＣカードに用いられている半導体集
積回路装置パッケージの一例を示す平面図である。
【０１１７】図２７Ａに示すように、一例に係るパッケ
ージ１は、複数のカード端子４を持つ。複数のカード端
子４の平面から見た形状は、それぞれストレート状であ
る。そして各カード端子４に設けられる接続部７は、そ
れぞれストレート状のカード端子４の中心５０から偏在
した位置に設けられる。さらに各接続部７は、図２７Ｂ
に示すように、例えばストレート状の接続部領域５１内
に全て収まるように、例えば直線状に並べられる。これ
により、接続部７は、例えばストレート状の接続部領域
５１内に全て形成される。そして、例えば図１Ａに示し
たように、パッケージ１を、接続部領域５１が機器挿入
面に対して反対側に位置する向きとしてベースカード１
１に接着する。
【０１１８】このように接着すると、接続部７は、電子
機器挿入面に対して反対側の位置に設けられるようにな
り、例えば図２７Ｃに示すように、接続部７が、カード
端子４の表面のうち、電子機器の端子、例えば接点金属
と擦れ合う領域５２以外の部分に設けることができる。
【０１１９】接続部７が、擦れ合う領域５２以外に設け
られれば、上記接続部７の破壊を抑制することができ、
半導体集積回路チップの不慮の故障を抑制することがで
きる。この結果、ＩＣカードの、例えば寿命に関する信
頼性を向上させることが可能となる。
【０１２０】次に、この発明の一実施形態に係るＩＣカ
ード、又はこのＩＣカードに用いられる半導体集積回路
装置パッケージに施すことが可能ないくつかの工夫を、
この発明の変形例として説明する。
【０１２１】〔第１の変形例〕図２８Ａは第１の変形例
に係るＩＣカードを示す平面図、図２８Ｂは図２８Ａ中
の２８Ｂ−２８Ｂに沿う断面図である。
【０１２２】図２８Ａに示すように、第１の変形例は、
ベースカード１１の凹部１３の四隅に、オーバーハング
５３を設けている。オーバーハング５３は凹部１３の上
方にオーバーハングし、例えばパッケージ１の四隅をカ
バーする。これにより、パッケージ１は、ベースカード
１１から離脱することが防止される。
【０１２３】〔第２の変形例〕図２９Ａは第２の変形例
に係るＩＣカードを示す平面図、図２９Ｂは図２９Ａ中
の２９Ｂ−２９Ｂに沿う断面図である。
【０１２４】図２９Ａに示すように、第２の変形例は、
オーバーハング５３を、ベースカード１１の凹部１３の
四辺に設けるようにしたものである。このようにして
も、第１の変形例と同様に、パッケージ１の、ベースカ
ード１１からの不慮の離脱を防止することができる。
【０１２５】なお、第１、第２の変形例に係るオーバー
ハング５３は、例えばベースカード１１に作りつけても
良いし、パッケージ１を凹部１３の底に接着した後に、
ベースカード１１に取り付けるようにしても良い。
【０１２６】また、オーバーハング５３をベースカード
１１に作りつけた場合、パッケージ１を、凹部１３の底
に接着することが困難になる。パッケージ１がオーバー
ハング５３に引っかかってしまうためである。
【０１２７】しかし、このような困難は、パッケージ１
を、例えばＰＴＰ（Paper Thin Package）に代表される
ようなフレキシブルパッケージとすれば解消することが
できる。凹部１３の上方にオーバーハング５３があって
も、例えばフレキシブルパッケージを撓ませることで、
このパッケージを凹部１３の底に挿入することができ
る。
【０１２８】〔第３の変形例〕図３０Ａは第３の変形例
に係るＩＣカードを示す平面図、図３０Ｂは図３０Ａ中
の３０Ｂ−３０Ｂに沿う断面図である。
【０１２９】図３０Ａに示すように、第３の変形例は、
ベースカード１１のカード端子面上から、パッケージ１
の一部分上にかけてカバー５４を取り付けたものであ
る。このようにしても、第１、第２の変形例と同様に、
パッケージ１の、ベースカード１１からの不慮の離脱を
防止することができる。
【０１３０】さらに第３の変形例において、例えば接続
部７上をカバー５４にて被覆すれば、汚染源や水分等の
接続部７を介したパッケージ１の内側への侵入を抑制で
きる効果がある。
【０１３１】カバー５４としては、変形し難いプレート
状のカバーの他、フレキシブルなシート状のものも使う
ことができる。
【０１３２】〔第４の変形例〕図３１Ａは第４の変形例
に係るＩＣカードを示す平面図、図３１Ｂは図３１Ａ中
の３１Ｂ−３１Ｂに沿う断面図である。
【０１３３】図３１Ａに示すように、第４の変形例は、
ベースカード１１のカード端子面上から、パッケージ１
の一部分上、さらにパッケージ１と凹部１３との境界を
覆うようにカバー５５を取り付けたものである。このよ
うにしても、第１、第２、第３の変形例と同様に、パッ
ケージ１の、ベースカード１１からの不慮の離脱を防止
することができる。
【０１３４】さらに第４の変形例において、例えば接続
部７上をカバー５５にて被覆すれば、第３の変形例と同
様に、汚染源や水分等の接続部７を介したパッケージ１
の内側への侵入を抑制できる効果がある。
【０１３５】〔第５の変形例〕図３２Ａは第５の変形例
に係るＩＣカードを示す平面図、図３２Ｂは図３２Ａ中
の３２Ｂ−３２Ｂに沿う断面図である。
【０１３６】図３２Ａに示すように、第５の変形例は、
パッケージ１と凹部１３との境界を覆うようにカバー５
６を取り付けたものである。このようにしても、第１、
第２、第３の変形例と同様に、パッケージ１の、ベース
カード１１からの不慮の離脱を防止することができる。
【０１３７】この第５の変形例のように、例えば接続部
７上は、必ずしもカバー５６にて被覆する必要は無い。
【０１３８】〔第６の変形例〕図３３は第６の変形例に
係る半導体集積回路装置パッケージを示す平面図であ
る。
【０１３９】図３３に示すように、第６の変形例は、ス
トレート状のカード端子４の長さＬ１を、図１等に示し
たストレート状のカード端子４に比べて短くしたもので
ある。
【０１４０】このようにストレート状のカード端子４の
長さＬ１は、例えば外部インターフェースに応じて、様
々に変更することが可能である。
【０１４１】〔第７の変形例〕図３４は第７の変形例に
係る半導体集積回路装置パッケージを示す平面図であ
る。
【０１４２】図３４に示すように、第７の変形例は、カ
ード端子４のパターンを、ストレート状から、ランド状
にしたものである。
【０１４３】このようにカード端子４のパターンは、ス
トレート状に限られるものではなく、例えば外部インタ
ーフェースに応じて、様々なデザインが可能である。
【０１４４】〔第８の変形例〕本第８の変形例では、半
導体集積回路チップ８の一例を挙げる。
【０１４５】図３５Ａは第８の変形例に係る半導体集積
回路装置パッケージを示す平面図、図３５Ｂは図３５Ａ
中の３５Ｂ−３５Ｂ線に沿う断面図である。
【０１４６】図３５Ａ、図３５Ｂに示すように、パッケ
ージ１内に収容される半導体集積回路チップ８の一例
は、不揮発性半導体メモリチップである。不揮発性半導
体メモリの一例としては、ＥＥＰＲＯＭ、例えばフラッ
シュメモリを挙げることができる。しかし、不揮発性半
導体メモリとしては、ＥＥＰＲＯＭ、例えばフラッシュ
メモリ以外の不揮発性半導体メモリを使うことが可能で
ある。
【０１４７】〔第９の変形例〕図３６Ａは第９の変形例
に係る半導体集積回路装置パッケージを示す平面図、図
３６Ｂは図３６Ａ中の３６Ｂ−３６Ｂ線に沿う断面図で
ある。
【０１４８】図３６Ａ、図３６Ｂに示すように、第９の
変形例は、パッケージ１内に収容される半導体集積回路
チップ８の数を複数としたものである。
【０１４９】このようにチップ８の数は一つに限らず、
複数でも良い。また、本第７の変形例では、４つの不揮
発性半導体メモリチップが収容されている例を示してい
る。
【０１５０】〔第１０の変形例〕図３７Ａは第１０の変
形例に係る半導体集積回路装置パッケージを示す平面
図、図３７Ｂは図３７Ａ中の３７Ｂ−３７Ｂ線に沿う断
面図である。
【０１５１】図３７Ａ、図３７Ｂに示すように、第１０
の変形例では、不揮発性半導体メモリチップ８-1及びメ
モリコントローラチップ８-2とが、パッケージ１内に収
容されている。コントローラチップ８-2には、メモリチ
ップ８-1をコントロールするコントロール回路が集積さ
れる。
【０１５２】このようにメモリチップ８-1及びコントロ
ーラチップ８-2を、パッケージ１内に収容するようにし
ても良い。
【０１５３】なお、コントローラチップ８-2にはメモリ
チップ８-1をコントロールするコントロール回路の他、
データ処理を行う演算回路を集積することも可能であ
る。
【０１５４】〔第１１の変形例〕図３８Ａは第１１の変
形例に係る半導体集積回路装置パッケージを示す平面
図、図３８Ｂは図３８Ａ中の３８Ｂ−３８Ｂ線に沿う断
面図である。
【０１５５】図３８Ａ、図３８Ｂに示すように、第１１
の変形例では、不揮発性半導体メモリチップ８-1の上に
メモリコントローラチップ８-2が積層されている。
【０１５６】このようにチップの上に、別のチップを積
層して収容することも可能である。
【０１５７】なお、第１０、第１１の変形例では、不揮
発性半導体メモリ、及びメモリコントローラを別々のチ
ップとしたが、これらを１チップに収容することも可能
である。
【０１５８】以上、この発明を一実施形態及び第１〜第
１１の変形例により説明したが、この発明は、一実施形
態及び第１〜第１１の変形例に限定されるものではな
く、その実施にあたっては、発明の要旨を逸脱しない範
囲で種々に変形することが可能である。
【０１５９】また、一実施形態に開示した様々な工夫
は、単独で実施することが可能であるが、適宜組み合わ
せて実施することも、もちろん可能である。
【０１６０】また、一実施形態には、種々の段階の発明
が含まれており、一実施形態において開示した複数の構
成要件の適宜な組み合わせにより、種々の段階の発明を
抽出することも可能である。
【０１６１】
【発明の効果】以上説明したように、この発明によれ
ば、低コストで製造することが可能なＩＣカード及びそ
のＩＣカードに利用可能な半導体集積回路装置パッケー
ジを提供できる。
【図面の簡単な説明】
【図１】図１Ａはこの発明の一実施形態に係るＩＣカー
ドを示す平面図、図１Ｂは図１Ａ中の１Ｂ−１Ｂ線に沿
う断面図、図１Ｃは図１Ａ中の１Ｃ−１Ｃ線に沿う断面
図。
【図２】図２Ａはこの発明の一実施形態に係るＩＣカー
ドに用いられるベースカードの一例を示す平面図、図２
Ｂは図２Ａ中の２Ｂ−２Ｂ線に沿う断面図、図２Ｃは図
２Ａ中の２Ｃ−２Ｃ線に沿う断面図。
【図３】図３は凹部の一形成例を示す平面図。
【図４】図４Ａ及び図４Ｂはそれぞれこの発明の一実施
形態に係るＩＣカードに用いられる半導体集積回路装置
パッケージの一例を示す平面図、図４Ｃは図４Ａ及び図
４Ｂ中の４Ｃ−４Ｃ線に沿う断面図、図４Ｄは図４Ａ及
び図４Ｂ中の４Ｄ−４Ｄ線に沿う断面図。
【図５】図５Ａ及び図５Ｂはそれぞれ一例に係る半導体
集積回路装置パッケージの製造に用いられる配線基板の
一例を示す斜視図。
【図６】図６Ａ〜図６Ｄはそれぞれ一例に係る半導体集
積回路装置パッケージの製造方法を示す斜視図。
【図７】図７Ａ及び図７Ｂはそれぞれこの発明の一実施
形態に係るＩＣカードによる代表的な効果を示す断面
図。
【図８】図８Ａはこの発明の一実施形態に係るＩＣカー
ドが有する第１の構造の一例を示す断面図、図８Ｂは第
１の構造による代表的な効果を示す断面図。
【図９】図９Ａはこの発明の一実施形態に係るＩＣカー
ドが有する第２の構造の一例を示す断面図、図９Ｂは第
２の構造による代表的な効果を示す断面図。
【図１０】図１０Ａは第２の構造を拡大して示す断面
図、図１０Ｂは第２の構造が持つ事情を示す断面図。
【図１１】図１１Ａは第３の構造を拡大して示す断面
図、図１１Ｂは第３の構造による代表的な効果を示す断
面図。
【図１２】図１２Ａ〜図１２Ｃはそれぞれこの発明の一
実施形態に係るＩＣカードが有する第３の構造の例を示
す斜視図。
【図１３】図１３Ａ〜図１３Ｃはそれぞれ第４の構造の
背景を説明するための断面図。
【図１４】図１４Ａはこの発明の一実施形態に係るＩＣ
カードが有する第４の構造の一例を示す断面図、図１４
Ｂ及び図１４Ｃはそれぞれ第４の構造による代表的な効
果を示す断面図。
【図１５】図１５Ａ及び図１５Ｂはそれぞれ第５の構造
の背景を説明するための斜視図。
【図１６】図１６Ａはこの発明の一実施形態に係るＩＣ
カードが有する第５の構造の一例を示す斜視図、図１６
Ｂは第５の構造による代表的な効果を示す斜視図。
【図１７】図１７Ａ及び図１７Ｂは第６の構造の背景を
説明するための断面図。
【図１８】図１８Ａはこの発明の一実施形態に係るＩＣ
カードが有する第６の構造の一例を示す斜視図、図１８
Ｂは第６の構造による代表的な効果を示す断面図。
【図１９】図１９はこの発明の一実施形態に係るＩＣカ
ードが有する第７の構造の一例を示す断面図。
【図２０】図２０はこの発明の一実施形態に係るＩＣカ
ードが有する第７の構造の変形例を示す断面図。
【図２１】図２１Ａはこの発明の一実施形態に係るＩＣ
カードが有する第８の構造の一例を示す平面図、図２１
Ｂは第８の構造による代表的な効果を示す図。
【図２２】図２２Ａはこの発明の一実施形態に係るＩＣ
カードが有する第９の構造の一例を示す平面図、図２２
Ｂは第９の構造による代表的な効果を示す図。
【図２３】図２３Ａはこの発明の一実施形態に係るＩＣ
カードが有する第１０の構造の一例を示す平面図、図２
３Ｂは機器挿入面側から見た側面図。
【図２４】図２４Ａはガイド付きカードスロットのＩＣ
カード挿入面側から見た側面図、図２４ＢはＩＣカード
挿入を概略的に示した図。
【図２５】図２５Ａは接続部の第１例を示す断面図、図
２５Ｂは接続部の第２例を示す断面図、図２５Ｃは接続
部の第３例を示す断面図。
【図２６】図２６Ａは接続部の第４例を示す断面図、図
２６Ｂは接続部の第５例を示す断面図。
【図２７】図２７Ａ〜図２７Ｃはそれぞれこの発明の一
実施形態に係るＩＣカードに用いられる半導体集積回路
装置パッケージの一例を示す平面図。
【図２８】図２８Ａは第１の変形例に係るＩＣカードを
示す平面図、図２８Ｂは図２８Ａ中の２８Ｂ−２８Ｂに
沿う断面図。
【図２９】図２９Ａは第２の変形例に係るＩＣカードを
示す平面図、図２９Ｂは図２９Ａ中の２９Ｂ−２９Ｂに
沿う断面図。
【図３０】図３０Ａは第３の変形例に係るＩＣカードを
示す平面図、図３０Ｂは図３０Ａ中の３０Ｂ−３０Ｂに
沿う断面図。
【図３１】図３１Ａは第４の変形例に係るＩＣカードを
示す平面図、図３１Ｂは図３１Ａ中の３１Ｂ−３１Ｂに
沿う断面図。
【図３２】図３２Ａは第５の変形例に係るＩＣカードを
示す平面図、図３２Ｂは図３２Ａ中の３２Ｂ−３２Ｂに
沿う断面図。
【図３３】図３３は第６の変形例に係る半導体集積回路
装置パッケージを示す平面図。
【図３４】図３４は第７の変形例に係る半導体集積回路
装置パッケージを示す平面図。
【図３５】図３５Ａは第８の変形例に係る半導体集積回
路装置パッケージを示す平面図、図３５Ｂは図３５Ａ中
の３５Ｂ−３５Ｂ線に沿う断面図。
【図３６】図３６Ａは第９の変形例に係る半導体集積回
路装置パッケージを示す平面図、図３６Ｂは図３６Ａ中
の３６Ｂ−３６Ｂ線に沿う断面図。
【図３７】図３７Ａは第１０の変形例に係る半導体集積
回路装置パッケージを示す平面図、図３７Ｂは図３７Ａ
中の３７Ｂ−３７Ｂ線に沿う断面図。
【図３８】図３８Ａは第１１の変形例に係る半導体集積
回路装置パッケージを示す平面図、図３８Ｂは図３８Ａ
中の３８Ｂ−３８Ｂ線に沿う断面図。
【図３９】図３９Ａは典型例に係るＩＣカードを示す断
面図、図３９Ｂはその分解断面図。
【図４０】図４０はＣＯＢ型パッケージの外観を示す斜
視図。
【符号の説明】
１…半導体集積回路装置パッケージ ２…接着剤 ３…配線基板 ４…カード端子 ５…ダイボンド部 ６…配線 ７…接続部 ８…半導体集積回路チップ ９…ボンディングワイヤ １０…絶縁性樹脂 １１…ベースカード １３…凹部 １４…ベースカード１１の中心 １５…凹部の中心 ２１…ダイサー ２３…リブ ２４…平面 ２５…機器挿入面に相対したベースカードの端部 ２６…接点金属 ２７…パッケージの側面 ２８…凹部の側面 ２９…面取り部 ３０…ばり ３１…逃げ溝 ３２…突起部 ３３…段差部 ３４…ベースカードの側面 ３５…ベースカードの側面 ３６…カードスロット ３７…段差 ３８…段差の側面 ３９…段差の側面 ４１…絶縁性基板 ５０…カード端子の中心 ５１…接続部領域 ５３…オーバーハング ５４…カバー ５５…カバー ５６…カバー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 和博 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 大原 稔 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5B035 AA04 BA04 BA05 BB09 CA01 CA08

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路装置パッケージが貼り付
    けられる凹部を有するベースカードと、 一表面及びこの一表面に相対した他表面を有し、前記一
    表面に電子機器の端子に対して再接触可能な複数のカー
    ド端子が設けられ、前記他表面が前記ベースカードの凹
    部の底に貼り付けられた半導体集積回路装置パッケージ
    とを具備することを特徴とするＩＣカード。
  2. 【請求項２】 前記ベースカードの凹部は、前記ベース
    カードの中心から偏在した位置に設けられていることを
    特徴とする請求項１に記載のＩＣカード。
  3. 【請求項３】 前記ベースカードのカード端子側表面に
    は、リブが設けられていることを特徴とする請求項１に
    記載のＩＣカード。
  4. 【請求項４】 前記半導体集積回路装置パッケージの複
    数のカード端子の表面の位置は、前記ベースカードを、
    前記カード端子面側表面を下にして平面上に置いた際、
    前記複数のカード端子の表面が前記平面に触れない位置
    にあることを特徴とする請求項１に記載のＩＣカード。
  5. 【請求項５】 前記半導体集積回路装置パッケージの複
    数のカード端子の表面の位置は、前記ベースカードのカ
    ード端子面側表面の位置よりも低い位置にあることを特
    徴とする請求項４に記載のＩＣカード。
  6. 【請求項６】 前記ベースカードのカード端子面側表面
    のうち、少なくとも電子機器の端子が摺れ合う部分の表
    面の位置は、前記カード端子面側表面の他の部分の位置
    よりも低い位置にあり、かつ前記半導体集積回路装置パ
    ッケージの複数のカード端子の表面の位置と、公差の範
    囲内で同じ位置にあることを特徴とする請求項５に記載
    のＩＣカード。
  7. 【請求項７】 前記ベースカードの凹部の側面と前記ベ
    ースカードのカード端子面側表面が交わる角部に、面取
    り部が設けられていることを特徴とする請求項１に記載
    のＩＣカード。
  8. 【請求項８】 前記ベースカードの凹部の側面どうしが
    交わる隅部に、逃げ溝部が設けられていることを特徴と
    する請求項１に記載のＩＣカード。
  9. 【請求項９】 前記ベースカードの凹部の底に、突起部
    が設けられていることを特徴とする請求項１に記載のＩ
    Ｃカード。
  10. 【請求項１０】 前記ベースカードの凹部の底に、段差
    部が設けられていることを特徴とする請求項１に記載の
    ＩＣカード。
  11. 【請求項１１】 前記ベースカードの凹部の底に、突起
    部及び段差部が設けられていることを特徴とする請求項
    １に記載のＩＣカード。
  12. 【請求項１２】 前記ベースカードの幅は、電子機器へ
    の挿入方向に向かって狭くなっていることを特徴とする
    請求項１に記載のＩＣカード。
  13. 【請求項１３】 前記ベースカードのカード端子側表面
    には段差が有り、前記段差の幅は、電子機器への挿入方
    向に向かって広くなっていることを特徴とする請求項１
    に記載のＩＣカード。
  14. 【請求項１４】 前記ベースカードの厚みは、電子機器
    への挿入方向に向かって薄くなっていることを特徴とす
    る請求項１に記載のＩＣカード。
  15. 【請求項１５】 前記半導体集積回路装置パッケージ内
    に設けられている少なくとも１つの半導体集積回路チッ
    プと前記複数のカード端子との各電気的接続点は、前記
    複数のカード端子の各表面のうち、電子機器の端子と擦
    れ合う部分以外の部分に設けられていることを特徴とす
    る請求項１に記載のＩＣカード。
  16. 【請求項１６】 前記複数のカード端子の形状はストレ
    ート状であり、前記半導体集積回路チップと前記複数の
    カード端子との各電気的接続点は、前記ストレート状の
    カード端子の中心から偏在した位置に設けられ、かつ電
    子機器挿入側と反対側の位置に設けられていることを特
    徴とする請求項１５に記載のＩＣカード。
  17. 【請求項１７】 前記各電気的接続点は直線状に並んで
    いることを特徴とする請求項１６に記載のＩＣカード。
  18. 【請求項１８】 前記ベースカードの凹部の隅、あるい
    は前記ベースカードの凹部の側面に、前記凹部の上方に
    オーバーハングするオーバーハングが設けられているこ
    とを特徴とする請求項１に記載のＩＣカード。
  19. 【請求項１９】 前記ベースカードのカード端子面上か
    ら、前記半導体集積回路装置パッケージの一部分上にか
    けて設けられたカバーを、さらに有することを特徴とす
    る請求項１に記載のＩＣカード。
  20. 【請求項２０】 前記ベースカードのカード端子面上の
    一部、もしくは前記カード端子面の一部とその周囲をカ
    バーするカバーを、さらに有することを特徴とする請求
    項１に記載のＩＣカード。
  21. 【請求項２１】 前記半導体集積回路装置パッケージ内
    に設けられている少なくとも１つ半導体集積回路チップ
    は、不揮発性半導体メモリチップを含むことを特徴とす
    る請求項１に記載のＩＣカード。
  22. 【請求項２２】 前記半導体集積回路装置パッケージ内
    に設けられている少なくとも１つ半導体集積回路チップ
    は、不揮発性半導体メモリチップと、メモリコントロー
    ラチップとを含むことを特徴とする請求項１に記載のＩ
    Ｃカード。
  23. 【請求項２３】 前記半導体集積回路装置パッケージ内
    に設けられている少なくとも１つ半導体集積回路チップ
    は、不揮発性半導体メモリとメモリコントローラとを混
    載した混載メモリチップを含むことを特徴とする請求項
    １に記載のＩＣカード。
  24. 【請求項２４】 少なくとも１つの半導体集積回路チッ
    プと、 前記少なくとも１つの半導体集積回路チップを収容する
    直方体パッケージと、 前記直方体パッケージの一表面に設けられるとともに前
    記少なくとも１つの半導体集積回路チップに電気的に接
    続され、電子機器の端子に対して再接触可能な複数のカ
    ード端子とを具備することを特徴とする半導体集積回路
    装置パッケージ。
  25. 【請求項２５】 前記複数のカード端子が設けられた前
    記パッケージの一表面と反対側の表面は、貼り付け面で
    あることを特徴とする請求項２４に記載の半導体集積回
    路装置パッケージ。
  26. 【請求項２６】 前記複数のカード端子の形状は、スト
    レート状であることを特徴とする請求項２４に記載の半
    導体集積回路装置パッケージ。
  27. 【請求項２７】 前記半導体集積回路チップと前記複数
    のカード端子との各電気的接続点は、前記ストレート状
    の複数のカード端子の中心から偏在した位置に設けら
    れ、かつ前記各電気的接続点は直線状に並んでいること
    を特徴とする請求項２６に記載の半導体集積回路装置パ
    ッケージ。
  28. 【請求項２８】 前記複数のカード端子の形状は、ラン
    ド状であることを特徴とする請求項２４に記載の半導体
    集積回路装置パッケージ。
  29. 【請求項２９】 前記複数のカード端子の表面には、耐
    腐食性メッキが施されていることを特徴とする請求項２
    ４に記載の半導体集積回路装置パッケージ。
  30. 【請求項３０】 前記耐腐食性メッキは、貴金属及び希
    少金属のいずれかを含むことを特徴とする請求項２９に
    記載の半導体集積回路装置パッケージ。
  31. 【請求項３１】 前記貴金属は金を含み、前記希少金属
    はパラジウムを含むことを特徴とする請求項３０に記載
    の半導体集積回路装置パッケージ。
JP2002147914A 2002-05-22 2002-05-22 Ｉｃカード及び半導体集積回路装置パッケージ Pending JP2003346109A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002147914A JP2003346109A (ja) 2002-05-22 2002-05-22 Ｉｃカード及び半導体集積回路装置パッケージ
US10/442,959 US7351920B2 (en) 2002-05-22 2003-05-22 IC card and semiconductor integrated circuit device package
US12/037,713 US7531757B2 (en) 2002-05-22 2008-02-26 IC card and semiconductor integrated circuit device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002147914A JP2003346109A (ja) 2002-05-22 2002-05-22 Ｉｃカード及び半導体集積回路装置パッケージ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006221043A Division JP4620011B2 (ja) 2006-08-14 2006-08-14 Ｉｃカード
JP2007038641A Division JP4599370B2 (ja) 2007-02-19 2007-02-19 Ｉｃカード

Publications (1)

Publication Number Publication Date
JP2003346109A true JP2003346109A (ja) 2003-12-05

Family

ID=29766733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002147914A Pending JP2003346109A (ja) 2002-05-22 2002-05-22 Ｉｃカード及び半導体集積回路装置パッケージ

Country Status (2)

Country Link
US (2) US7351920B2 (ja)
JP (1) JP2003346109A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339496A (ja) * 2004-04-26 2005-12-08 Renesas Technology Corp メモリカード
JP2006155521A (ja) * 2004-12-01 2006-06-15 Oki Electric Ind Co Ltd Ｉｃカード
JP2006172122A (ja) * 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
JP2006318508A (ja) * 2006-08-14 2006-11-24 Toshiba Corp Ｉｃカード
KR100725464B1 (ko) * 2005-06-10 2007-06-07 주식회사 바른전자 메모리카드
JP2008538838A (ja) * 2005-04-25 2008-11-06 インパクト コーティングス アーベー スマートカード及びスマートカード読取装置
US7495329B2 (en) 2006-01-24 2009-02-24 Kabushiki Kaisha Toshiba Semiconductor memory card
JP2011138377A (ja) * 2009-12-28 2011-07-14 Sony Corp カード型装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007842B2 (en) * 2004-07-19 2006-03-07 Richard Hawkins Method and apparatus for ink-based electronic voting
US7337964B2 (en) * 2004-11-08 2008-03-04 Richard Hawkins Method and apparatus for ink-based electronic voting
US7061769B1 (en) * 2005-03-11 2006-06-13 Jung-Che Chang USB/OTG-interface storage card
US20070089336A1 (en) * 2005-10-14 2007-04-26 Ryder Brian D Computer device with display-based option card system
US7518879B2 (en) 2006-03-21 2009-04-14 Phison Electronics Corp. Universal Serial Bus (USB) memory plug
JP2008052412A (ja) * 2006-08-23 2008-03-06 Toshiba Corp 半導体メモリカード
JP2009032013A (ja) * 2007-07-26 2009-02-12 Toshiba Corp 半導体装置及びその製造方法
US9659246B1 (en) * 2012-11-05 2017-05-23 Dynamics Inc. Dynamic magnetic stripe communications device with beveled magnetic material for magnetic cards and devices
US9010644B1 (en) 2012-11-30 2015-04-21 Dynamics Inc. Dynamic magnetic stripe communications device with stepped magnetic material for magnetic cards and devices
USD735725S1 (en) * 2014-05-02 2015-08-04 Samsung Electronics Co., Ltd. Memory card
USD736775S1 (en) * 2014-05-02 2015-08-18 Samsung Electronics Co., Ltd. Memory card

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4972160U (ja) * 1972-10-09 1974-06-22
JPS6115173U (ja) * 1984-07-03 1986-01-29 三菱樹脂株式会社 メモリ−カ−ド
JPS61128756U (ja) * 1985-01-30 1986-08-12
JPS61266299A (ja) * 1985-05-20 1986-11-25 三菱電機株式会社 カ−ドｉｃ
JPS6255196A (ja) * 1985-09-05 1987-03-10 シャープ株式会社 Ｉｃカ−ド
JPS62157276U (ja) * 1986-03-28 1987-10-06
JPS637981A (ja) * 1986-06-30 1988-01-13 株式会社東芝 メモリカ−ド
JPS63288793A (ja) * 1987-05-20 1988-11-25 松下電器産業株式会社 Ｉｃカ−ド
JPS6413379U (ja) * 1987-07-14 1989-01-24
JPS6440397A (en) * 1987-08-07 1989-02-10 Dainippon Printing Co Ltd Portable electronic device
JPH01128884A (ja) * 1987-11-13 1989-05-22 Dainippon Printing Co Ltd Ｉｃカード
JPH01303780A (ja) * 1988-05-31 1989-12-07 Ibiden Co Ltd Ｉｃカード
JPH02198897A (ja) * 1989-01-27 1990-08-07 Matsushita Electric Ind Co Ltd Ｉｃカード
JPH0355296A (ja) * 1989-07-25 1991-03-11 Toshiba Corp Ｉｃカード及びそのｉｃカードに用いられるｉｃモジュール並びにカード本体
JPH042683U (ja) * 1990-04-23 1992-01-10
JPH0615992A (ja) * 1992-07-03 1994-01-25 Seiko Epson Corp メモリーカード
JPH09120440A (ja) * 1995-05-11 1997-05-06 Schlumberger Ind 互換性モジュールを有する電子支払カード
JPH1153503A (ja) * 1997-06-04 1999-02-26 Sony Corp メモリカード及びその装着装置
JP2001209773A (ja) * 2000-01-25 2001-08-03 Hitachi Ltd Ｉｃカード

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527424B2 (ja) 1972-11-13 1977-03-02
JPS5673139A (en) 1979-11-16 1981-06-17 Toyo Boseki Weaving method of polyester filament fabric
JPS61128756A (ja) 1984-11-22 1986-06-16 Matsushita Electric Works Ltd 整流子モ−タ
JPS62157276A (ja) 1985-12-27 1987-07-13 Kubota Ltd 筒内圧駆動式ユニツトインジエクタ
JPS6440397U (ja) 1987-08-28 1989-03-10
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
JPH042683A (ja) 1990-04-16 1992-01-07 Chichibu Cement Co Ltd ルチル単結晶の製造方法
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
JP3660382B2 (ja) * 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
US5574628A (en) * 1995-05-17 1996-11-12 The Whitaker Corporation Rigid PCMCIA frame kit
US6492717B1 (en) * 1999-08-03 2002-12-10 Motorola, Inc. Smart card module and method of assembling the same
DE60005976T2 (de) * 1999-08-24 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Speicherkkarte
TW452152U (en) * 1999-11-15 2001-08-21 Kinpo Elect Inc Seat commonly used for dual memory cards
JP3751496B2 (ja) 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP3444410B2 (ja) 2000-03-23 2003-09-08 株式会社三井ハイテック リードフレームおよび半導体装置の製造方法
JP2002016189A (ja) 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd Ｉｃパッケージ及びｉｃパッケージの製造方法
JP2002016193A (ja) 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd パッケージ型半導体装置及びその製造方法
US6404647B1 (en) * 2000-08-24 2002-06-11 Hewlett-Packard Co. Solid-state mass memory storage device

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4972160U (ja) * 1972-10-09 1974-06-22
JPS6115173U (ja) * 1984-07-03 1986-01-29 三菱樹脂株式会社 メモリ−カ−ド
JPS61128756U (ja) * 1985-01-30 1986-08-12
JPS61266299A (ja) * 1985-05-20 1986-11-25 三菱電機株式会社 カ−ドｉｃ
JPS6255196A (ja) * 1985-09-05 1987-03-10 シャープ株式会社 Ｉｃカ−ド
JPS62157276U (ja) * 1986-03-28 1987-10-06
JPS637981A (ja) * 1986-06-30 1988-01-13 株式会社東芝 メモリカ−ド
JPS63288793A (ja) * 1987-05-20 1988-11-25 松下電器産業株式会社 Ｉｃカ−ド
JPS6413379U (ja) * 1987-07-14 1989-01-24
JPS6440397A (en) * 1987-08-07 1989-02-10 Dainippon Printing Co Ltd Portable electronic device
JPH01128884A (ja) * 1987-11-13 1989-05-22 Dainippon Printing Co Ltd Ｉｃカード
JPH01303780A (ja) * 1988-05-31 1989-12-07 Ibiden Co Ltd Ｉｃカード
JPH02198897A (ja) * 1989-01-27 1990-08-07 Matsushita Electric Ind Co Ltd Ｉｃカード
JPH0355296A (ja) * 1989-07-25 1991-03-11 Toshiba Corp Ｉｃカード及びそのｉｃカードに用いられるｉｃモジュール並びにカード本体
JPH042683U (ja) * 1990-04-23 1992-01-10
JPH0615992A (ja) * 1992-07-03 1994-01-25 Seiko Epson Corp メモリーカード
JPH09120440A (ja) * 1995-05-11 1997-05-06 Schlumberger Ind 互換性モジュールを有する電子支払カード
JPH1153503A (ja) * 1997-06-04 1999-02-26 Sony Corp メモリカード及びその装着装置
JP2001209773A (ja) * 2000-01-25 2001-08-03 Hitachi Ltd Ｉｃカード

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339496A (ja) * 2004-04-26 2005-12-08 Renesas Technology Corp メモリカード
JP4651332B2 (ja) * 2004-04-26 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカード
JP2006155521A (ja) * 2004-12-01 2006-06-15 Oki Electric Ind Co Ltd Ｉｃカード
JP2006172122A (ja) * 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
JP2008538838A (ja) * 2005-04-25 2008-11-06 インパクト コーティングス アーベー スマートカード及びスマートカード読取装置
KR100725464B1 (ko) * 2005-06-10 2007-06-07 주식회사 바른전자 메모리카드
US7495329B2 (en) 2006-01-24 2009-02-24 Kabushiki Kaisha Toshiba Semiconductor memory card
JP2006318508A (ja) * 2006-08-14 2006-11-24 Toshiba Corp Ｉｃカード
JP4620011B2 (ja) * 2006-08-14 2011-01-26 株式会社東芝 Ｉｃカード
JP2011138377A (ja) * 2009-12-28 2011-07-14 Sony Corp カード型装置

Also Published As

Publication number Publication date
US20080158835A1 (en) 2008-07-03
US20040027809A1 (en) 2004-02-12
US7351920B2 (en) 2008-04-01
US7531757B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
JP2003346109A (ja) Ｉｃカード及び半導体集積回路装置パッケージ
US6843421B2 (en) Molded memory module and method of making the module absent a substrate support
US8329507B2 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US8080868B2 (en) Semiconductor memory device and semiconductor memory card
US8395268B2 (en) Semiconductor memory device
KR920006329B1 (ko) 카드구조 및 ic카드
US9377825B2 (en) Semiconductor device
JP4934053B2 (ja) 半導体装置およびその製造方法
KR100319608B1 (ko) 적층형 반도체 패키지 및 그 제조방법
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
JP5337110B2 (ja) 半導体記憶装置
US20080173995A1 (en) Memory card and manufacturing method of the same
US20020180010A1 (en) Semiconductor device and manufacturing method thereof
KR101692441B1 (ko) 반도체 패키지
US20060202041A1 (en) Integrated circuit card and a method for manufacturing the same
US20100187690A1 (en) Semiconductor device
JP4599370B2 (ja) Ｉｃカード
US20010001507A1 (en) Substrate for a semiconductor device, a semiconductor device, a card type module, and a data memory device
JP4620011B2 (ja) Ｉｃカード
KR100789893B1 (ko) 메모리 카드 및 여기에 사용되는 메모리 소자
US7837120B1 (en) Modular memory card and method of making same
JP3351711B2 (ja) 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置
JP3820991B2 (ja) 半導体装置及びその製造方法
JPH05139082A (ja) 電子装置
KR200278535Y1 (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070223

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070406