JP3351711B2 - 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 - Google Patents
半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置Info
- Publication number
- JP3351711B2 JP3351711B2 JP14006397A JP14006397A JP3351711B2 JP 3351711 B2 JP3351711 B2 JP 3351711B2 JP 14006397 A JP14006397 A JP 14006397A JP 14006397 A JP14006397 A JP 14006397A JP 3351711 B2 JP3351711 B2 JP 3351711B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connection terminal
- main surface
- hole
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Credit Cards Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＣカード
等に使用される半導体装置用の基板とその製造方法、及
びその基板を用いた半導体装置、カード型モジュール、
情報記憶装置に関する。
等に使用される半導体装置用の基板とその製造方法、及
びその基板を用いた半導体装置、カード型モジュール、
情報記憶装置に関する。
【０００２】
【従来の技術】近年、ＩＣカード等のカード型記憶装置
が実用化されている。この種のカード型記憶装置におい
て、片面だけ半導体チップが実装され樹脂モールドさ
れ、裏面に平面型の外部接続用端子を備えた半導体パッ
ケージが用いられる場合がある。この半導体チップには
例えば不揮発性メモリが設けられている。
が実用化されている。この種のカード型記憶装置におい
て、片面だけ半導体チップが実装され樹脂モールドさ
れ、裏面に平面型の外部接続用端子を備えた半導体パッ
ケージが用いられる場合がある。この半導体チップには
例えば不揮発性メモリが設けられている。
【０００３】図９及び図１０は、こうした半導体パッケ
ージの一例を示す。図９は、半導体パッケージの断面図
を示し、図１０（ａ）は、半導体パッケージの樹脂封止
面の斜視図を示し、図１０（ｂ）は、半導体パッケージ
の外部接続用端子面の斜視図を示す。基板１は、０．１
〜０．４ｍｍ程度の厚さの例えば樹脂製の基板である。
半導体チップ６は、基板１上に接着材料９により固定さ
れ、基板１上のチップ接続用端子２と半導体チップ６の
ボンディングパッドとが例えば金ワイヤ７により接続さ
れ、半導体チップ６を覆うように基板１の片面が樹脂８
で封止されている。外部接続用端子３は、基板の樹脂封
止されていない面上に設けられている。この外部接続用
端子３は、基板１を貫通するスルーホール４を通る配線
によりチップ接続用端子２と電気的に接続される。
ージの一例を示す。図９は、半導体パッケージの断面図
を示し、図１０（ａ）は、半導体パッケージの樹脂封止
面の斜視図を示し、図１０（ｂ）は、半導体パッケージ
の外部接続用端子面の斜視図を示す。基板１は、０．１
〜０．４ｍｍ程度の厚さの例えば樹脂製の基板である。
半導体チップ６は、基板１上に接着材料９により固定さ
れ、基板１上のチップ接続用端子２と半導体チップ６の
ボンディングパッドとが例えば金ワイヤ７により接続さ
れ、半導体チップ６を覆うように基板１の片面が樹脂８
で封止されている。外部接続用端子３は、基板の樹脂封
止されていない面上に設けられている。この外部接続用
端子３は、基板１を貫通するスルーホール４を通る配線
によりチップ接続用端子２と電気的に接続される。
【０００４】
【発明が解決しようとする課題】図８は、このような半
導体パッケージに用いられる基板の断面を示す。以下、
同一の構成要素には同一の符号を付し、説明を省略す
る。この基板１において、通常、基板の半導体チップ実
装面上の配線２に純度が９９．９％以上の軟質金メッキ
が施される。これは、半導体チップ６のボンディングパ
ッドと基板１上のチップ接続用端子とを接続するボンデ
ィングワイヤ７に軟質金やアルミが用いられるため、チ
ップ接続用端子に軟質金を用いると、ボンディングワイ
ヤ７とチップ接続用端子との接合をより確実にすること
ができるためである。一方、外部接続用端子面の配線３
に純度が９９％程度の硬質金メッキが施される。これ
は、硬質金メッキを用いた方が傷が入りにくいためであ
る。軟質金メッキと硬質金メッキとの境界５は、スルー
ホール４の中央部にある。
導体パッケージに用いられる基板の断面を示す。以下、
同一の構成要素には同一の符号を付し、説明を省略す
る。この基板１において、通常、基板の半導体チップ実
装面上の配線２に純度が９９．９％以上の軟質金メッキ
が施される。これは、半導体チップ６のボンディングパ
ッドと基板１上のチップ接続用端子とを接続するボンデ
ィングワイヤ７に軟質金やアルミが用いられるため、チ
ップ接続用端子に軟質金を用いると、ボンディングワイ
ヤ７とチップ接続用端子との接合をより確実にすること
ができるためである。一方、外部接続用端子面の配線３
に純度が９９％程度の硬質金メッキが施される。これ
は、硬質金メッキを用いた方が傷が入りにくいためであ
る。軟質金メッキと硬質金メッキとの境界５は、スルー
ホール４の中央部にある。
【０００５】尚、簡略化のために図８については金メッ
キ、ニッケルメッキ、銅箔及び銅メッキを個々に分けて
示していない。これらの層はチップ接続用端子及び外部
接続用端子としてまとめて図８に示している。
キ、ニッケルメッキ、銅箔及び銅メッキを個々に分けて
示していない。これらの層はチップ接続用端子及び外部
接続用端子としてまとめて図８に示している。
【０００６】図１１は従来の半導体装置用基板の製造工
程を示す。上述の金メッキは、以下のような方法で行わ
れる。まず、例えば厚さが１８μｍの銅箔２４を樹脂製
の基板１の両面に接着剤で貼り付ける。図１１（ａ）は
この段階における基板の断面を示す。次に、ドリルで基
板を穴開けし、スルーホール４を形成する。図１１
（ｂ）はこの段階における基板の断面を示す。その後、
基板全体を銅メッキ２５する。銅メッキ２５は基板の両
面及びスルーホール内部に供給される。その結果、銅メ
ッキにより基板の両面が電気的に接続される。図１１
（ｃ）はこの段階における基板の断面を示す。
程を示す。上述の金メッキは、以下のような方法で行わ
れる。まず、例えば厚さが１８μｍの銅箔２４を樹脂製
の基板１の両面に接着剤で貼り付ける。図１１（ａ）は
この段階における基板の断面を示す。次に、ドリルで基
板を穴開けし、スルーホール４を形成する。図１１
（ｂ）はこの段階における基板の断面を示す。その後、
基板全体を銅メッキ２５する。銅メッキ２５は基板の両
面及びスルーホール内部に供給される。その結果、銅メ
ッキにより基板の両面が電気的に接続される。図１１
（ｃ）はこの段階における基板の断面を示す。
【０００７】さらに、基板の銅上にフォトレジスト型の
例えばドライフィルムを貼り付け、露光、パターニング
及び銅エッチングを順次行い、銅の配線パターンを形成
する。図１１（ｄ）はこの投階における基板の断面を示
す。
例えばドライフィルムを貼り付け、露光、パターニング
及び銅エッチングを順次行い、銅の配線パターンを形成
する。図１１（ｄ）はこの投階における基板の断面を示
す。
【０００８】通常、銅の配線は銅箔と銅メッキの両方に
より形成される。その理由は以下のとおりである。銅箔
は基板上に貼り付けることにより設けられるため、配線
の膜厚を厚くすることが容易に早くできるが、銅メッキ
はメッキ自体の進行が遅いために、配線の膜厚を厚くす
ることが容易にはできないためである。もちろん時間が
かかるという効率の点が問題にならない場合であれば、
銅箔を使用せずに銅メッキのみで配線を形成することも
可能である。
より形成される。その理由は以下のとおりである。銅箔
は基板上に貼り付けることにより設けられるため、配線
の膜厚を厚くすることが容易に早くできるが、銅メッキ
はメッキ自体の進行が遅いために、配線の膜厚を厚くす
ることが容易にはできないためである。もちろん時間が
かかるという効率の点が問題にならない場合であれば、
銅箔を使用せずに銅メッキのみで配線を形成することも
可能である。
【０００９】次に、テープや例えばフォトレジスト型の
ドライフィルムを用いて、チップを実装する面の全体を
マスクする。続いて、光沢ニッケル（図示せず）と硬質
金を連続してメッキし、外部接続用端子面上の銅パター
ン及びスルーホール４内の銅に硬質金メッキが施され
る。
ドライフィルムを用いて、チップを実装する面の全体を
マスクする。続いて、光沢ニッケル（図示せず）と硬質
金を連続してメッキし、外部接続用端子面上の銅パター
ン及びスルーホール４内の銅に硬質金メッキが施され
る。
【００１０】次に、硬質金メッキが施された基板の外部
接続用端子面の全体をテープあるいはドライフィルムを
用いてマスクし、無光沢あるいは半光沢ニッケル（図示
せず）と軟質金を順次メッキする。その結果、チップ実
装面上及びスルーホール４内の銅配線に軟質金メッキが
施される。硬質金メッキや軟質金メッキを行う際に金メ
ッキに先行してニッケルメッキを行うのは、金と銅の間
にニッケルを介在させることで長期的に金が銅に拡散す
ることを防ぐためである。
接続用端子面の全体をテープあるいはドライフィルムを
用いてマスクし、無光沢あるいは半光沢ニッケル（図示
せず）と軟質金を順次メッキする。その結果、チップ実
装面上及びスルーホール４内の銅配線に軟質金メッキが
施される。硬質金メッキや軟質金メッキを行う際に金メ
ッキに先行してニッケルメッキを行うのは、金と銅の間
にニッケルを介在させることで長期的に金が銅に拡散す
ることを防ぐためである。
【００１１】また、メッキ順序を逆にし、まずチップ実
装面を軟質金メッキし、その後外部接続端子面を硬質金
メッキする場合もある。こうした方法では、軟質あるい
は硬質の金メッキを行うとき、マスクによりスルーホー
ル部４の片側がふさがれているため、スルーホール４内
に空気が溜まり、メッキ液がスルーホール４内に流れ込
みにくくなる。そのため、スルーホール４の中央部まで
メッキできないことがあった。
装面を軟質金メッキし、その後外部接続端子面を硬質金
メッキする場合もある。こうした方法では、軟質あるい
は硬質の金メッキを行うとき、マスクによりスルーホー
ル部４の片側がふさがれているため、スルーホール４内
に空気が溜まり、メッキ液がスルーホール４内に流れ込
みにくくなる。そのため、スルーホール４の中央部まで
メッキできないことがあった。
【００１２】スルーホール４内に軟質金メッキの際にも
硬質金メッキの際にもメッキできない部分が生じ、銅あ
るいはニッケルの下地金属が露出されると、スルーホー
ル部４で電池作用や腐食作用が生じ、配線の断線に至
る。本発明は、上記課題に鑑みてなされたものであり、
スルーホール内に完全にメッキを施して配線の信頼性を
向上させることを目的とする。
硬質金メッキの際にもメッキできない部分が生じ、銅あ
るいはニッケルの下地金属が露出されると、スルーホー
ル部４で電池作用や腐食作用が生じ、配線の断線に至
る。本発明は、上記課題に鑑みてなされたものであり、
スルーホール内に完全にメッキを施して配線の信頼性を
向上させることを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、第１主面及び第２主面及び前記第１、第２主面を貫
通するように設けられたスルーホールを有する基板と、
前記基板の第１主面上に設けられた外部接続用端子と、
前記スルーホールを介して前記外部接続用端子と電気的
に接続され、前記基板の第２主面上に設けられたチップ
接続用端子とを具備し、前記外部接続用端子、前記スル
ーホール内部及び前記チップ接続用端子の第１領域には
硬質金メッキが設けられ、前記チップ接続用端子の第２
領域には軟質金メッキが設けられることを特徴とする半
導体装置用基板を具備する。
に、第１主面及び第２主面及び前記第１、第２主面を貫
通するように設けられたスルーホールを有する基板と、
前記基板の第１主面上に設けられた外部接続用端子と、
前記スルーホールを介して前記外部接続用端子と電気的
に接続され、前記基板の第２主面上に設けられたチップ
接続用端子とを具備し、前記外部接続用端子、前記スル
ーホール内部及び前記チップ接続用端子の第１領域には
硬質金メッキが設けられ、前記チップ接続用端子の第２
領域には軟質金メッキが設けられることを特徴とする半
導体装置用基板を具備する。
【００１４】また、第１主面、第２主面及び前記第１、
第２主面を貫通するように設けられたスルーホールを有
する基板と、前記基板の第１主面上に設けられた外部接
続用端子と、前記スルーホールを介して前記外部接続用
端子と電気的に接続され、前記基板の第２主面上に設け
られたチップ接続用端子とを具備し、前記チップ接続用
端子、前記スルーホール内部及び前記外部接続用端子の
第１領域には軟質金メッキが設けられ、前記外部接続用
端子の第２領域には硬質金メッキが設けられることを特
徴とする半導体装置用基板を具備する。
第２主面を貫通するように設けられたスルーホールを有
する基板と、前記基板の第１主面上に設けられた外部接
続用端子と、前記スルーホールを介して前記外部接続用
端子と電気的に接続され、前記基板の第２主面上に設け
られたチップ接続用端子とを具備し、前記チップ接続用
端子、前記スルーホール内部及び前記外部接続用端子の
第１領域には軟質金メッキが設けられ、前記外部接続用
端子の第２領域には硬質金メッキが設けられることを特
徴とする半導体装置用基板を具備する。
【００１５】さらに、基板の第１、第２主面上及び前記
第１、第２主面を貫通するように設けられたスルーホー
ル内部にフォトリソグラフィ技術とエッチング技術を用
いて銅メッキの配線パターンを形成する工程と、前記ス
ルーホールを覆うことなしに、前記第１主面上の配線パ
ターンを覆うようにして前記基板の第１主面上に第１の
マスクを形成する工程と、前記第１のマスクで覆われて
いない配線パターン上及び前記スルーホール内部の配線
パターン上にニッケル及び硬質金を順次メッキする工程
と、前記第１のマスクを除去する工程と、前記硬質金メ
ッキされた配線パターンを覆うように第２のマスクを形
成する工程と、前記第２のマスクで覆われていない配線
パターン上にニッケル及び軟質金を順次メッキする工程
と、第２のマスクを除去する工程とを具備することを特
徴とする半導体装置用基板の製造方法を具備する。
第１、第２主面を貫通するように設けられたスルーホー
ル内部にフォトリソグラフィ技術とエッチング技術を用
いて銅メッキの配線パターンを形成する工程と、前記ス
ルーホールを覆うことなしに、前記第１主面上の配線パ
ターンを覆うようにして前記基板の第１主面上に第１の
マスクを形成する工程と、前記第１のマスクで覆われて
いない配線パターン上及び前記スルーホール内部の配線
パターン上にニッケル及び硬質金を順次メッキする工程
と、前記第１のマスクを除去する工程と、前記硬質金メ
ッキされた配線パターンを覆うように第２のマスクを形
成する工程と、前記第２のマスクで覆われていない配線
パターン上にニッケル及び軟質金を順次メッキする工程
と、第２のマスクを除去する工程とを具備することを特
徴とする半導体装置用基板の製造方法を具備する。
【００１６】また、基板の第１、第２主面上及び前記第
１、第２主面を貫通するように設けられたスルーホール
内部にフォトリソグラフィ技術とエッチング技術を用い
て銅メッキの配線パターンを形成する工程と、前記第１
主面上の配線パターン上及び前記スルーホール上を覆う
ようにして前記基板の第１主面上に第１のマスクを形成
する工程と、前記第１のマスクで覆われていない配線パ
ターン上にニッケル及び軟質金を順次メッキする工程
と、前記第１のマスクを除去する工程と、前記軟質金メ
ッキされた配線パターンを覆うように第２のマスクを形
成する工程と、前記第２のマスクで覆われていない配線
パターン上及び前記スルーホール内部にニッケル及び硬
質金を順次メッキする工程と、第２のマスクを除去する
工程とを具備することを特徴とする半導体装置用基板の
製造方法を具備する。
１、第２主面を貫通するように設けられたスルーホール
内部にフォトリソグラフィ技術とエッチング技術を用い
て銅メッキの配線パターンを形成する工程と、前記第１
主面上の配線パターン上及び前記スルーホール上を覆う
ようにして前記基板の第１主面上に第１のマスクを形成
する工程と、前記第１のマスクで覆われていない配線パ
ターン上にニッケル及び軟質金を順次メッキする工程
と、前記第１のマスクを除去する工程と、前記軟質金メ
ッキされた配線パターンを覆うように第２のマスクを形
成する工程と、前記第２のマスクで覆われていない配線
パターン上及び前記スルーホール内部にニッケル及び硬
質金を順次メッキする工程と、第２のマスクを除去する
工程とを具備することを特徴とする半導体装置用基板の
製造方法を具備する。
【００１７】さらに、基板の第１主面から第２主面へ貫
通するスルーホールを有する基板上の、少なくとも前記
基板の第１主面のスルーホール周辺、前記基板の第２主
面のスルーホール周辺及び前記スルーホール内部に硬質
金メッキを形成する工程と、少なくとも前記硬質金メッ
キに覆われてない前記基板の第１主面上に軟質金メッキ
を形成する工程とを具備することを特徴とする半導体装
置用基板の製造方法を具備する。
通するスルーホールを有する基板上の、少なくとも前記
基板の第１主面のスルーホール周辺、前記基板の第２主
面のスルーホール周辺及び前記スルーホール内部に硬質
金メッキを形成する工程と、少なくとも前記硬質金メッ
キに覆われてない前記基板の第１主面上に軟質金メッキ
を形成する工程とを具備することを特徴とする半導体装
置用基板の製造方法を具備する。
【００１８】また、基板の第１主面から第２主面へ貫通
するスルーホールを有する基板上の、少なくとも前記基
板の第１主面のスルーホール周辺、前記基板の第２主面
のスルーホール周辺及び前記スルーホール内部に軟質金
メッキを形成する工程と、少なくとも前記軟質金メッキ
に覆われてない前記基板の第１主面上に硬質金メッキを
形成する工程とを具備することを特徴とする半導体装置
用基板の製造方法を具備する。
するスルーホールを有する基板上の、少なくとも前記基
板の第１主面のスルーホール周辺、前記基板の第２主面
のスルーホール周辺及び前記スルーホール内部に軟質金
メッキを形成する工程と、少なくとも前記軟質金メッキ
に覆われてない前記基板の第１主面上に硬質金メッキを
形成する工程とを具備することを特徴とする半導体装置
用基板の製造方法を具備する。
【００１９】さらに、第１主面、第２主面及び前記第
１、第２主面を貫通するように設けられたスルーホール
を有する基板と、前記基板の第１主面上に設けられた外
部接続用端子と、前記スルーホールを介して前記外部接
続用端子と電気的に接続され、前記基板の第２主面上に
設けられたチップ接続用端子と、前記チップ接続用端子
と電気的に接続され、前記基板の第２主面に設けられる
半導体チップと、少なくとも前記基板の第２主面の一部
を覆う樹脂封止部とを具備し、前記外部接続用端子、前
記スルーホール内部及び前記チップ接続用端子の第１領
域には硬質金メッキが設けられ、前記チップ接続用端子
の第２領域には軟質金メッキが設けられることを特徴と
する半導体装置を具備する。
１、第２主面を貫通するように設けられたスルーホール
を有する基板と、前記基板の第１主面上に設けられた外
部接続用端子と、前記スルーホールを介して前記外部接
続用端子と電気的に接続され、前記基板の第２主面上に
設けられたチップ接続用端子と、前記チップ接続用端子
と電気的に接続され、前記基板の第２主面に設けられる
半導体チップと、少なくとも前記基板の第２主面の一部
を覆う樹脂封止部とを具備し、前記外部接続用端子、前
記スルーホール内部及び前記チップ接続用端子の第１領
域には硬質金メッキが設けられ、前記チップ接続用端子
の第２領域には軟質金メッキが設けられることを特徴と
する半導体装置を具備する。
【００２０】また、第１主面、第２主面及び前記第１、
第２主面を貫通するように設けられたスルーホールを有
する基板と、前記基板の第１主面上に設けられた外部接
続用端子と、前記スルーホールを介して前記外部接続用
端子と電気的に接続され、前記基板の第２主面上に設け
られたチップ接続用端子と、前記チップ接続用端子と電
気的に接続され、前記基板の第２主面に設けられる半導
体チップと、少なくとも前記基板の第２主面の一部を覆
う樹脂封止部とを具備し、前記チップ接続用端子、前記
スルーホール内部及び前記外部接続用端子の第１領域に
は軟質金メッキが設けられ、前記外部接続用端子の第２
領域には硬質金メッキが設けられることを特徴とする半
導体装置を具備する。
第２主面を貫通するように設けられたスルーホールを有
する基板と、前記基板の第１主面上に設けられた外部接
続用端子と、前記スルーホールを介して前記外部接続用
端子と電気的に接続され、前記基板の第２主面上に設け
られたチップ接続用端子と、前記チップ接続用端子と電
気的に接続され、前記基板の第２主面に設けられる半導
体チップと、少なくとも前記基板の第２主面の一部を覆
う樹脂封止部とを具備し、前記チップ接続用端子、前記
スルーホール内部及び前記外部接続用端子の第１領域に
は軟質金メッキが設けられ、前記外部接続用端子の第２
領域には硬質金メッキが設けられることを特徴とする半
導体装置を具備する。
【００２１】さらに、窪みを有するカード型支持体と、
第１主面、第２主面及び前記第１、第２主面を貫通する
ように設けられたスルーホールを有する基板と、前記基
板の第１主面上に設けられた外部接続用端子と、前記ス
ルーホールを介して前記外部接続用端子と電気的に接続
され、前記基板の第２主面上に設けられたチップ接続用
端子と、前記チップ接続用端子と電気的に接続され、前
記基板の第２主面に設けられる半導体チップと、少なく
とも前記基板の第２主面の一部を覆う樹脂封止部とを具
備し、前記外部接続用端子、前記スルーホール内部及び
前記チップ接続用端子の第１領域には硬質金メッキが設
けられ、前記チップ接続用端子の第２領域には軟質金メ
ッキが設けられ、前記カード型支持体の窪みに前記基板
の前記樹脂封止部側が埋め込まれて取付けられているこ
とを特徴とするカード型モジュールを具備する。
第１主面、第２主面及び前記第１、第２主面を貫通する
ように設けられたスルーホールを有する基板と、前記基
板の第１主面上に設けられた外部接続用端子と、前記ス
ルーホールを介して前記外部接続用端子と電気的に接続
され、前記基板の第２主面上に設けられたチップ接続用
端子と、前記チップ接続用端子と電気的に接続され、前
記基板の第２主面に設けられる半導体チップと、少なく
とも前記基板の第２主面の一部を覆う樹脂封止部とを具
備し、前記外部接続用端子、前記スルーホール内部及び
前記チップ接続用端子の第１領域には硬質金メッキが設
けられ、前記チップ接続用端子の第２領域には軟質金メ
ッキが設けられ、前記カード型支持体の窪みに前記基板
の前記樹脂封止部側が埋め込まれて取付けられているこ
とを特徴とするカード型モジュールを具備する。
【００２２】また、窪みを有するカード型支持体と、第
１主面、第２主面及び前記第１、第２主面を貫通するよ
うに設けられたスルーホールを有する基板と、前記基板
の第１主面上に設けられた外部接続用端子と、前記スル
ーホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記チップ接続用端子、前記スルーホール内部及び
前記外部接続用端子の第１領域には軟質金メッキが設け
られ、前記外部接続用端子の第２領域には硬質金メッキ
が設けられ、前記カード型支持体の窪みに前記基板の前
記樹脂封止部側が埋め込まれて取付けられていることを
特徴とするカード型モジュールを具備する。
１主面、第２主面及び前記第１、第２主面を貫通するよ
うに設けられたスルーホールを有する基板と、前記基板
の第１主面上に設けられた外部接続用端子と、前記スル
ーホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記チップ接続用端子、前記スルーホール内部及び
前記外部接続用端子の第１領域には軟質金メッキが設け
られ、前記外部接続用端子の第２領域には硬質金メッキ
が設けられ、前記カード型支持体の窪みに前記基板の前
記樹脂封止部側が埋め込まれて取付けられていることを
特徴とするカード型モジュールを具備する。
【００２３】さらに、窪みを有するカード型支持体と、
第１主面、第２主面及び前記第１、第２主面を貫通する
ように設けられたスルーホールを有する基板と、前記基
板の第１主面上に設けられた外部接続用端子と、前記ス
ルーホールを介して前記外部接続用端子と電気的に接続
され、前記基板の第２主面上に設けられたチップ接続用
端子と、前記チップ接続用端子と電気的に接続され、前
記基板の第２主面に設けられる半導体チップと、少なく
とも前記基板の第２主面の一部を覆う樹脂封止部とを具
備し、前記外部接続用端子、前記スルーホール内部及び
前記チップ接続用端子の第１領域には硬質金メッキが設
けられ、前記チップ接続用端子の第２領域には軟質金メ
ッキが設けられ、前記カード型支持体の窪みに前記基板
の前記樹脂封止部側が埋め込まれて取付けられているこ
とを有するカード型モジュールと、前記カード型モジュ
ールの外部接続用端子と接続される第１のコネクタと、
機器と接続される第２のコネクタと、前記第１、第２の
コネクタと接続されるインターフェース制御回路とを有
する主要部とを具備することを特徴とする情報記憶装置
を具備する。
第１主面、第２主面及び前記第１、第２主面を貫通する
ように設けられたスルーホールを有する基板と、前記基
板の第１主面上に設けられた外部接続用端子と、前記ス
ルーホールを介して前記外部接続用端子と電気的に接続
され、前記基板の第２主面上に設けられたチップ接続用
端子と、前記チップ接続用端子と電気的に接続され、前
記基板の第２主面に設けられる半導体チップと、少なく
とも前記基板の第２主面の一部を覆う樹脂封止部とを具
備し、前記外部接続用端子、前記スルーホール内部及び
前記チップ接続用端子の第１領域には硬質金メッキが設
けられ、前記チップ接続用端子の第２領域には軟質金メ
ッキが設けられ、前記カード型支持体の窪みに前記基板
の前記樹脂封止部側が埋め込まれて取付けられているこ
とを有するカード型モジュールと、前記カード型モジュ
ールの外部接続用端子と接続される第１のコネクタと、
機器と接続される第２のコネクタと、前記第１、第２の
コネクタと接続されるインターフェース制御回路とを有
する主要部とを具備することを特徴とする情報記憶装置
を具備する。
【００２４】また、窪みを有するカード型支持体と、第
１主面、第２主面及び前記第１、第２主面を貫通するよ
うに設けられたスルーホールを有する基板と、前記基板
の第１主面上に設けられた外部接続用端子と、前記スル
ーホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記チップ接続用端子、前記スルーホール内部及び
前記外部接続用端子の第１領域には軟質金メッキが設け
られ、前記外部接続用端子の第２領域には硬質金メッキ
が設けられ、前記カード型支持体の窪みに前記基板の前
記樹脂部側が埋め込まれて取付けられていることを有す
るカード型モジュールと、前記カード型モジュールの外
部接続用端子と接続される第１のコネクタと、機器と接
続される第２のコネクタと、前記第１、第２のコネクタ
と接続されるインターフェース制御回路とを有する主要
部とを具備することを特徴とする情報記憶装置を具備す
る。
１主面、第２主面及び前記第１、第２主面を貫通するよ
うに設けられたスルーホールを有する基板と、前記基板
の第１主面上に設けられた外部接続用端子と、前記スル
ーホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記チップ接続用端子、前記スルーホール内部及び
前記外部接続用端子の第１領域には軟質金メッキが設け
られ、前記外部接続用端子の第２領域には硬質金メッキ
が設けられ、前記カード型支持体の窪みに前記基板の前
記樹脂部側が埋め込まれて取付けられていることを有す
るカード型モジュールと、前記カード型モジュールの外
部接続用端子と接続される第１のコネクタと、機器と接
続される第２のコネクタと、前記第１、第２のコネクタ
と接続されるインターフェース制御回路とを有する主要
部とを具備することを特徴とする情報記憶装置を具備す
る。
【００２５】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。図１は、本発明の半導体装置用
基板を示す。また、図６は、本発明の半導体装置用基板
の製造工程を示す。
実施の形態を説明する。図１は、本発明の半導体装置用
基板を示す。また、図６は、本発明の半導体装置用基板
の製造工程を示す。
【００２６】まず、例えば厚さが１８μｍの銅箔２４を
樹脂製の基板１の両面に接着剤で貼り付ける。図６
（ａ）は、この段階における基板の断面を示す。次に、
ドリルで基板に穴を開け、スルーホール４を形成する。
図６（ｂ）は、この段階における基板の断面を示す。そ
の後、基板全体を銅メッキする。銅メッキの膜厚は例え
ば１０μｍ〜１５μｍとする。図６（ｃ）は、この段階
における基板の断面を示す。その結果、スルーホール内
４と基板１の両面は銅メッキ２５され、基板の両面は電
気的に接続される。さらに、基板の銅２５上にフォトレ
ジスト型の例えばドライフィルムを貼り付け、露光、パ
ターニング及び銅エッチングを順次行い、銅の配線パタ
ーンを形成する。図６（ｄ）は、この段階における基板
の断面を示す。
樹脂製の基板１の両面に接着剤で貼り付ける。図６
（ａ）は、この段階における基板の断面を示す。次に、
ドリルで基板に穴を開け、スルーホール４を形成する。
図６（ｂ）は、この段階における基板の断面を示す。そ
の後、基板全体を銅メッキする。銅メッキの膜厚は例え
ば１０μｍ〜１５μｍとする。図６（ｃ）は、この段階
における基板の断面を示す。その結果、スルーホール内
４と基板１の両面は銅メッキ２５され、基板の両面は電
気的に接続される。さらに、基板の銅２５上にフォトレ
ジスト型の例えばドライフィルムを貼り付け、露光、パ
ターニング及び銅エッチングを順次行い、銅の配線パタ
ーンを形成する。図６（ｄ）は、この段階における基板
の断面を示す。
【００２７】次に、基板のチップ実装面上の配線の一部
をマスクする。この際、チップ接続用端子はマスクさ
れ、スルーホール４はマスクされないようにする。ま
た、マスクは、所定の形状に加工されたテープを基板に
貼付するか、あるいはドライフィルムをチップ実装面全
体に塗布し、リソグラフィ技術を用いてパターニングす
ることにより形成される。続いて、光沢ニッケルメッキ
（図示せず）と硬質金メッキを順次行い、配線パターン
に硬質金メッキ３を施す。図６（ｅ）は、この段階にお
ける基板の断面を示す。この際、スルーホール部４の上
下の穴はともにマスクにより塞がれていることはないの
で、メッキ液はスルーホール部４をよく流れる。その結
果、スルーホール４内の銅のすべてとチップ実装面でマ
スクされていない部分の配線パターンと外部接続用端子
面のすべての配線に硬質金メッキ３が施される。
をマスクする。この際、チップ接続用端子はマスクさ
れ、スルーホール４はマスクされないようにする。ま
た、マスクは、所定の形状に加工されたテープを基板に
貼付するか、あるいはドライフィルムをチップ実装面全
体に塗布し、リソグラフィ技術を用いてパターニングす
ることにより形成される。続いて、光沢ニッケルメッキ
（図示せず）と硬質金メッキを順次行い、配線パターン
に硬質金メッキ３を施す。図６（ｅ）は、この段階にお
ける基板の断面を示す。この際、スルーホール部４の上
下の穴はともにマスクにより塞がれていることはないの
で、メッキ液はスルーホール部４をよく流れる。その結
果、スルーホール４内の銅のすべてとチップ実装面でマ
スクされていない部分の配線パターンと外部接続用端子
面のすべての配線に硬質金メッキ３が施される。
【００２８】次に、前述のマスクを除去した後、硬質金
メッキを行った部分３に前述の方法でマスクをする。続
いて、無光沢ニッケルメッキ（図示せず）と軟質金メッ
キを順次行い、マスクで覆われていない部分に軟質金メ
ッキ２を施す。その後、このマスクを除去する。その結
果、半導体チップ実装面上のチップ接続用端子とその周
辺部の配線に軟質金メッキ２が施される。図６（ｆ）
は、この段階における基板の断面を示す。
メッキを行った部分３に前述の方法でマスクをする。続
いて、無光沢ニッケルメッキ（図示せず）と軟質金メッ
キを順次行い、マスクで覆われていない部分に軟質金メ
ッキ２を施す。その後、このマスクを除去する。その結
果、半導体チップ実装面上のチップ接続用端子とその周
辺部の配線に軟質金メッキ２が施される。図６（ｆ）
は、この段階における基板の断面を示す。
【００２９】このように、本実施例では、スルーホール
４内の銅の全体が硬質金メッキされ、軟質金メッキと硬
質金メッキとの境界部５はスルーホール４の外部、すな
わちスルーホール４とチップ接続用端子間にある。な
お、図１において、簡略化のため、基板上に軟質金メッ
キされた配線とチップ接続用端子及び硬質金メッキされ
た配線と外部接続用端子のみを示している。後述する図
２及び図３についても同様である。
４内の銅の全体が硬質金メッキされ、軟質金メッキと硬
質金メッキとの境界部５はスルーホール４の外部、すな
わちスルーホール４とチップ接続用端子間にある。な
お、図１において、簡略化のため、基板上に軟質金メッ
キされた配線とチップ接続用端子及び硬質金メッキされ
た配線と外部接続用端子のみを示している。後述する図
２及び図３についても同様である。
【００３０】上述のメッキ順序は逆でも可能であり、ま
ずチップ実装面のチップ接続用端子及びその周辺に軟質
金メッキを施し、その後チップ実装面の軟質金メッキを
施さなかった部分とスルーホールと外部接続用端子面を
硬質金メッキしてもよい。
ずチップ実装面のチップ接続用端子及びその周辺に軟質
金メッキを施し、その後チップ実装面の軟質金メッキを
施さなかった部分とスルーホールと外部接続用端子面を
硬質金メッキしてもよい。
【００３１】図４は、本発明の半導体装置用基板の上面
図を示す。配線１２は、チップ接続用端子１１から延伸
し、スルーホール４を通って裏面上に設けられた外部接
続用端子に接続されている。１３は、半導体チップが設
置される面を示し、１４は、樹脂封止される境界線を示
す。また、１５は、基板１上に半導体チップが設置さ
れ、樹脂封止された後に、その半導体モジュールを切り
出す切断線を示す。なお、１６は、軟質金メッキと硬質
金メッキの境界線を表し、境界線１６の内部の配線には
軟質金メッキが施され、境界線１６の外部の配線には硬
質金メッキが施されている。
図を示す。配線１２は、チップ接続用端子１１から延伸
し、スルーホール４を通って裏面上に設けられた外部接
続用端子に接続されている。１３は、半導体チップが設
置される面を示し、１４は、樹脂封止される境界線を示
す。また、１５は、基板１上に半導体チップが設置さ
れ、樹脂封止された後に、その半導体モジュールを切り
出す切断線を示す。なお、１６は、軟質金メッキと硬質
金メッキの境界線を表し、境界線１６の内部の配線には
軟質金メッキが施され、境界線１６の外部の配線には硬
質金メッキが施されている。
【００３２】図２は、本発明の半導体パッケージを示
す。図１に示した本発明の基板上に半導体チップ６を接
着剤９を用いて接着し、半導体チップ６のボンディング
パッドと基板１のチップ接続用端子とを例えば金ワイヤ
７で接続し、半導体チップ実装面のみを樹脂８で封止す
る。その結果、半導体パッケージが形成される。ここで
樹脂の材質は例えばエポキシ樹脂であり、半導体チップ
には不揮発性半導体メモリが用いられ、例えばＮＡＮＤ
型フラッシュＥＥＰＲＯＭが用いられる。また、金ワイ
ヤ７を用いずに図３に示すようにバンプ１０を使用して
フリップチップ接続により半導体チップと基板のチップ
接続用端子とを接続してもよい。
す。図１に示した本発明の基板上に半導体チップ６を接
着剤９を用いて接着し、半導体チップ６のボンディング
パッドと基板１のチップ接続用端子とを例えば金ワイヤ
７で接続し、半導体チップ実装面のみを樹脂８で封止す
る。その結果、半導体パッケージが形成される。ここで
樹脂の材質は例えばエポキシ樹脂であり、半導体チップ
には不揮発性半導体メモリが用いられ、例えばＮＡＮＤ
型フラッシュＥＥＰＲＯＭが用いられる。また、金ワイ
ヤ７を用いずに図３に示すようにバンプ１０を使用して
フリップチップ接続により半導体チップと基板のチップ
接続用端子とを接続してもよい。
【００３３】図２や図３に示した半導体パッケージは、
例えば図５に示すようなカード型モジュールに使用され
る。カード型モジュールに用いられるベースカード１８
は、樹脂で形成され、例えば、縦、横、及び厚さが３７
ｍｍ×４５ｍｍ×０．７６ｍｍであり、凹部１８ａが設
けられている。半導体パッケージ１７は、その外部接続
用端子３面とベースカード１８の表面とがほぼ面一とな
るように、半導体パッケージ１７の樹脂封止面をベース
カード１８の凹部１８ａに向けて埋設され、接着され
る。
例えば図５に示すようなカード型モジュールに使用され
る。カード型モジュールに用いられるベースカード１８
は、樹脂で形成され、例えば、縦、横、及び厚さが３７
ｍｍ×４５ｍｍ×０．７６ｍｍであり、凹部１８ａが設
けられている。半導体パッケージ１７は、その外部接続
用端子３面とベースカード１８の表面とがほぼ面一とな
るように、半導体パッケージ１７の樹脂封止面をベース
カード１８の凹部１８ａに向けて埋設され、接着され
る。
【００３４】図５に示したカード型モジュールは、ＩＣ
メモリカード等に使用される。図７は、このカード型モ
ジュールをパソコンのＰＣＭＣＩＡカードスロット等に
装着するためのアダプタカードを示す。アダプタカード
２０は、カード型の外形を有している。このアダプタカ
ード２０は、カード型モジュール１９を装着するための
挿入口２０ａを有し、パソコンのＰＣＭＣＩＡカードス
ロットに標準的に装着できるコネクタ２３を備えてい
る。アダプタカード２０の内部には、カード型モジュー
ル１９の外部接続用端子３と接触するコネクタ２２と、
カード型モジュールとパソコン等の機器と間のインター
フェース機能を有するインターフェース回路２１が設け
られている。
メモリカード等に使用される。図７は、このカード型モ
ジュールをパソコンのＰＣＭＣＩＡカードスロット等に
装着するためのアダプタカードを示す。アダプタカード
２０は、カード型の外形を有している。このアダプタカ
ード２０は、カード型モジュール１９を装着するための
挿入口２０ａを有し、パソコンのＰＣＭＣＩＡカードス
ロットに標準的に装着できるコネクタ２３を備えてい
る。アダプタカード２０の内部には、カード型モジュー
ル１９の外部接続用端子３と接触するコネクタ２２と、
カード型モジュールとパソコン等の機器と間のインター
フェース機能を有するインターフェース回路２１が設け
られている。
【００３５】また、図示していないが、アダプタはＰＣ
ＭＣＩＡカードスロットに装着するようなカード型でな
くてもよく、パソコンあるいはカメラ等の本体にカード
型モジュールの外部接続用端子３と接触するコネクタ２
２とインターフェース回路２１等が具備されていてもよ
い。
ＭＣＩＡカードスロットに装着するようなカード型でな
くてもよく、パソコンあるいはカメラ等の本体にカード
型モジュールの外部接続用端子３と接触するコネクタ２
２とインターフェース回路２１等が具備されていてもよ
い。
【００３６】また、アダプタカード２０の内部には、電
気信号によってカード型モジュールを制御させる駆動回
路等が設けられていてもよい。なお、上述の説明におい
て、基板は樹脂製であったが、タブテープでもよい。
気信号によってカード型モジュールを制御させる駆動回
路等が設けられていてもよい。なお、上述の説明におい
て、基板は樹脂製であったが、タブテープでもよい。
【００３７】また、上述の説明では、スルーホール内部
及び基板の表面及び裏面のスルーホール周辺部は硬質金
メッキされていたが、それに限られるものではなく軟質
金メッキされていてもよい。
及び基板の表面及び裏面のスルーホール周辺部は硬質金
メッキされていたが、それに限られるものではなく軟質
金メッキされていてもよい。
【００３８】
【発明の効果】以上、説明したように、本発明の基板で
は、基板の選択メッキの際にスルーホール部がふさがれ
ていないので、メッキ液がスルーホール部を流れやすく
なり、スルーホールの表面は確実にメッキされ、また、
メッキの境界部がスルーホール部にはなくなる。その結
果、スルーホール部において電池作用や腐食作用が生じ
ることがなくなり、スルーホールの信頼性が向上する。
は、基板の選択メッキの際にスルーホール部がふさがれ
ていないので、メッキ液がスルーホール部を流れやすく
なり、スルーホールの表面は確実にメッキされ、また、
メッキの境界部がスルーホール部にはなくなる。その結
果、スルーホール部において電池作用や腐食作用が生じ
ることがなくなり、スルーホールの信頼性が向上する。
【図１】本発明の基板の断面図。
【図２】本発明の半導体装置の断面図。
【図３】本発明の半導体装置の断面図。
【図４】本発明の基板の上面図。
【図５】本発明のカード型モジュールの斜視図。
【図６】本発明の基板の製造工程を示す図。
【図７】本発明のアダプタカードを示す斜視図。
【図８】従来の基板の断面図。
【図９】従来の半導体装置の断面図。
【図１０】従来の半導体装置の斜視図。
【図１１】従来の基板の製造工程を示す図。
１…基板、 ２…軟質金メッキされた配線とチップ接続用端子、 ３…硬質金メッキされた配線と外部接続用端子、 ４…スルーホール、 ５…メッキ境界部、 ６…半導体チップ、 ７…金ワイヤ、 ８…樹脂、 ９…接着剤。
Claims (26)
- 【請求項１】 第１主面、第２主面及び前記第１、第２
主面を貫通するように設けられたスルーホールを有する
基板と、前記基板の第１主面上に設けられた外部接続用
端子と、前記スルーホールを介して前記外部接続用端子
と電気的に接続され、前記基板の第２主面上に設けられ
たチップ接続用端子とを具備し、前記外部接続用端子、
前記スルーホール内部及び前記チップ接続用端子の第１
領域には硬質金メッキが設けられ、前記チップ接続用端
子の第２領域には軟質金メッキが設けられることを特徴
とする半導体装置用基板。 - 【請求項２】 前記外部接続用端子は平坦な領域を有す
ることを特徴とする特許請求の範囲第１項記載の半導体
装置用基板。 - 【請求項３】 前記チップ接続用端子は平坦な領域を有
することを特徴とする特許請求の範囲第１項記載の半導
体装置用基板。 - 【請求項４】 前記チップ接続用端子は前記基板の周辺
に配置されることを特徴とする特許請求の範囲第１項記
載の半導体装置用基板。 - 【請求項５】 第１主面、第２主面及び前記第１、第２
主面を貫通するように設けられたスルーホールを有する
基板と、 前記基板の第１主面上に設けられた外部接続用端子と、 前記スルーホールを介して前記外部接続用端子と電気的
に接続され、前記基板の第２主面上に設けられたチップ
接続用端子とを具備し、 前記チップ接続用端子、前記スルーホール内部及び前記
外部接続用端子の第１領域には軟質金メッキが設けら
れ、 前記外部接続用端子の第２領域には硬質金メッキが設け
られることを特徴とする半導体装置用基板。 - 【請求項６】 前記外部接続用端子は平坦な領域を有す
ることを特徴とする特許請求の範囲第５項記載の半導体
装置用基板。 - 【請求項７】 前記チップ接続用端子は平坦な領域を有
することを特徴とする特許請求の範囲第５項記載の半導
体装置用基板。 - 【請求項８】 前記チップ接続用端子は前記基板の周辺
に配置されることを特徴とする特許請求の範囲第５項記
載の半導体装置用基板。 - 【請求項９】 基板の第１、第２主面上及び前記第１、
第２主面を貫通するように設けられたスルーホール内部
にフォトリソグラフィ技術とエッチング技術を用いて銅
メッキの配線パターンを形成する工程と、前記スルーホ
ールを覆うことなしに、前記第１主面上の配線パターン
を覆うようにして前記基板の第１主面上に第１のマスク
を形成する工程と、前記第１のマスクで覆われていない
配線パターン上及び前記スルーホール内部の配線パター
ン上にニッケル及び硬質金を順次メッキする工程と、前
記第１のマスクを除去する工程と、前記硬質金メッキさ
れた配線パターンを覆うように第２のマスクを形成する
工程と、前記第２のマスクで覆われていない配線パター
ン上にニッケル及び軟質金を順次メッキする工程と、第
２のマスクを除去する工程とを具備することを特徴とす
る半導体装置用基板の製造方法。 - 【請求項１０】 前記硬質金により覆われた配線パター
ンは外部接続用端子として機能することを特徴とする特
許請求の範囲第９項記載の半導体装置用基板の製造方
法。 - 【請求項１１】 基板の第１、第２主面上及び前記第
１、第２主面を貫通するように設けられたスルーホール
内部にフォトリソグラフィ技術とエッチング技術を用い
て銅メッキの配線パターンを形成する工程と、前記第１
主面上の配線パターン上及び前記スルーホール上を覆う
ようにして前記基板の第１主面上に第１のマスクを形成
する工程と、前記第１のマスクで覆われていない配線パ
ターン上にニッケル及び軟質金を順次メッキする工程
と、前記第１のマスクを除去する工程と、前記軟質金メ
ッキされた配線パターンを覆うように第２のマスクを形
成する工程と、前記第２のマスクで覆われていない配線
パターン上及び前記スルーホール内部にニッケル及び硬
質金を順次メッキする工程と、第２のマスクを除去する
工程とを具備することを特徴とする半導体装置用基板の
製造方法。 - 【請求項１２】 前記硬質金により覆われた配線パター
ンは外部接続用端子として機能することを特徴とする特
許請求の範囲第１１項記載の半導体装置用基板の製造方
法。 - 【請求項１３】 基板の第１主面から第２主面へ貫通す
るスルーホールを有する基板上の、少なくとも前記基板
の第１主面のスルーホール周辺、前記基板の第２主面の
スルーホール周辺及び前記スルーホール内部に硬質金メ
ッキを形成する工程と、少なくとも前記硬質金メッキに
覆われてない前記基板の第１主面上に軟質金メッキを形
成する工程とを具備することを特徴とする半導体装置用
基板の製造方法。 - 【請求項１４】前記硬質金により覆われた配線パターン
は外部接続用端子として機能することを特徴とする特許
請求の範囲第１３項記載の半導体装置用基板の製造方
法。 - 【請求項１５】 基板の第１主面から第２主面へ貫通す
るスルーホールを有する基板上の、少なくとも前記基板
の第１主面のスルーホール周辺、前記基板の第２主面の
スルーホール周辺及び前記スルーホール内部に軟質金メ
ッキを形成する工程と、少なくとも前記軟質金メッキに
覆われてない前記基板の第１主面上に硬質金メッキを形
成する工程とを具備することを特徴とする半導体装置用
基板の製造方法。 - 【請求項１６】 前記硬質金により覆われた配線パター
ンは外部接続用端子として機能することを特徴とする特
許請求の範囲第１５項記載の半導体装置用基板の製造方
法。 - 【請求項１７】 第１主面、第２主面及び前記第１、第
２主面を貫通するように設けられたスルーホールを有す
る基板と、 前記基板の第１主面上に設けられた外部接続用端子と、 前記スルーホールを介して前記外部接続用端子と電気的
に接続され、前記基板の第２主面上に設けられたチップ
接続用端子と、 前記チップ接続用端子と電気的に接続され、前記基板の
第２主面に設けられる半導体チップと、 少なくとも前記基板の第２主面の一部を覆う樹脂封止部
とを具備し、 前記外部接続用端子、前記スルーホール内部及び前記チ
ップ接続用端子の第１領域には硬質金メッキが設けら
れ、 前記チップ接続用端子の第２領域には軟質金メッキが設
けられることを特徴とする半導体装置。 - 【請求項１８】 前記チップ接続用端子と前記半導体チ
ップはワイヤにより接続されることを特徴とする特許請
求の範囲第１７項記載の半導体装置。 - 【請求項１９】 前記チップ接続用端子と前記半導体チ
ップはフリップチップ接続により接続されることを特徴
とする特許請求の範囲第１７項記載の半導体装置。 - 【請求項２０】 第１主面、第２主面及び前記第１、第
２主面を貫通するように設けけられたスルーホールを有
する基板と、前記基板の第１主面上に設けられた外部接
続用端子と、前記スルーホールを介して前記外部接続用
端子と電気的に接続され、前記基板の第２主面上に設け
られたチップ接続用端子と、前記チップ接続用端子と電
気的に接続され、前記基板の第２主面に設けられる半導
体チップと、少なくとも前記基板の策２主面の一部を覆
う樹脂封止部とを具備し、前記チップ接続用端子、前記
スルーホール内部及び前記外部接続用端子の第１領域に
は軟質金メッキが設けられ、前記外部接続用端子の第２
領域には硬質金メッキが設けられることを特徴とする半
導体装置。 - 【請求項２１】 前記チップ接続用端子と前記半導体チ
ップはワイヤにより接続されることを特徴とする特許請
求の範囲第２０項記載の半導体装置。 - 【請求項２２】 前記チップ接続用端子と前記半導体チ
ップはフリップチップ接続により接続されることを特徴
とする特許請求の範囲第２０項記載の半導体装置。 - 【請求項２３】 窪みを有するカード型支持体と、第１
主面、第２主面及び前記第１、第２主面を貫通するよう
に設けられたスルーホールを有する基板と、前記基板の
第１主面上に設けられた外部接続用端子と、前記スルー
ホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記外部接続用端子、前記スルーホール内部及び前
記チップ接続用端子の第１領域には硬質金メッキか設け
られ、前記チップ接続用端子の第２領域には軟質金メッ
キが設けられ、前記カード型支持体の窪みに前記基板の
前記樹脂封止部側が埋め込まれて取付けられていること
を特徴とするカード型モジュール。 - 【請求項２４】 窪みを有するカード型支持体と、第１
主面、第２主面及び前記第１、第２主面を貫通するよう
に設けられたスルーホールを有する基板と、前記基板の
第１主面上に設けられた外部接続用端子と、前記スルー
ホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記チップ接続用端子、前記スルーホール内部及び
前記外部接続用端子の第１領域には軟質金メッキが設け
られ、前記外部接続用端子の第２領域には硬質金メッキ
が設けられ、前記カード型支持体の窪みに前記基板の前
記樹脂封止部側が埋め込まれて取付けられていることを
特徴とするカード型モジュール。 - 【請求項２５】 窪みを有するカード型支持体と、第１
主面、第２主面及び前記第１、第２主面を貫通するよう
に設けられたスルーホールを有する基板と、前記基板の
第１主面上に設けられた外部接続用端子と、前記スルー
ホールを介して前記外部接続用端子と電気的に接続さ
れ、前記基板の第２主面上に設けられたチップ接続用端
子と、前記チップ接続用端子と電気的に接続され、前記
基板の第２主面に設けられる半導体チップと、少なくと
も前記基板の第２主面の一部を覆う樹脂封止部とを具備
し、前記外部接続用端子、前記スルーホール内部及び前
記チップ接続用端子の第１領域には硬質金メッキか設け
られ、前記チップ接続用端子の第２領域には軟質金メッ
キが設けられ、前記カード型支持体の窪みに前記基板の
前記樹脂封止部側か埋め込まれて取付けられていること
を有するカード型モジュールと、前記カード型モジュー
ルの外部接続用端子と接続される第１のコネクタと、機
器と接続される第２のコネクタと、前記第１、第２のコ
ネクタと接続されるインターフェース制御回路とを有す
る主要部とを具備することを特徴とする情報記憶装置。 - 【請求項２６】 窪みを有するカード型支持体と、 第１主面、第２主面及び前記第１、第２主面を貫通する
ように設けられたスルーホールを有する基板と、 前記基板の第１主面上に設けられた外部接続用端子と、 前記スルーホールを介して前記外部接続用端子と電気的
に接続され、前記基板の第２主面上に設けられたチップ
接続用端子と、 前記チップ接続用端子と電気的に接続され、前記基板の
第２主面に設けられる半導体チップと、 少なくとも前記基板の第２主面の一部を覆う樹脂封止部
とを具備し、 前記チップ接続用端子、前記スルーホール内部及び前記
外部接続用端子の第１領域には軟質金メッキが設けら
れ、 前記外部接続用端子の第２領域には硬質金メッキが設け
られ、 前記カード型支持体の窪みに前記基板の前記樹脂封止部
側が埋め込まれて取付けられていることを有するカード
型モジュールと、 前記カード型モジュールの外部接続用端子と接続される
第１のコネクタと、 機器と接続される第２のコネクタと、 前記第１、第２のコネクタと接続されるインターフェー
ス制御回路とを有する主要部とを具備することを特徴と
する情報記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006397A JP3351711B2 (ja) | 1996-05-31 | 1997-05-29 | 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13834496 | 1996-05-31 | ||
| JP8-138344 | 1996-05-31 | ||
| JP14006397A JP3351711B2 (ja) | 1996-05-31 | 1997-05-29 | 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056094A JPH1056094A (ja) | 1998-02-24 |
| JP3351711B2 true JP3351711B2 (ja) | 2002-12-03 |
Family
ID=26471403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14006397A Expired - Fee Related JP3351711B2 (ja) | 1996-05-31 | 1997-05-29 | 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351711B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4490542B2 (ja) * | 2000-02-24 | 2010-06-30 | イビデン株式会社 | 端子を有するｉｃカード |
| JP2002124744A (ja) * | 2000-10-12 | 2002-04-26 | Eastern Co Ltd | 回路基板 |
| KR101700955B1 (ko) * | 2015-05-21 | 2017-01-31 | 장성은 | 휴대형 태양전지 패널용 기판 및 그 제조방법 |
-
1997
- 1997-05-29 JP JP14006397A patent/JP3351711B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056094A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280170B1 (ko) | 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치 | |
| KR100447313B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR940003375B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
| CN101252115B (zh) | 半导体封装及其制造方法和电子系统及其制造方法 | |
| US6843421B2 (en) | Molded memory module and method of making the module absent a substrate support | |
| KR100769759B1 (ko) | 반도체 메모리 카드 및 그 제조 방법 | |
| US7061124B2 (en) | Solder masks including dams for at least partially surrounding terminals of a carrier substrate and recessed areas positioned adjacent to the dams, and carrier substrates including such solder masks | |
| US20080113502A1 (en) | Electronic device | |
| JPH03112688A (ja) | Ｉｃカード | |
| JP3351711B2 (ja) | 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 | |
| JP4052078B2 (ja) | 半導体装置 | |
| KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
| KR100195510B1 (ko) | 칩 카드 | |
| JP3976984B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0262297A (ja) | 集積回路装置およびそれを用いたｉｃカード | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP2001267452A (ja) | 半導体装置 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JPH11185001A (ja) | Ｉｃカード用のｉｃモジュール | |
| KR200160921Y1 (ko) | 집적회로 카드 모듈 | |
| KR960000220B1 (ko) | 칩-온-보드형 반도체 패키지 및 그 제조 방법 | |
| JPS62248691A (ja) | カ−ド状電子装置 | |
| JPS62224033A (ja) | テ−プキヤリア装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130920 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |