KR100280170B1 - 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치 - Google Patents

반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치 Download PDF

Info

Publication number
KR100280170B1
KR100280170B1 KR1019970021875A KR19970021875A KR100280170B1 KR 100280170 B1 KR100280170 B1 KR 100280170B1 KR 1019970021875 A KR1019970021875 A KR 1019970021875A KR 19970021875 A KR19970021875 A KR 19970021875A KR 100280170 B1 KR100280170 B1 KR 100280170B1
Authority
KR
South Korea
Prior art keywords
substrate
main surface
connection terminal
gold plating
hole
Prior art date
Application number
KR1019970021875A
Other languages
English (en)
Other versions
KR970077542A (ko
Inventor
마사토시 후쿠다
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970077542A publication Critical patent/KR970077542A/ko
Application granted granted Critical
Publication of KR100280170B1 publication Critical patent/KR100280170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

<과제> 기판의 반도체칩 실장면의 배선이나 단자의 전부에 연질 금도금을 실시하고, 외부접속용 단자가 설치되는 이면의 배선이나 단자의 전부에 경질 금도금을 실시하는 경우, 기판을 관통하는 관통구멍내의 배선에 연질 금도금도 경질 금도금도 실시되지 않은 부분이 생기고, 전지작용이나 부식작용에 의해 그 부분에서 단선되는 일이 있다.
<해결수단> 연질 금도금되는 부분과 경질 금도금되는 부분의 경계(5)가 반도체칩 실장면상의 칩접속용 단자(2)와 관통구멍(4) 사이에 있도록 마스크를 형성하여 도금을 행한다.

Description

반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치
본 발명은, 예컨대 IC카드 등에 사용되는 반도체장치용 기판과 그 제조방법, 그 기판을 이용한 반도체장치, 카드형 모듈, 및 정보기억장치에 관한 것이다.
근래, IC카드 등의 카드형 기억장치가 실용화되고 있다. 이런 종류의 카드형 기억장치에 있어서, 한쪽만 반도체칩이 실장되고 수지몰드되며, 이면에 평면형 외부접속용 단자를 구비한 반도체 패키지가 이용되는 경우가 있다. 이 반도체칩에는 예컨대 불휘발성 메모리가 설치되어 있다.
도 9 및 도 10은 이런 반도체 패키지의 일례를 나타낸다. 도 9는 반도체 패키지의 단면도를 나타내고, 도 10a는 반도체 패키지의 수지밀봉면의 사시도를 나타내며, 도 10b는 반도체 패키지의 외부접속용 단자면의 사시도를 나타낸다. 기판(1)은 0.1 ∼ 0.4mm 정도 두께의 예컨대 수지제의 기판이다. 반도체칩(6)은 기판(1)상에 접착재료(9)에 의해 고정되고, 기판(1)상의 칩접속용 단자(2)와 반도체칩(6)을 덮도록 기판(1)의 한쪽이 수지(8)로 밀봉되어 있다. 외부접속용 단자(3)는 기판의 수지 밀봉되어 있지 않은 면상에 설치되어 있다. 이 외부접속용 단자(3)는 기판(1)을 관통하는 관통구멍(4)을 통하는 배선에 의해 칩접속용 단자(2)와 전기적으로 접속된다.
도 8은 이와 같은 반도체 패키지에 이용되는 기판의 단면을 나타낸다. 이하, 동일한 구성요소에는 동일부호를 부치고, 그 설명은 생략한다. 이 기판(1)에 있어서, 통상 기판의 반도체칩 실장면상의 배선(2)에 순도가 99.9% 이상의 연질 금도금이 실시된다. 이는 반도체칩(6)의 본딩패드와 기판(1)상의 칩접속용 단자를 접속하는 본딩와이어(7)에 연질 금이나 알루미가 이용되기 때문에, 칩접속용 단자에 연질 금을 이용하면, 본딩와이어(7)와 칩접속용 단자의 접합을 보다 확실하게 할 수 있기 때문이다. 한편, 외부접속용 단자면의 배선(3)에 순도가 99% 정도의 경질 금도금이 실시된다. 이는 경질 금도금을 이용한 쪽이 모조가 들어가기 어렵기 때문이다. 연질 금도금과 경질 금도금의 경계(5)는 관통구멍(4)의 중앙부에 있다.
또한, 간략화하기 위해 도 8에 관해서는 금도금, 니켈도금, 동박 및 동도금을 각각 나누어 나타내고 있지 않다. 이들 층은 칩접속용 단자 및 외부접속용 단자로서 모아서 도 8에 나타내고 있다.
도 11은 종래의 반도체장치용 기판의 제조공정을 나타낸다.
상술한 금도금은 이하와 같은 방법으로 행해진다.
우선, 예컨대 두께가 18㎛의 동박(24)을 수지제 기판(1)의 양면에 접착제로 부착한다. 도 11a는 이 단계에서의 기판의 단면을 나타낸다. 다음에, 드릴로 기판을 구멍내어 관통구멍(4)을 형성한다. 도 11b는 이 단계에서의 기판의 단면을 나타낸다. 그후, 기판전체를 동도금(25)한다. 동도금(25)은 기판의 양면 및 관통구멍내부에 공급된다. 그 결과, 동도금에 의해 기판의 양면이 전기적으로 접속된다. 도 11c는 이 단계에서의 기판을 단면을 나타낸다. 더욱이, 기판의 동위에 포토레지스트형의 예컨대 드라이필름을 부착하고, 노광, 패터닝 및 동에칭을 순차 행하여 동의 배선패턴을 형성한다. 도 11d는 이 단계에서의 기판의 단면을 나타낸다.
통상, 동의 배선은 동박과 동도금의 양쪽에 의해 형성된다. 이 이유는 이하와 같다. 동박은 기판상에 부착됨으로써 설치되기 때문에, 배선의 막두께를 두껍게 하기가 용이하지만, 동도금은 도금자체의 진행이 느리기 때문에, 배선의 막두께를 두껍게 하기가 용이하지 않기 때문이다. 물론, 시간이 걸린다는 효율의 점이 문제되지 않는다면, 동박을 사용하지 않고 동도금만으로 배선을 형성할 수도 있다.
다음에, 테이프나 예컨대 포토레지스트형 드라이필름을 이용하여 칩을 실장하는 면의 전체를 마스크한다. 이어서, 광택니켈(도시하지 않음)과 경질 금을 연속해서 도금하고, 외부접속용 단자면상의 동패턴 및 관통구멍(4)내의 동에 경질 금도금이 실시된다.
다음에, 경질 금도금이 실시된 기판의 외부접속용 단자면의 전체를 테이프 또는 포토레지스트형 드라이필름을 이용하여 마스크하고, 무광택 또는 반광택 니켈(도시하지 않음)과 연질 금을 순차 도금한다. 그 결과, 테이프 실장면상 및 관통구멍(4)내의 동배선에 연질 금도금이 실시된다. 경질 금도금이나 연질 금도금을 행할 때에 금도금에 선행하여 니켈도금을 행하는 것은 금과 동 사이에 니켈을 개재시키는 것으로 장기적으로 금이 동으로 확산되는 것을 방지하기 때문이다.
또한, 도금순서를 역으로 하고, 우선 칩실장면을 연질 금도금하고, 그후 외부접속용 단자를 경질 금도금하는 경우도 있다.
이러한 방법에서는, 연질 또는 경질의 금도금을 행할 때, 마스크에 의해 관통구멍부(4)의 편측(片側)이 막히게 되기 때문에, 관통구멍(4)내에 공기가 쌓이고, 도금액이 관통구멍(4)내에 유입되기 어렵게 된다. 이 대문에, 관통구멍(4)의 중앙부까지 도금할 수가 없었다.
관통구멍(4)내에 연질 금도금할 때에도 경질 금도금할 때에도 도금할 수 없는 부분이 생기고, 동 또는 니켈의 밑바탕 금속이 노출되면, 관통구멍부(4)에서 전지작용이나 부식작용이 생기며, 배선이 단선되게 된다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 관통구멍내에 완전히 도금을 실시하여 배선의 신뢰성을 향상시키는 것을 목적으로 한다.
도 1은 본 발명의 기판의 단면도이고,
도 2는 본 발명의 반도체장치의 단면도,
도 3은 본 발명의 반도체장치의 단면도,
도 4는 본 발명의 기판의 상면도,
도 5는 본 발명의 카드형 모듈의 사시도,
도 6은 본 발명의 기판의 제조방법을 나타낸 도면,
도 7은 본 발명의 어댑터 카드를 나타낸 사시도,
도 8은 종래의 기판의 단면도,
도 9는 종래의 반도체장치의 단면도,
도 10은 종래의 반도체장치의 사시도,
도 11은 종래의 기판의 제조방법을 나타낸 도면이다.
<도면의 주요부에 대한 부호의 설명>
1 ---- 기판,
2 ----연질 금도금된 배선과 칩접속용 단자,
3 ---- 경질 금도금된 배선과 외부접속용 단자,
4 ---- 관통구멍,5 ---- 도금 경계부,
6 ---- 반도체칩,7 ---- 금와이어,
8 ---- 수지,9 ---- 접착제.
상기 과제를 해결하기 위해 본 발명은, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과, 상기 기판의 제1주면상에 설치된 외부접속용 단자 및, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자을 구비하고, 상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 설치되며, 상기 칩접속용 단자의 제2영역에는 연질 금도금이 설치되는 것을 특징으로 하는 반도체장치용 기판을 구비한다.
또한, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과, 상기 기판의 제1주면상에 설치된 외부접속용 단자 및, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자을 구비하고, 상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 설치되며, 상기 외부접속용 단자의 제2영역에는 경질 금도금이 설치되는 것을 특징으로 하는 반도체장치용 기판을 구비한다.
더욱이, 기판의 제1, 제2주면상 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍내부에 포토리소그래피기술과 에칭기술을 이용하여 동도금의 배선패턴을 형성하는 공정과, 상기 관통구멍을 덮지 않고서 상기 제1주면상의 배선패턴을 덮도록 하여 상기 기판의 제1주면상에 제1마스크를 형성하는 공정, 상기 제1마스크로 덮여 있지 않은 배선패턴상 및 상기 관통구멍내부의 배선패턴상에 니켈 및 경질 금을 순차 도금하는 공정, 상기 제1마스크를 제거하는 공정, 상기 경질 금도금된 배선패턴을 덮도록 제2마스크를 형성하는 공정, 상기 제2마스크로 덮여 있지 않은 배선패턴상에 니켈 및 연질 금을 순차 도금하는 공정 및, 제2마스크를 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치용 기판의 제조방법을 구비한다.
또한, 기판의 제1, 제2주면상 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍내부에 포토리소그래피기술과 에칭기술을 이용하여 동도금의 배선패턴을 형성하는 공정과, 상기 제1주면상의 배선패턴상 및 상기 관통구멍위를 덮도록 하여 상기 기판의 제1주면상에 제1마스크를 형성하는 공정, 상기 제1마스크로 덮여 있지 않은 배선패턴상에 니켈 및 연질 금을 순차 도금하는 공정, 상기 제1마스크를 제거하는 공정, 상기 연질 금도금된 배선패턴을 덮도록 제2마스크를 형성하는 공정, 상기 제2마스크로 덮여 있지 않은 배선패턴상 및 상기 관통구멍내부에 니켈 및 경질 금을 순차 도금하는 공정 및, 제2마스크를 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치용 기판의 제조방법을 구비한다.
더욱이, 제1주면으로부터 제2주면으로 관통하는 관통구멍을 갖춘 기판상의, 적어도 상기 제1주면의 관통구멍주변, 상기 제2주면의 관통구멍주변 및 상기 관통구멍내부에 경질 금도금을 형성하는 공정과, 적어도 상기 경질 금도금으로 덮여 있지 않은 상기 기판의 제1주면상에 연질 금도금을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치용 기판의 제조방법을 구비한다.
또한, 제1주면으로부터 제2주면으로 관통하는 관통구멍을 갖춘 기판상의, 적어도 상기 제1주면의 관통구멍주변, 상기 제2주면의 관통구멍주변 및 상기 관통구멍내부에 연질 금도금을 형성하는 공정과, 적어도 상기 연질 금도금으로 덮여 있지 않은 상기 기판의 제1주면상에 경질 금도금을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치용 기판의 제조방법을 구비한다.
더욱이, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과, 상기 기판의 제1주면상에 설치된 외부접속용 단자, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자, 상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및, 적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고, 상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 설치되며, 상기 칩접속용 단자의 제2영역에는 연질 금도금이 설치되는 것을 특징으로 하는 반도체장치를 구비한다.
또한, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과, 상기 기판의 제1주면상에 설치된 외부접속용 단자, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자, 상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및, 적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고, 상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 설치되며, 상기 외부접속용 단자의 제2영역에는 경질 금도금이 설치되는 것을 특징으로 하는 반도체장치를 구비한다.
더욱이, 홈을 갖춘 카드형 지지체와, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판, 상기 기판의 제1주면상에 설치된 외부접속용 단자, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자, 상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및, 적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고, 상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 설치되며, 상기 칩접속용 단자의 제2영역에는 연질 금도금이 설치되고, 상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있는 것을 특징으로 하는 카드형 모듈을 구비한다.
또한, 홈을 갖춘 카드형 지지체와, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판, 상기 기판의 제1주면상에 설치된 외부접속용 단자, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자, 상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및, 적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고, 상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 설치되며, 상기 외부접속용 단자의 제2영역에는 경질 금도금이 설치되고, 상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있는 것을 특징으로 하는 카드형 모듈을 구비한다.
더욱이, 홈을 갖춘 카드형 지지체와, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판, 상기 기판의 제1주면상에 설치된 외부접속용 단자, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자, 상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및, 적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고, 상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 설치되며, 상기 칩접속용 단자의 제2영역에는 연질 금도금이 설치되고, 상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있는 것을 갖는 카드형 모듈과, 상기 카드형 모듈의 외부접속용 단자에 접속되는 제1컨넥터, 기기와 접속되는 제2컨넥터 및 상기 제1, 제2컨넥터와 접속되는 인터페이스 제어회로를 갖춘 주요부를 구비하는 것을 특징으로 하는 정보기억장치를 구비한다.
또한, 홈을 갖춘 카드형 지지체와, 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판, 상기 기판의 제1주면상에 설치된 외부접속용 단자, 상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자, 상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및, 적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고, 상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 설치되며, 상기 외부접속용 단자의 제2영역에는 경질 금도금이 설치되고, 상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있는 것을 갖는 카드형 모듈과, 상기 카드형 모듈의 외부접속용 단자와 접속되는 제1컨넥터, 기기와 접속되는 제2컨넥터 및, 상기 제1, 제2컨넥터와 접속되는 인터페이스 제어회로를 갖춘 주요부를 구비하는 것을 특징으로 하는 정보기억장치를 구비한다.
(발명의 실시형태)
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.
도 1은 본 발명의 반도체장치용 기판을 나타낸다. 또한, 도 6은 본 발명의 반도체장치용 기판의 제조공정을 나타낸다.
우선, 예컨대 두께가 18㎛의 동박(24)을 수지제 기판(1)의 양면에 접착제로 부착한다. 도 6a는 이 단계에서의 기판의 단면을 나타낸다. 다음에, 드릴로 기판에 구멍을 내어 관통구멍(4)을 형성한다. 도 6b는 이 단계에서의 기판의 단면을 나타낸다. 그후, 기판 전체를 동도금한다. 동도금의 막두께는 예컨대 10 ∼ 15㎛로 한다. 도 6c는 이 단계에서의 기판을 단면을 나타낸다. 그 결과, 관통구멍(4)내와 기판(1)의 양면은 동도금(25)되고, 기판의 양면은 전기적으로 접속된다. 더욱이, 기판의 동(25)위에 포토레지스트형의 예컨대 드라이필름을 부착하고, 노광, 패터닝 및 동에칭을 순차 행하여 동의 배선패턴을 형성한다. 도 6d는 이 단계에서의 기판의 단면을 나타낸다.
다음에, 기판의 칩 실장면상의 배선의 일부를 마스크한다. 이 때, 칩접속용 단자는 마스크되고, 관통구멍(4)은 마스크되지 않도록 한다. 또한, 마스크는 소정 형상으로 가공된 테이프를 기판에 부착하거나, 또는 드라이필름을 칩 실장면 전체에 도포하여 리소그래피기술을 이용하여 패터닝함으로써 형성된다. 계속해서, 광택니켈도금(도시하지 않음)과 경질 금도금을 순차 행하고, 배선패턴에 경질 금도금(3)을 실시한다. 또 6e는 이 단계에서의 기판의 단면을 나타낸다. 이 때, 관통구멍(4)의 상하의 구멍은 함께 마스크에 의해 막히는 일이 없기 때문에, 도금액은 관통구멍부(4)를 잘 흐른다. 그 결과, 관통구멍(4)내의 동의 전부와 칩실장면에서 마스크되어 있지 않은 부분의 배선패턴과 외부접속용 단자면의 전부의 배선에 경질 금도금(3)이 실시된다.
다음에, 상술한 마스크를 제거한 후, 경질 금도금을 행한 부분(3)에 상술한 방법으로 마스크를 한다. 계속해서, 무광택 니켈도금(도시하지 않음)과 연질 금도금을 순차 행하고, 마스크로 덮여 있지 않은 부분에 연질 금도금(2)을 실시한다. 그 후, 이 마스크를 제거한다. 그 결과, 반도체칩 실장면상의 칩접속용 단자와 그 주변부의 배선에 연질 금도금(2)이 실시된다. 도 6f는 이 단계에서의 기판의 단면을 나타낸다.
이와 같이 본 실시형태에서는, 관통구멍(4)내의 동 전체가 경질 금도금되고, 연질 금도금과 경질 금도금의 경계부(5)는 관통구멍(4)의 외부, 즉 관통구멍(4)과 칩접속용 단자 사이에 있다. 또한, 도 1에 있어서, 간략화하기 위해 기판상에 경질 금도금된 배선과 칩접속용 단자 및 경질 금도금된 배선과 외부접속용 단자만을 나타내고 있다. 후술하는 도 2 및 도 3에 대해서도 마찬가지이다.
상술한 도금순서는 역으로도 가능하고, 우선 칩 실장면의 칩접속용 단자 및 그 주변에 연질 금도금을 실시하고, 그 후 칩 실장면의 연질 금도금을 실시하지 않았던 부분과 관통구멍과 외부접속용 단자면을 경질 금도금해도 된다.
도 4는 본 발명의 반도체장치용 기판의 상면도를 나타낸다. 배선(12)은 칩접속용 단자(11)로부터 연장되고, 관통구멍(4)을 통해 이면상에 설치된 외부접속용 단자에 접속되어 있다. 13은 반도체칩이 설치되는 면을 나타내고, 14는 수지밀봉되는 경계선을 나타낸다. 또한, 15는 기판(1)상에 반도체칩이 설치되고, 수지밀봉된 후에 그 반도체 모듈을 잘라내는 절단선을 나타낸다. 또한, 16은 연질 금도금과 경질 금도금의 경계선을 나타내고, 경계선(16)의 내부 배선에는 연질 금도금이 실시되며, 경계선의 외부 배선에는 경질 금도금이 실시되어 있다.
도 2는 본 발명의 반도체 패키지를 나타낸다. 도 1에 나타낸 본 발명의 기판상에 반도체칩(6)을 접착제(9)를 이용하여 접착하고, 반도체칩(6)의 본딩패드와 기판(1)의 칩접속용 단자를 예컨대 금와이어(7)로 접속하고, 반도체칩 실장면만을 수지(8)로 밀봉한다. 그 결과, 반도체 패키지가 형성된다. 여기서, 수지의 재질은 예컨대 에폭시수지이고, 반도체칩에는 불휘발성 반도체 메모리가 이용되며, 예컨대 NAND형 플래쉬 EEPROM이 이용된다. 또한, 금와이어(7)를 이용하지 않고, 도 3에 나타낸 바와 같이 범프(10)를 사용하여 플립칩 접속에 의해 반도체칩과 기판의 칩접속용 단자를 접속해도 된다.
도 2나 도 3에 나타낸 반도체 패키지는 예컨대 도 5에 나타낸 바와 같은 카드형 모듈에 사용된다. 카드형 모듈에 사용되는 베이스카드(18)는 수지로 형성되고, 예컨대 종, 횡 및 두께가 37mm×45mm×0.76mm이고, 凹부(18a)가 설치되어 있다. 반도체 패키지(17)는 그 외부접속용 단자(3)면과 베이스 카드(18)의 이면이 거의 면일(面一)하도록 반도체 패키지(17)의 수지밀봉면을 베이스 카드(18)의 요부(18a)로 향하여 매설되고, 접착된다.
도 5에 나타낸 카드형 모듈은 IC 메모리 카드 등에 사용된다. 도 7은 이 카드형 모듈을 퍼스컴의 PCMCIA 카드슬롯 등에 장착하기 위한 어댑터 카드를 나타낸다. 어댑터 카드(20)는 카드형의 외형을 갖추고 있다. 이 어댑터 카드(20)는 카드형 모듈(19)을 장착하기 위한 삽입구(20a)를 갖추고 있고, 퍼스컴의 PCMCIA 카드슬롯에 표준적으로 장착할 수 있는 컨넥터(23)를 구비하고 있다. 어댑터 카드(20)의 내부에는 카드형 모둘(19)의 외부접속용 단자(3)와 접촉하는 컨넥터(22)와, 카드형 모듈과 퍼스컴 등의 기기 사이의 인터페이스 기능을 갖춘 인터페이스 회로(21)가 설치되어 있다.
또한, 도시하지는 않았지만, 어댑터는 PCMCIA 카드슬롯에 장착하도록 카드형으로 이루어져도 되고, 퍼스컴 또는 카메라 등의 본체에 카드형 모듈의 외부접속용 단자(3)와 접촉하는 컨넥터(22)와 인터페이스회로(21) 등이 구비되어 있어도 된다.
또한, 어댑터 카드(20)의 내부에는 전기신호에 의해 카드형 모듈을 제어시키는 구동회로 등이 설치되어 있어도 된다.
또, 상기한 설명에 있어서, 기판은 수지제이었지만, 탭테이프이어도 된다.
또한, 상기한 설명에서는 관통구멍내부 및 기판의 표면 및 이면의 관통구멍 주변부는 경질 금도금되어 있었지만, 그에 한정되는 것은 아니고 연질 금도금되어 있어도 된다.
상기한 바와 같이 본 발명에 의하면, 본 발명의 기판에서는 기판의 선택 도금시에 관통구멍부가 막히지 않기 때문에, 도금액이 관통구멍부를 흐르기 쉽게 되고, 관통구멍의 표면은 확실히 도금되며, 또한 도금의 경계부가 관통구멍부에는 없게 된다. 그 결과, 관통구멍부에 있어서 전지작용이나 부식작용이 생기는 일이 없게 되고, 관통구멍의 신뢰성이 향상된다.

Claims (26)

  1. 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과,
    상기 기판의 제1주면상에 설치된 외부접속용 단자 및,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자을 구비하고,
    상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 형성되며,
    상기 칩접속용 단자의 제2영역에는 연질 금도금이 형성되고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치용 기판.
  2. 제1항에 있어서, 상기 외부접속용 단자는 평탄한 영역을 갖는 것을 특징으로 하는 반도체장치용 기판.
  3. 제1항에 있어서, 상기 칩접속용 단자는 평탄한 영역을 갖는 것을 특징으로 하는 반도체장치용 기판.
  4. 제1항에 있어서, 상기 칩접속용 단자는 상기 기판의 주변에 배치되는 것을 특징으로 하는 반도체장치용 기판.
  5. 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과,
    상기 기판의 제1주면상에 설치된 외부접속용 단자 및,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자을 구비하고,
    상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 형성되며,
    상기 외부접속용 단자의 제2영역에는 경질 금도금이 형성되고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치용 기판.
  6. 제5항에 있어서, 상기 외부접속용 단자는 평탄한 영역을 갖는 것을 특징으로 하는 반도체장치용 기판.
  7. 제5항에 있어서, 상기 칩접속용 기판은 평탄한 영역을 갖는 것을 특징으로 하는 반도체장치용 기판.
  8. 제5항에 있어서, 상기 칩접속용 단자는 상기 기판의 주변에 배치되는 것을 특징으로 하는 반도체장치용 기판.
  9. 기판의 제1, 제2주면상 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍내부에 포토리소그래피기술과 에칭기술을 이용하여 동도금의 배선패턴을 형성하는 공정과,
    상기 관통구멍을 덮지 않고서 상기 제1주면상의 배선패턴을 덮도록 하여 상기 기판의 제1주면상에 제1마스크를 형성하는 공정,
    상기 제1마스크로 덮여 있지 않은 배선패턴상 및 상기 관통구멍내부의 배선패턴상에 니켈 및 경질 금을 순차 도금하는 공정,
    상기 제1마스크를 제거하는 공정,
    상기 경질 금도금된 배선패턴을 덮도록 제2마스크를 형성하는 공정,
    상기 제2마스크로 덮여 있지 않은 배선패턴상에 니켈 및 연질 금을 순차 도금하는 공정 및,
    제2마스크를 제거하는 공정을 구비하고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  10. 제9항에 있어서, 상기 경질 금으로 덮여진 배선패턴은 외부접속용 단자로서 기능하는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  11. 기판의 제1, 제2주면상 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍내부에 포토리소그래피기술과 에칭기술을 이용하여 동도금의 배선패턴을 형성하는 공정과,
    상기 제1주면상의 배선패턴상 및 상기 관통구멍상을 덮도록 하여 상기 기판의 제1주면상에 제1마스크를 형성하는 공정,
    상기 제1마스크로 덮여 있지 않은 배선패턴상에 니켈 및 연질 금을 순차 도금하는 공정,
    상기 제1마스크를 제거하는 공정,
    상기 연질 금도금된 배선패턴을 덮도록 제2마스크를 형성하는 공정,
    상기 제2마스크로 덮여 있지 않은 배선패턴상 및 상기 관통구멍내부에 니켈 및 경질 금을 순차 도금하는 공정 및,
    제2마스크를 제거하는 공정을 구비하고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  12. 제11항에 있어서, 상기 경질 금으로 덮여진 배선패턴은 외부접속용 단자로서 기능하는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  13. 제1주면으로부터 제2주면으로 관통하는 관통구멍을 갖춘 기판상의, 적어도 상기 제1주면의 관통구멍주변, 상기 제2주면의 관통구멍주변 및 상기 관통구멍내부에 경질 금도금을 형성하는 공정과,
    적어도 상기 경질 금도금으로 덮여 있지 않은 상기 기판의 제1주면상에 연질 금도금을 형성하는 공정을 구비하고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  14. 제13항에 있어서, 상기 경질 금으로 덮여진 배선패턴은 외부접속용 단자로서 기능하는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  15. 제1주면으로부터 제2주면으로 관통하는 관통구멍을 갖춘 기판상의, 적어도 상기 제1주면의 관통구멍주변, 상기 제2주면의 관통구멍주변 및 상기 관통구멍내부에 연질 금도금을 형성하는 공정과,
    적어도 상기 연질 금도금으로 덮여 있지 않은 상기 기판의 제1주면상에 경질 금도금을 형성하는 공정을 구비하고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  16. 제15항에 있어서, 상기 경질 금으로 덮여진 배선패턴은 외부접속용 단자로서 기능하는 것을 특징으로 하는 반도체장치용 기판의 제조방법.
  17. 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과,
    상기 기판의 제1주면상에 설치된 외부접속용 단자,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자,
    상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및,
    적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고,
    상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 형성되며,
    상기 칩접속용 단자의 제2영역에는 연질 금도금이 형성되고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치.
  18. 제17항에 있어서, 상기 칩접속용 단자와 상기 반도체칩은 와이어로 접속되는 것을 특징으로 하는 반도체장치.
  19. 제17항에 있어서, 상기 칩접속용 단자와 상기 반도체칩은 플립칩접속으로 접속되는 것을 특징으로 하는 반도체장치.
  20. 제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판과,
    상기 기판의 제1주면상에 설치된 외부접속용 단자,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자,
    상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및,
    적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고,
    상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 형성되며,
    상기 외부접속용 단자의 제2영역에는 경질 금도금이 형성되고,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 반도체장치.
  21. 제20항에 있어서, 상기 칩접속용 단자와 상기 반도체칩은 와이어로 접속되는 것을 특징으로 하는 반도체장치.
  22. 제17항에 있어서, 상기 칩접속용 단자와 상기 반도체칩은 플립칩접속으로 접속되는 것을 특징으로 하는 반도체장치.
  23. 홈을 갖춘 카드형 지지체와,
    제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판,
    상기 기판의 제1주면상에 설치된 외부접속용 단자,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자,
    상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및,
    적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고,
    상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 형성되며,
    상기 칩접속용 단자의 제2영역에는 연질 금도금이 설치되고,
    상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있으며,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 카드형 모듈.
  24. 홈을 갖춘 카드형 지지체와,
    제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판,
    상기 기판의 제1주면상에 설치된 외부접속용 단자,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자,
    상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및,
    적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고,
    상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 형성되며,
    상기 외부접속용 단자의 제2영역에는 경질 금도금이 설치되고,
    상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있으며,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 것을 특징으로 하는 카드형 모듈.
  25. 홈을 갖춘 카드형 지지체와,
    제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판,
    상기 기판의 제1주면상에 설치된 외부접속용 단자,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자,
    상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및,
    적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고,
    상기 외부접속용 단자, 상기 관통구멍내부 및 상기 칩접속용 단자의 제1영역에는 경질 금도금이 형성되며,
    상기 칩접속용 단자의 제2영역에는 연질 금도금이 형성되고,
    상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있으며,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 카드형 모듈과,
    상기 카드형 모듈의 외부접속용 단자에 접속되는 제1컨넥터,
    기기와 접속되는 제2컨넥터 및
    상기 제1, 제2컨넥터와 접속되는 인터페이스 제어회로를 갖춘 주요부를 구비하는 것을 특징으로 하는 정보기억장치.
  26. 홈을 갖춘 카드형 지지체와,
    제1주면, 제2주면 및 상기 제1, 제2주면을 관통하도록 설치된 관통구멍을 갖춘 기판,
    상기 기판의 제1주면상에 설치된 외부접속용 단자,
    상기 관통구멍을 매개로 상기 외부접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면상에 설치된 칩접속용 단자,
    상기 칩접속용 단자와 전기적으로 접속되고, 상기 기판의 제2주면에 설치되는 반도체칩 및,
    적어도 상기 기판의 제2주면의 일부를 덮는 수지밀봉부를 구비하고,
    상기 칩접속용 단자, 상기 관통구멍내부 및 상기 외부접속용 단자의 제1영역에는 연질 금도금이 형성되며,
    상기 외부접속용 단자의 제2영역에는 경질 금도금이 설치되고,
    상기 카드형 지지체의 홈에 상기 기판의 상기 수지밀봉부측이 매립되어 취부되어 있으며,
    상기 경질 금도금과 상기 연질 금도금이 적층되지 않고 전기적으로 접속되어있는 카드형 모듈과,
    상기 카드형 모듈의 외부접속용 단자와 접속되는 제1컨넥터,
    기기와 접속되는 제2컨넥터 및,
    상기 제1, 제2컨넥터와 접속되는 인터페이스 제어회로를 갖춘 주요부를 구비하는 것을 특징으로 하는 정보기억장치.
KR1019970021875A 1996-05-31 1997-05-30 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치 KR100280170B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13834496 1996-05-31
JP96-138344 1996-05-31
JP08-138344 1996-05-31

Publications (2)

Publication Number Publication Date
KR970077542A KR970077542A (ko) 1997-12-12
KR100280170B1 true KR100280170B1 (ko) 2001-02-01

Family

ID=15219733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021875A KR100280170B1 (ko) 1996-05-31 1997-05-30 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치

Country Status (6)

Country Link
US (1) US6091137A (ko)
EP (1) EP0810656B1 (ko)
KR (1) KR100280170B1 (ko)
CN (1) CN1146040C (ko)
DE (1) DE69731028T2 (ko)
TW (1) TW332334B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
WO2000049655A1 (en) 1999-02-18 2000-08-24 Seiko Epson Corporation Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
US6599147B1 (en) * 1999-05-11 2003-07-29 Socket Communications, Inc. High-density removable expansion module having I/O and second-level-removable expansion memory
US6353870B1 (en) 1999-05-11 2002-03-05 Socket Communications Inc. Closed case removable expansion card having interconnect and adapter circuitry for both I/O and removable memory
US6600214B2 (en) * 2000-05-15 2003-07-29 Hitachi Aic Inc. Electronic component device and method of manufacturing the same
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US7440774B2 (en) * 2002-04-08 2008-10-21 Socket Mobile, Inc. Wireless enabled memory module
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
TWI228804B (en) * 2003-07-02 2005-03-01 Lite On Semiconductor Corp Chip package substrate having flexible printed circuit board and method for fabricating the same
US7240144B2 (en) * 2004-04-02 2007-07-03 Arm Limited Arbitration of data transfer requests
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
KR100723493B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
US20080237842A1 (en) * 2007-03-29 2008-10-02 Manepalli Rahul N Thermally conductive molding compounds for heat dissipation in semiconductor packages
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US8084348B2 (en) * 2008-06-04 2011-12-27 Oracle America, Inc. Contact pads for silicon chip packages
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
US8407888B2 (en) 2010-05-07 2013-04-02 Oracle International Corporation Method of assembling a circuit board assembly
CN102339404B (zh) * 2010-07-20 2016-06-15 上海仪电智能电子有限公司 一种新型智能卡模块及其生产工艺
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
CN103237416B (zh) * 2013-05-08 2015-10-07 无锡江南计算技术研究所 同一表面实现电镀硬金和电镀软金的图形制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663376A (en) * 1971-03-17 1972-05-16 Gary Uchytil Selective spot plating of lead frame sheets
JPH01261852A (ja) * 1988-04-12 1989-10-18 Fuji Plant Kogyo Kk リードフレームへの部分メッキ方法
JPH02120093A (ja) * 1988-10-28 1990-05-08 Ibiden Co Ltd Ｉｃカード用プリント配線板とその製造方法
JPH07321155A (ja) * 1994-05-25 1995-12-08 Hitachi Cable Ltd Ｔａｂテープキャリアの製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS5990938A (ja) * 1982-11-17 1984-05-25 Nec Corp 半導体装置用プリント回路基板
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
DE3546780C2 (de) * 1985-09-02 1996-04-25 Amphenol Corp Kontaktiereinrichtung für eine Chipkarte
US4882702A (en) * 1986-03-31 1989-11-21 Allen-Bradley Company, Inc. Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules
US4837628A (en) * 1986-07-14 1989-06-06 Kabushiki Kaisha Toshiba Electronic still camera for recording still picture on memory card with mode selecting shutter release
US4980856A (en) * 1986-10-20 1990-12-25 Brother Kogyo Kabushiki Kaisha IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end
JPS6478397A (en) * 1987-09-18 1989-03-23 Mitsubishi Electric Corp Ic card writing system
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
US5018017A (en) * 1987-12-25 1991-05-21 Kabushiki Kaisha Toshiba Electronic still camera and image recording method thereof
JPH02111861U (ko) * 1989-02-27 1990-09-06
US5184282A (en) * 1989-02-27 1993-02-02 Mips Co., Ltd. IC card adapter
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0392895B1 (en) * 1989-04-13 1995-12-13 Sundisk Corporation Flash EEprom system
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US5457590A (en) * 1989-12-12 1995-10-10 Smartdiskette Gmbh Insertable element for a disk station of EDP equipment with connections to external components
US5153818A (en) * 1990-04-20 1992-10-06 Rohm Co., Ltd. Ic memory card with an anisotropic conductive rubber interconnector
JPH0416396A (ja) * 1990-05-10 1992-01-21 Mitsubishi Electric Corp 半導体装置カード
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
US5293236A (en) * 1991-01-11 1994-03-08 Fuji Photo Film Co., Ltd. Electronic still camera including an EEPROM memory card and having a continuous shoot mode
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
DE4121023C2 (de) * 1991-06-26 1994-06-01 Smartdiskette Gmbh In eine EDV-Einrichtung einsteckbares Element
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5299089A (en) * 1991-10-28 1994-03-29 E. I. Dupont De Nemours & Co. Connector device having two storage decks and three contact arrays for one hard disk drive package or two memory cards
FR2686172B1 (fr) * 1992-01-14 1996-09-06 Gemplus Card Int Carte enfichable pour microordinateur formant lecteur de carte a contacts affleurants.
JPH06105271A (ja) * 1992-09-16 1994-04-15 Asahi Optical Co Ltd Ｉｃメモリカードカメラシステム
US5343319A (en) * 1993-06-14 1994-08-30 Motorola, Inc. Apparatus for adapting an electrical communications port to an optical communications port
JPH07507412A (ja) * 1992-11-12 1995-08-10 ニュー・メディア・コーポレーション コンピュータと周辺装置との間の再構成可能インターフェイス
US5475441A (en) * 1992-12-10 1995-12-12 Eastman Kodak Company Electronic camera with memory card interface to a computer
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
US5488433A (en) * 1993-04-21 1996-01-30 Kinya Washino Dual compression format digital video production system
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
KR0144818B1 (ko) * 1994-07-25 1998-08-17 김광호 낸드형 플래쉬메모리 아이씨카드
FR2723257B1 (fr) * 1994-07-26 1997-01-24 Sgs Thomson Microelectronics Boitier bga de circuit integre
US5611057A (en) * 1994-10-06 1997-03-11 Dell Usa, L.P. Computer system modular add-in daughter card for an adapter card which also functions as an independent add-in card
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
JPH08139456A (ja) * 1994-11-10 1996-05-31 Hitachi Chem Co Ltd 半導体搭載用多層配線板の製造法
KR0152042B1 (ko) * 1995-04-15 1998-10-15 김광호 낸드형 플래쉬메모리 아이씨카드 기록장치
JPH08319456A (ja) * 1995-04-28 1996-12-03 E I Du Pont De Nemours & Co 印刷回路用の水系処理可能な軟質の光画像化可能耐久被覆材
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663376A (en) * 1971-03-17 1972-05-16 Gary Uchytil Selective spot plating of lead frame sheets
JPH01261852A (ja) * 1988-04-12 1989-10-18 Fuji Plant Kogyo Kk リードフレームへの部分メッキ方法
JPH02120093A (ja) * 1988-10-28 1990-05-08 Ibiden Co Ltd Ｉｃカード用プリント配線板とその製造方法
JPH07321155A (ja) * 1994-05-25 1995-12-08 Hitachi Cable Ltd Ｔａｂテープキャリアの製造方法

Also Published As

Publication number Publication date
TW332334B (en) 1998-05-21
CN1146040C (zh) 2004-04-14
KR970077542A (ko) 1997-12-12
EP0810656A2 (en) 1997-12-03
CN1170960A (zh) 1998-01-21
US6091137A (en) 2000-07-18
DE69731028T2 (de) 2005-10-06
DE69731028D1 (de) 2004-11-11
EP0810656A3 (en) 1998-08-26
EP0810656B1 (en) 2004-10-06

Similar Documents

Publication Publication Date Title
KR100280170B1 (ko) 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치
KR100269848B1 (ko) 카드형 기억장치
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
KR940003375B1 (ko) 반도체 장치 및 그 제조 방법
KR100769759B1 (ko) 반도체 메모리 카드 및 그 제조 방법
KR920006329B1 (ko) 카드구조 및 ic카드
JP2006253430A (ja) 半導体装置およびその製造方法
TWI393196B (zh) 形成用於高容量記憶卡之單層基板的方法
US20010001507A1 (en) Substrate for a semiconductor device, a semiconductor device, a card type module, and a data memory device
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP2004355604A (ja) Ｉｃカード用ｉｃモジュールとｉｃカード、およびｓｉｍ
JP3351711B2 (ja) 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
JPH0262297A (ja) 集積回路装置およびそれを用いたｉｃカード
JPS61139894A (ja) Ｉｄカ−ドおよびその製造方法
KR100195510B1 (ko) 칩 카드
JP3976984B2 (ja) 半導体装置及びその製造方法
JPH01106455A (ja) 半導体集積回路装置
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JPS6283196A (ja) Ｉｃカ−ド
JP2003067695A (ja) 半導体装置
KR200160921Y1 (ko) 집적회로 카드 모듈
JPH104122A (ja) 半導体装置
EP0212020A1 (en) Data processing card system and method of forming same
JP3485736B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee