KR0144818B1 - 낸드형 플래쉬메모리 아이씨카드 - Google Patents

낸드형 플래쉬메모리 아이씨카드

Info

Publication number
KR0144818B1
KR0144818B1 KR1019940017996A KR19940017996A KR0144818B1 KR 0144818 B1 KR0144818 B1 KR 0144818B1 KR 1019940017996 A KR1019940017996 A KR 1019940017996A KR 19940017996 A KR19940017996 A KR 19940017996A KR 0144818 B1 KR0144818 B1 KR 0144818B1
Authority
KR
South Korea
Prior art keywords
flash memory
address
card
signal
input
Prior art date
Application number
KR1019940017996A
Other languages
English (en)
Other versions
KR960006010A (ko
Inventor
이원우
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940017996A priority Critical patent/KR0144818B1/ko
Priority to JP18752095A priority patent/JPH0887876A/ja
Priority to US08/507,689 priority patent/US5608673A/en
Publication of KR960006010A publication Critical patent/KR960006010A/ko
Application granted granted Critical
Publication of KR0144818B1 publication Critical patent/KR0144818B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

본 발명은 낸드형 플래쉬메모리 컴포넌트를 다수개 실장하고 이 각각의 컴포넌트를 제어하기 위한 회로를 IC카드화하여 대용량의 기억매체로서 사용할 수 있도록 한 낸드형 플래쉬메모리 IC카드에 관한 것이다. 이러한 본 발명은 다수개의 낸드형 플래쉬메모리 컴포넌트를 구비하고, 존어드레스 제어부는 각 컴포넌트를 제어함과 아울러 존어드레스를 출력한다. 버퍼제어부는 IC카드가 갖는 여러가지 모드에 맞게 어드레스디코더와 버퍼의 구동여부를 제어하기 위한 인에이블신호를 출력한다. 어드레스디코더에서 존어드레스를 해독하여 다수개의 컴포넌트중 하나를 선택하면, 입출력버스와 컴포넌트사이에 연결된 다수개의 버퍼는 선택된 컴포넌트에 기록 및 판독되는 데이타를 전달하게 된다.

Description

낸드형 플래쉬메모리 아이씨(IC)카드
제1도의 (a)-(g)는 낸드형 8M비트 플레쉬메모리 컴포넌트의 데이타기록시의 동작을 나타낸 신호타이밍도.
제2도의 (a)-(g)는 낸드형 8M비트 플레쉬메모리 컴포넌트의 데이타소거시의 동작을 나타낸 신호타이밍도.
제3도의 (a)-(g)는 낸드형 8M비트 플레쉬메모리 컴포넌트의 데이타판독시의 동작을 나타낸 신호타이밍도.
제4도는 본 발명의 낸드형 플레쉬메모리 IC카드의 구성을 나타낸 블럭도.
제5도의 (a)-(f)는 본 발명의 낸드형 플레쉬메모리 IC카드의 데이타기록시의 동작을 나타낸 신호타이밍도.
*도면의 주요부분에 대한 부호의 설명
1-16:낸드형 플래쉬메모리 컴포넌트 20:존어드레스 제어부
30:버퍼제어부 40:어드레스디코더
51-53:버퍼
본 발명은 플래쉬메모리(Flash Memory)를 내장한 IC카드에 관한 것으로, 특히 낸드(NAND)형 플래쉬메모리 컴포넌트를 다수개 실장하고 이 각각의 컴포넌트를 제어하기 위한 회로를 구성하여 대용량의 기억용량을 갖는 IC카드를 제작할 수 있도록 한 낸드형 플래쉬메모리 IC카드에 관한 것이다.
일반적으로 플래쉬메모리란 DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory)과는 달리 전원을 꺼도 기억된 정보가 없어지지 않는 불휘발성메모리의 일종이다. 이 플래쉬메모리는 전기적으로 데이타를 자유롭게 입력할 수 있는 우수한 특성을 가지고 있으므로 미니컴퓨터, 워크스테이션, 메모리카드등의 컴퓨터제품은 물론, 스틸카메라, 전자게임기등의 각종 기기에 사용되고 있다. 특히, 다른 메모리소자와는 달리 데이타를 저장하는데 별도의 배터리나 공간을 필요로하지 않는데다 전력소모가 적고 고속프로그래밍이 가능하여 수요가 급격히 증가하고 있는 실정이다.
이러한 플래쉬메모리는 기억매체(Storage Media)로서 사용할 경우 일반테이프나 컴팩트디스크와 같이 착탈이 가능하고 소형이어야 한다. 즉, IC카드형태로 제작해야 하는데, IC카드는 플래쉬메모리의 컴포넌트를 다수개 실장하여 대용량화, 소형화시킨 것이다. 현재 DRAM이나 SRAM을 이용한 IC카드는 제품으로 많이 나와 있으나, 플래쉬메모리를 이용한 IC카드는 거의 나와 있지 않다. 플래쉬메모리는 노아(NOR)형과 낸드(NAND)형의 두가지 종류가 있는데, 이것은 메모리의 액세스방식에 따라 구분한 것이다. 노아형 플래쉬메모리는 어드레스버스, 데이타버스, 콘트롤버스가 따로 있어 액세스할때 어드레스버스를 통해 어드레스를 주도록 되어 있고, 대용량화될수록 어드레스포트가 많아지는 단점이 있다.
그러나 낸드형 플래쉬메모리는 데이타버스를 공통으로 사용하여 명령, 어드레스, 데이타를 전달하므로 액서스할때 데이타버스를 통해 한번에 8비트씩 어드레스를 주고, 버스를 통해 전달되는 신호가 어드레스신호임을 알려주기 위한 제어신호를 따로 주게 된다. 상기 노아형 플래쉬메모리를 이용한 IC카드는 인텔(INTEL)사에서 제작하여 사용하고 있으나, 낸드형 플래쉬메모리는 아직 많이 사용하지 않고 그를 이용한 IC카드도 제작되지 않은 실정이다. IC카드에는 다수개의 메모리컴포넌트가 실장되고, 이 각각의 컴포넌트를 제어하기 위한 제어장치가 반드시 필요하다. 그러나 낸드형 플래쉬메모리 컴포넌트와 각 컴포넌트를 제어하는 장치는 아직 IC카드화되지 않았으므로 기억매체로서의 사용이 어려운 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 낸드형 플래쉬메모리 컴포넌트를 다수개 실장하고 이 컴포넌트 제어장치를 IC카드화하여 대용량의 기억매체로서 사용할 수 있도록 한 낸드형 플래쉬메모리 IC카드를 제공하는데 있다.
본 발명의 다른 목적은 각 플래쉬메모리 컴포넌트가 가지지 못했던 기능들을 갖는 IC카드를 제작할 수 있도록 한 낸드형 플래쉬메모리 IC카드를 제공하는데 있다.
상기와 같은 목적들을 달성하기 위한 본 발명의 낸드형 플래쉬메모리 IC카드는 제어장치로부터 제어신호를 입력받아 존어드레스래치인에이블신호 및 기록인에이블신호에 따라 입출력 버스를 통해 입력된 존어드레스를 출력하고 어드레스를 판단하여 상위/하위신호를 출력하는 존어드레스 제어부를 구비한다. 존어드레스 제어부의 출력단에 연결된 다수개의 낸드형 플레쉬메모리 컴포넌트는 입력된 제어신호에 따라 입출력버스를 통해 전송된 데이타를 저장하였다가 저장된 정보를 출력한다.
버퍼제어부는 존어드레스 제어부의 명령래치인에이블신호와 어드레스래치인에이블신호를 논리합한 신호와 상위/하위신호와 제어장치의 카드인에이블신호를 입력받아 각 모드에 맞게 인에이블신호를 출력한다. 버퍼제어부의 출력단에 연결된 어드레스디코더는 상기 인에이블신호에 의해 구동되어 존어드레스 제어부에서 출력된 존어드레스를 해독하고 그에 따라 다수개의 컴포넌트중 하나를 선택한다. 이와 마찬가지로 버퍼제어부의 출력단에 연결된 다수개의 버퍼는 상기 인에이블신호와 제어장치의 판독인에이블신호에 따라 입출력버스를 통해 입력된 데이타를 선택된 컴포넌트를 전달하고 각 컴포넌트에서 출력된 데이타를 입출력버스로 전달하게 된다.
이하, 첨부된 제1도 내지 제5도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
낸드형 플래쉬메모리 IC카드를 설명하기 전에 먼저 플래쉬메모리 컴포넌트의 사양 및 동작을 설명한다. 8M비트 플래쉬메모리 컴포넌트를 예로들어 데이타기록시, 데이타소거시, 데이타판독시의 동작을 설명하면 다음과 같다.
제1도는 낸드형 8M비트 플래쉬메모리 컴포넌트의 데이타기록시의 동작을 나타낸 신호타이밍도이다. 제1도의 (a)는 명령래치인에이블신호(CLE)로서, 이 신호(CLE)가 고전위가 되면 입출력버스를 통해 입력되는 신호가 명령신호인 것으로 컴포넌트가 인식하게 된다(제1도의 (f)참조). 제1도의 (b)는 칩인에이블신호(/CE)로서, 이 신호(/CE)가 저전위일때만 컴포넌트의 모든 동작이 정상적으로 행해지고, 고전위일때는 모든 입출력단자가 고임피이던스상태로 된다. 제1도의 (c)는 기록인에 이블신호(/WE)로서, 이 신호(/WE)가 저전위에서 고전위로 상승될때 입출력버스를 통해 입력된 데이타가 기록된다. 이때 기록하고자 하는 영역의 시작어드레스만 입력하고 256바이트의 데이타를 입력시키면 그 시작어드레스로부터 256바이트(1페이지)의 데이타가 메모리에 기록된다.
제1도의 (d)는 어드레스래치인에이블신호(ALE)로서, 이신호(ALE)가 고전위가 되면 입출력버스를 통해 입력되는 신호가 어드레스신호인 것으로 컴포넌트가 인식하게 된다(제1도의(f) 참조). 제1도의 (e)는 판독인에이블신호(/RE)로서 저전위에서 고전위로 상승될때 데이타가 판독되는데, 제1도는 기록시의 타이밍도이므로 계속 고전위상태이다. 제1도의 (f)는 입출력버스를 통해 입력되는 신호(I/00-I/07)로서, 명령신호, 어드레스신호, 256바이트 데이타, 명령신호의 순서로 입력된다. 제1도의 (g)는 준비(Ready)/동작중(Busy)신호(R/B)로서, 제1도의 (f)에서와 같이 명령신호와 어드레스신호와 데이타가 입력된 후에 저전위상태로 전환된다.
제2도는 낸드형 8M비트 플래쉬메모리 컴포넌트의 데이타소거시의 동작을 나타낸 신호타이밍도이다. 제2도의 (b)에서와 같이 칩인에이블신호(/CE)가 저전위일때 명령래치인에이블신호(CLE)가 고전위가 되면, 컴포넌트는 기록인에이블신호(/WE)가 저전위에서 고전위로 상승될때 입출력버스를 통해 입력되는 신호(I/00-I/07)가 명령신호인 것으로 인식하게 된다(제2도의(a)(d)(f) 참조). 제2도의 (c)에서와 같이 어드레스래치인에이블신호(ALE)가 고전위가 되면, 입출력버스를 통해 입력되는 신호(I/00-I/07)가 어드레스신호인 것으로 컴포넌트가 인식하게 된다(제2도의 (f) 참조). 이때 소거하고자 하는 영역의 시작어드레스만 입력시키면 자동적으로 그 시작어드레스부터 4K바이트의 내용이 지워진다. 여기서, 판독인에이블신호(/RE)는 계속 고전위상태이고, 판독/동작중신호(R/B)는 제2도의 (f)에서와 같이 명령신호와 어드레스신호가 입력된 후 저전위상태로 전환된다(제2도의 (e)(g) 참조).
제3도는 낸드형 8M비트 플래쉬메모리 컴포넌트의 데이타 판독시의 동작을 나타낸 신호타이밍도이다. 제3도의 (a)(b)에 도시된 바와 같이, 명령래치인에이블신호(CLE)와 칩인에이블신호(/CE)가 저전위일때 제3도의 (d)에서와 같이 어드레스래치인에이블신호(ALE)가 고전위가 되면, 입출력버스를 통해 입력되는 신호(I/00-I/07)가 어드레스신호인 것으로 컴포넌트가 인식하게 된다(제3도의 (f) 참조). 여기서, 어드레스신호는 기록인에이블신호(/WE)가 저전위에서 고전위로 상승될때 입력되고, 판독인에이블신호(/RE)는 고전위상태이다(제3도의 (c)(e) 참조).
이와 같이 판독하고자 하는 영역의 시작어드레스를 입력시킨 후, 제3도의 (e)에서와 같이 판독인에이블신호(/RE)를 저전위에서 고전위로 256번 띄워주면 그 시작어드레스로부터 256바이트(1페이지)의 데이타가 읽혀진다(제3도의 (f)참조). 이때 기록인에이블신호(/WE)는 계속 고전위상태이고, 판독/동작중신호(R/B)는 어드레스신호가 입력된 후 저전위상태가 되었다가 데이타가 판독될때 다시 고전위상태로 전환된다(제3도의(c)(g) 참조).
전술된 바와 같이, 낸드형 플래쉬메모리 컴포넌트는 명령래치인에이블신호(CLE)와 동기되어 입력된 명령을 통하여 현재하고자 하는 동작이 기록동작인지, 소거동작인지, 판독동작인지를 결정한다. 다음에, 입출력버스를 통하여 입출력되는 데이타를 기록인에이블신호(/WE)나 판독인에이블신호(/RE)에 따라 1페이지의 데이타씩 입출력하게 된다.
제4도는 본 발명의 낸드형 플레쉬메모리 IC카드의 구성을 나타낸 블록도이다. 도시된 바와 같이, 본 발명의 IC카드는 입출력버스(BUS)를 통해 전송된 데이타를 저장하였다가 저장된 내용을 출력하는 다수개의 낸드형 플래쉬메모리 컴포넌트(1-16)를 구비한다. 이 다수개의 컴포넌트(1-16)들의 입력단에는 존어드레스(Zone Address) 제어부(20)가 연결되어, 입력된 제어신호(CLE, ALE, /WE, /RE)를 상기 컴포넌트(1-16)들로 인가하게 된다. 또한, 존어드레스 제어부(20)는 존오드레스래치인에이블신호(ZALE)에 따라 입출력버스(BUS)를 통하여 입력되는 존어드레스(ZAO-ZA2)를 어드레스디코더(40)로 출력하고, 입력된 어드레스를 판단하여 상위/하위신호(HI/ LO)를 버퍼제어부(30)로 출력한다. 본 실싱예에서는 어드레스디코더(40)를 2개의 디코더(41)(42)로 구성하였다.
상기 버퍼제어부(30)에는 카드인에이블신호(CE1, CE2)가 입력되고, 아울러 존어드레스 제어부(20)에서 출력된 명령래치인에이블신호(CLE)와 어드레스래치인에이블신호(ALE)가 오아게이트(21)에서 논리합되어 오아게이트(21)의 출력신호(ACE)가 입력된다. 상기 버퍼제어부(30)는 입력신호들을 이용하여 각 모드에 맞게 인에이블신호를 출력하는데, 인에이블신호(G1,G2)는 제1및 제2디코더(41)(42)로 인가되고, 인에이블신호(ENB1-ENB3)는 제1내지 제3버퍼(51-53)로 인가된다.
상기 존어드레스 제어부(20)와 버퍼제어부(30)의 출력단에 연결된 제1및 제2디코더(41)(42)는 인에이블신호(G1,G2)에 따라 구동되고, 존어드레스(ZA0-ZA2)를 해독하여 선택신호(YO-Y7)를 출력함으로써 다수개의 컴포넌트(1-16)중 하나의 컴포넌트만을 선택한다. 상기 버퍼제어부(30)의 출력단에 연결된 제1내지 제3버퍼(51-53)는 입력된 판독인에이블신호(/RE)와 인에이블신호(ENB1-ENB3)에 따라 입출력버스(BUS)를 통해 입력된 데이타를 다수개의 컴포넌트(1-16)로 전달하고, 각 컴포넌트(1-16)에서 출력된 데이타를 입출력버스(BUS)로 전달하게 된다.
상기와 같이 구성된 낸드형 플래쉬메모리 IC카드의 동작을 표1의 진리표와 제5도의 신호타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 제4도의 각 신호들을 설명한다. 존어드레스 제어부(20)로 입력되는 명령래치인에이블신호(CLE), 어드레스래치인에이블신호(ALE), 기록인에이블신호(/WE), 판독인에이블신호(/RE)는 제1도 내지 제3도에서 전술된 것과 동일하다. IC카드에서는 각 컴포넌트(1-16)를 하나의 존으로 정의하고, 존어드레스래치인에이블신호(Zone Address Latch Enable;ZALE)가 고전위일때 입출력버스(BUS)로 입력되는 신호를 존어드레스로 간주한다. 예를들어, 1MB 컴포넌트를 8개 사용하여 구성한 IC카드는 8MB IC카드가 되고, 존어드레스는 0-7까지 존재하게 된다. 존어드레스 제어부(20)는 입출력버스(BUS)를 통해 입력된 존어드레스를 기록인에이블신호(/WE)에 따라 래치하여 어드레스디코더(40)로 출력한다. 또, 입출력버스(BUS)를 통해 입력된 어드레스신호를 판단하여 8MB IC카드인 경우 현재 액세스하고자 하는 영역이 상위 4M인지 하위4M인지를 알려주는 상위/ 하위신호(HI/LO)를 버퍼제어부(30)로 출력한다.
버퍼제어부(30)로 입력되는 카드인에이블신호(CE1,CE2)는 IC카드의 여러 가지 모드를 결정하고, 카드검출신호(CD1,CD2)는 IC카드가 세트에 꼽혔는지의 여부를 체크하도록 하는 신호로서, 세트는 이 신호(CD1,CD2)가 저전위일때 IC카드가 꼽힌 것이라고 인식한다. 아울러 존어드레스 제어부(20)에서 출력된 명령래치인에이블신호(CLE)와 어드레스래치인에이블신호(ALE)는 오아게이트(21)로 인가되고, 오아게이트(21)에서 논리합해진 신호(ACE)가 버퍼제어부(30)로 입력된다. 버퍼제어부(30)는 상기 상위/하위신호(HI/LO)와 카드인에이블신호(CE1,CE2), 오아게이트(21)의 출력신호(ACE)를 입력받아 각 모드에 맞게 제1 및 제2디코더(41)(42)와 제1내지 제3버프(51-53)의 구동여부를 제어하기 위한 인에이블신호(G1, G2, ENB2, ENB3)를 출력한다.
여기서, IC카드가 입력되는 제어신호에 의해 갖는 주요기능을 설명하면 다음과 같다.
첫째, 워드/바이트(WORD/BYTE) 모드기능으로서, 카드인에이블신호(CE1, CE2)에 의해 제어되어 데이타를 워드(16비트)단위로 입출력할 것인가 바이트(8비트)단위로 입출력할 것인가를 결정한다. 둘쩨, 1타임소거기능으로서, 예를들어 1MB의 컴포넌트가 다수개 실장된 IC카드인 경우 데이타를 소거시킬때 8MB를 일일이 지우지 않고 1MB의 내용만 지워도 8MB가 다 지워진다. 셋째, 하프(HALF)기능은 예를들어 8MB의 IC카드를 그중의 절반인 4MB만 사용할때 이용하는 기능이다. 넷째, 스탠바이(STN-BY)기능은 IC카드가 아무런 동작도 하지 않도록 하는 기능이다. 다섯째, 데이타판독기능과 데이타기록기능은 전술된 낸드형 플래쉬메모리 컴포넌트의 동작과 같다. IC카드의 상기 각 모드에 따른 입력신호와 출력신호의 진리표를 표1에 나타내었다.
제4도 및 표1에서 바이트모드(BYTE; CE1=L, CE2=H)이고 하위 4M를 액세스하며 명령이나 어드레스가 아닌 데이타를 입출력할 경우를 예로들어 설명한다. 3개의 버퍼(51-53)중 제1버퍼(51)만이 열려야 하므로 인에이블신호(ENB1)만이 저전위상태가 되고, 하위 4M의 제2디코더(42)만이 인에이블되면 되므로 인에이블신호(G2)만이 고전위상태가 된다. 여기서, 오아게이트(21)의 출력신호(ACE)가 필요한 이유는 워드모드인 경우에도 명령을 두번 입력시킬 필요없이 바이트모드인 경우와 마찬가지로하기 위해서이다. 즉, 워드모드인 경우에는 상위/ 하위의 개념이 없이 2개의 컴포넌트를 쌍으로 하여 16비트데이타를 입출력하기 때문에 제1 및 제3버퍼(51)(53)를 동시에 인에이블시켜야 하지만, 어드레스나 명령은 여전히 8비트로 입력되므로 이때에는 제1 및 제2버터(51)(52)를 인에이블시켜야 한다.
어드레스디코더(40)는 존어드레스 제어부(20)에서 출력된 존어드레스를 해독하여 다수개의 컴포넌트(존;1-16)중 하나의 컴포넌트만을 선택한다. 예를들어, 1MB의 컴포넌트를 16개 사용한 16MB의 IC카드인 경우 존어드레스가 '101'이고 상위/ 하위신호(HI/ LO)가 저전위상태이면, 인에이블신호(GI)는 고전위, 인에이블신호(G2)는 저전위가 되어 하위존인 제2디코더(42)만이 선택된다. 이 제2디코더(42)에서 '101'을 해독하면 다섯번째 컴포넌트(5)의 칩선택단자(도시되지 않음)만이 저전위가 되어 그 컴포넌트(5)만이 구동된다. 인에이블신호(ENB1-ENB3)에 의해 해당 버퍼가 구동되면, 버퍼에서 출력된 데이타가 상기에서 선택된 컴포넌트에 기록되거나, 선택된 컴포넌트에서 출력된 데이타가 해당 버퍼를 통해 입출력버스(BUS)로 전달된다.
제5도는 본 발명의 낸드형 플래쉬메모리 IC카드의 데이타기록시의 동작을 나타낸 신호타이밍도이다. 모든 제어신호(CLE,ALE,/WE,/RE)들은 제1도에 도시된 컴포넌트의 신호타이밍과 거의 같지만, 기록 또는 소거 혹은 판독동작을 하기 전에 존어드레스를 지정하여 다수개의 컴포넌트중 하나를 액세스해야한다. 제5도의 (a)는 존어드레스래치인에이블신호(ZALE)로서, 이 신호(ZALE)가 고전위가 되면 입출력버스를 통해 입력되는 신호가 존어드레스인 것으로 IC카드가 인식하게 된다(제5도의 (f) 참조).
제5도의 (b)는 명령래치인에이블신호(CLE)이고, 제5도의 (c)는 어드레스래치인에이블신호(ALE)로서, 이 신호(CLE)(ALE)들이 고전위가 되면 입출력버스를 통해 입력되는 신호가 명령이거나 어드레스인 것으로 인식하게 된다. 제5도의 (f)에서와 같이, 존어드레스, 명령, 어드레스, 데이타는 모두 입출력버스를 통해 입출력되고, 제5도의 (d)는 기록인에이블신호(/WE), 제5도의 (e)는 판독인에이블신호(/RE)로서, 기록인에이블신호(/WE)가 저전위에서 고전위로 상승될때 데이타가 기록되고, 판독인에이블신호(/RE)는 고전위상태이다.
이상에서와 같이 본 발명은 낸드형 플래쉬메모리 컴포넌트를 다수개 실장하고 이 컴포넌트를 제어하기 위한 장치를 IC카드화하였으므로 대용량의 기억매체로서 사용할 수 있고, 데이타를 워드단위로 입출력하거나 IC카드가 아무런 동작도 하지 않도록 하는 스탠바이기능등 각 컴포넌트가 가지지 못했던 기능들도 구현할 수 있는 효과가 있다.

Claims (7)

  1. 제어장치로부터 인가된 제어신호에 따라 데이타를 기록 및 판독하는 IC카드에 있어서, 상기 제어장치의 제어신호를 입력받아 존어드레스래치인에이블신호 및 기록인에이블신호에 따라 입출력버스를 통해 입력된 존어드레스를 출력하고 어드레스를 판단하여 상위/ 하위신호를 출력하는 존어드레스 제어부와; 존어드레스 제어부에서 출력된 제어신호에 따라 입출력버스를 통해 전송된 데이타를 저장하였다가 저장된 정보를 출력하는 다수개의 낸드형 플래쉬메모리 컴포넌트와; 존어드레스 제어부의 명령래치인에이블신호와 어드레스래치인에이블신호를 논리합한 신호와 상위/ 하위신호와 제어장치의 카드인에이블신호를 입력받아 각 모드에 맞게 인에이블신호를 출력하는 버퍼제어부와; 버퍼제어부의 인에이블신호에 의해 구동되어 존어드레스제어부에서 출력된 존어드레스를 해독하고 그에 따라 다수개의 컴포넌트중 하나를 선택하는 어드레스디코더와; 버퍼제어부의 인에이블신호와 제어장치의 판독인에이블신호에 따라 입출력버스를 통해 입력된 데이타를 선택된 컴포넌트로 전달하고 각 컴포넌트에서 출력된 데이타를 입출력버스로 전달하는 다수개의 버퍼를 포함하는 것을 특징으로 하는 낸드형 플래쉬메모리 IC카드.
  2. 제1항에 있어서, 상기 존어드레스 제어부는 존어드레스래치인에이블신호가 고전위일때 입출력버스로 입력되는 신호를 존어드레스로 인식하도록 한 것을 특징으로 하는 낸드형 플래쉬메모리 IC카드.
  3. 제1항에 있어서, 상기 다수개의 낸드형 플래쉬메모리 컴포넌트는 기록하려는 데이타와 기록하려는 영역의 시작어드레스만 입력되면 그 시작어드레스로부터 1페이지의 데이타가 자동으로 기록되도록 한 것을 특징으로 하는 낸드형 플래쉬메모리IC카드.
  4. 제1항에 있어서, 상기 다수개의 낸드형 플래쉬메모리 컴포넌트는 소거하고자 하는 영역의 시작어드레스만 입력시키면 자동으로 그 시작어드레스로부터 소정바이트의 내용이 지워지도록 한 것을 특징으로 하는 낸드형 플래쉬메모리 IC카드.
  5. 제1항에 있어서, 상기 다수개의 낸드형 플래쉬메모리 컴포넌트는 판독하고자 하는 영역의 시작어드레스를 입력시키고 판독인에이블신호를 저전위에서 고전위로 소정갯수만큼 띄워주면 그 시작어드레스로부터 1페이지의 데이타가 자동으로 판독되도록 한 것을 특징으로 하는 낸드형 플래쉬메모리 IC카드.
  6. 제1항에 있어서, 상기 버퍼제어부는 IC카드의 모드를 결정하는 카드인에이블신호에 따라 어드레스디코도와 각 버퍼의 구동여부를 제어하도록 한 것을 특징으로 하는 낸드형 플래쉬메모리 IC카드.
  7. 제1항에 있어서, 상기 어드레스디코더는 낸드형 플래쉬메모리 컴포넌트의 갯수에 따라 하나 또는 그 이상의 디코더로 구성하는 것을 특징으로 하는 낸드형 플래쉬메모리 IC카드.
KR1019940017996A 1994-07-25 1994-07-25 낸드형 플래쉬메모리 아이씨카드 KR0144818B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940017996A KR0144818B1 (ko) 1994-07-25 1994-07-25 낸드형 플래쉬메모리 아이씨카드
JP18752095A JPH0887876A (ja) 1994-07-25 1995-07-24 Ｎａｎｄ形フラッシュメモリｉｃカード
US08/507,689 US5608673A (en) 1994-07-25 1995-07-25 Nand-type flash memory integrated-circuit card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017996A KR0144818B1 (ko) 1994-07-25 1994-07-25 낸드형 플래쉬메모리 아이씨카드

Publications (2)

Publication Number Publication Date
KR960006010A KR960006010A (ko) 1996-02-23
KR0144818B1 true KR0144818B1 (ko) 1998-08-17

Family

ID=19388760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017996A KR0144818B1 (ko) 1994-07-25 1994-07-25 낸드형 플래쉬메모리 아이씨카드

Country Status (3)

Country Link
US (1) US5608673A (ko)
JP (1) JPH0887876A (ko)
KR (1) KR0144818B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
US6026027A (en) * 1994-01-31 2000-02-15 Norand Corporation Flash memory system having memory cache
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
JP3660382B2 (ja) 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
US6471130B2 (en) 1995-02-03 2002-10-29 Kabushiki Kaisha Toshiba Information storage apparatus and information processing apparatus using the same
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US5892213A (en) * 1995-09-21 1999-04-06 Yamaichi Electronics Co., Ltd. Memory card
JP2799310B2 (ja) * 1996-04-02 1998-09-17 山一電機株式会社 メモリーカード稼動電子機器におけるｉｃ保護装置
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
TW332334B (en) * 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US6320785B1 (en) * 1996-07-10 2001-11-20 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
WO1998035344A2 (en) * 1997-02-12 1998-08-13 Hyundai Electronics America, Inc. A nonvolatile memory structure
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置
KR100448905B1 (ko) * 2002-07-29 2004-09-16 삼성전자주식회사 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
FI20035072A0 (fi) * 2003-05-22 2003-05-22 Nokia Corp Liitäntäväylä, elektroniikkalaite ja järjestelmä
KR100556907B1 (ko) * 2003-10-20 2006-03-03 엘지전자 주식회사 Ｎａｎｄ형 플래시 메모리 장치
JP2006039966A (ja) * 2004-07-27 2006-02-09 Toshiba Corp メモリカードおよびメモリカードに搭載されるカード用コントローラ並びにメモリカードの処理装置
US20060069896A1 (en) * 2004-09-27 2006-03-30 Sigmatel, Inc. System and method for storing data
KR100738032B1 (ko) * 2006-03-24 2007-07-16 주식회사 케이티프리텔 대용량 메모리 지원 스마트 카드 및 지원 방법
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US7752383B2 (en) * 2007-05-25 2010-07-06 Skymedi Corporation NAND flash memory system with programmable connections between a NAND flash memory controller and a plurality of NAND flash memory modules and method thereof
US8149622B2 (en) * 2009-06-30 2012-04-03 Aplus Flash Technology, Inc. Memory system having NAND-based NOR and NAND flashes and SRAM integrated in one chip for hybrid data, code and cache storage
US9690650B2 (en) * 2013-03-11 2017-06-27 Macronix International Co., Ltd. Storage scheme for built-in ECC operations

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69034191T2 (de) * 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
JP3099908B2 (ja) * 1991-08-09 2000-10-16 株式会社東芝 Ｅｅｐｒｏｍの制御装置
JPH05151106A (ja) * 1991-11-30 1993-06-18 Toshiba Corp メモリカード装置
US5428579A (en) * 1992-03-31 1995-06-27 Intel Corporation Flash memory card with power control register and jumpers
US5375222A (en) * 1992-03-31 1994-12-20 Intel Corporation Flash memory card with a ready/busy mask register
US5428566A (en) * 1993-10-27 1995-06-27 Intel Corporation Nonvolatile memory card with ready and busy indication and pin count minimization

Also Published As

Publication number Publication date
US5608673A (en) 1997-03-04
KR960006010A (ko) 1996-02-23
JPH0887876A (ja) 1996-04-02

Similar Documents

Publication Publication Date Title
KR0144818B1 (ko) 낸드형 플래쉬메모리 아이씨카드
US6725322B1 (en) Memory card, method for allotting logical address, and method for writing data
US20180366166A1 (en) Asynchronous/synchronous interface
US5267218A (en) Nonvolatile memory card with a single power supply input
US5379401A (en) Flash memory card including circuitry for selectively providing masked and unmasked ready/busy output signals
US7573738B2 (en) Mode selection in a flash memory device
US5283885A (en) Storage module including a refresh device for storing start and stop refresh addresses
KR910000958B1 (ko) 메모리 식별장치를 구비한 컴퓨터 메모리 시스템
US5648929A (en) Flash memory card
US6996660B1 (en) Memory device and method for storing and reading data in a write-once memory array
US7248493B2 (en) Memory system having improved random write performance
US5761732A (en) Interleaving for memory cards
US6496409B2 (en) Variable capacity semiconductor memory device
US5422855A (en) Flash memory card with all zones chip enable circuitry
KR100468634B1 (ko) 데이터 전송 제어장치, 반도체 메모리 장치 및 전자정보장치
KR960039006A (ko) 디램버스에 접속가능한 불휘발성 반도체 메모리장치
US8127072B2 (en) Data storage device and method for accessing flash memory
KR0152042B1 (ko) 낸드형 플래쉬메모리 아이씨카드 기록장치
KR20040048827A (ko) 메모리 카드 및 전자 디바이스
US5383161A (en) IC card with decoder for selective control for memory storage
KR890002883A (ko) 반도체 집적 회로 장치
US6937515B2 (en) Semiconductor memory device
US20040236909A1 (en) Memory card and data rewriting method
KR100222908B1 (ko) 플래시 메모리 시스템
JP2618864B2 (ja) メモリカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee