KR100789893B1 - 메모리 카드 및 여기에 사용되는 메모리 소자 - Google Patents

메모리 카드 및 여기에 사용되는 메모리 소자 Download PDF

Info

Publication number
KR100789893B1
KR100789893B1 KR1020050072946A KR20050072946A KR100789893B1 KR 100789893 B1 KR100789893 B1 KR 100789893B1 KR 1020050072946 A KR1020050072946 A KR 1020050072946A KR 20050072946 A KR20050072946 A KR 20050072946A KR 100789893 B1 KR100789893 B1 KR 100789893B1
Authority
KR
South Korea
Prior art keywords
memory
card
chip
memory device
base card
Prior art date
Application number
KR1020050072946A
Other languages
English (en)
Other versions
KR20070018331A (ko
Inventor
정도수
Original Assignee
(주)테라빛
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테라빛 filed Critical (주)테라빛
Priority to KR1020050072946A priority Critical patent/KR100789893B1/ko
Publication of KR20070018331A publication Critical patent/KR20070018331A/ko
Application granted granted Critical
Publication of KR100789893B1 publication Critical patent/KR100789893B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

본원의 제1 발명에 따른 메모리 소자는 회로기판 위에 실장되는 제어 칩과 제1, 제2 메모리 칩을 포함하며, 제어 칩과 제2 메모리 칩은 제1 메모리 칩 위의 동일 공간에 실장되고 제1 메모리 칩과 제2 메모리 칩은 2개의 변은 일치하지만 나머지 2개의 변은 어긋나도록 적층된다. 본원의 제2 발명에 따른 메모리 카드는 단자 개방부가 형성된 베이스 카드를 이용한다. 베이스 카드에는 메모리 소자가 접촉하는 소자 접촉면에 일정한 깊이의 홈을 형성하여 메모리 소자를 실장하는데, 메모리 소자의 단자가 형성된 면에 접착제를 부착하여 메모리 소자를 베이스 카드에 실장하며 이 때 메모리 소자의 단자는 단자 개방부를 통해 개방되도록 한다. 본 발명에 따르면, 메모리 소자의 제어 칩과 제2 메모리 칩을 동일한 공간에 적층하기 때문에 적층 구조의 전체 높이를 줄일 수 있고 메모리 소자의 전기적 특성을 좋게 할 수 있다. 또한, 본 발명에서는 메모리 카드에서 메모리 소자를 실장할 수 있는 공간을 종래에 비해 훨씬 더 많이 확보할 수 있고, 베이스 카드의 제작 공정이 더 쉽고 저가의 COB 구조 메모리 소자를 활용할 수 있다는 등의 장점이 있다.

Description

메모리 카드 및 여기에 사용되는 메모리 소자{Memory Card and Memory Device Employed in Such a Card}
도 1a는 본 발명의 제1 실시예에 따른 메모리 소자의 정면도.
도 1b는 도 1a에 나타낸 메모리 소자의 배면도.
도 1c는 도 1a에 나타낸 메모리 소자를 선 1C-1C`를 따라 절단한 단면도.
도 2a와 도 2b는 제1 실시예에 따른 메모리 소자의 다른 구현예를 보여주는 단면도.
도 3은 제1 실시예에 따른 메모리 소자를 라우트(route) 공정을 이용한 메모리 카드에 적용한 경우를 나타내는 정면도.
도 4a는 본 발명의 제2 실시예에 따른 메모리 카드에 사용되는 베이스 카드의 정면도이고, 도 4b는 도 4a의 선 4B-4B`을 따라 절단한 베이스 카드의 단면도이며, 도 4c는 베이스 카드의 배면도.
도 5a는 본 발명의 제2 실시예에 따른 베이스 카드에 메모리 칩을 장착한 메모리 카드의 정면도이고, 도 5b는 메모리 카드의 배면도.
도 6a와 도 6b는 종래 기술에 따른 메모리 카드의 정면도와 배면도.
도 7은 본 발명의 제2 실시예에 따른 메모리 카드와 종래 메모리 카드를 대비한 단면도.
<도면의 주요 부호에 대한 설명>
5: 회로기판 10: 제어 칩
20a～20j: 핀 또는 단자 30a～30d: 메모리 칩
50: 본딩 패드(bonding pad) 60: 본딩 와이어(bonding wire)
70: 몸체 100: 메모리 소자
200: 베이스 카드 210: 몸체면
220: 소자 실장부 230: 단자 개방부
240: 소자 접촉면 300: 메모리 소자
310: 단자 500: 접착제
본 발명은 데이터 저장 장치인 메모리 소자 또는 메모리 카드에 관한 것으로, 좀 더 구체적으로는 한정된 공간에 고용량의 메모리 장치를 실장할 수 있는 구조로 된 메모리 소자 또는 메모리 카드에 관한 것이다.
데이터 저장 장치인 플래시 메모리 카드(flash memory card)는 전원이 꺼져도 데이터를 유지할 수 있고 소비 전력이 낮으며 속도가 빠르고 휴대성이 좋아 모바일 기기 등 디지털 가전으로 그 응용범위가 확대되고 있다. 플래시 메모리 카드에는 보안 디지털 메모리 카드(Secure Digital Memory Card, 이하 ‘SD 메모리 카드’), 미니 SD 카드(기존의 SD 카드의 크기를 40% 줄인 카드), 멀티미디어 카드(MMC: Multi-Media Card), RS-MMC (‘Reduced Size MMC’의 약자로 기존 MMC 카드의 크기를 절반으로 줄인 카드) 카드 등이 있다.
메모리 카드의 크기는 점차 줄어들고 있는데, 현재 규격으로 정해져 있는 메모리 카드의 경우 SD 카드와 MMC 카드는 크기가 24㎜×32㎜×2.1㎜이고, 미니 SD 카드는 20㎜×21.5㎜×1.4㎜, RS-MMC 카드는 24㎜×18㎜×1.4㎜이다. 이처럼 메모리 카드의 두께가 1.4㎜ 또는 2.1㎜로 매우 얇기 때문에, 좁은 공간에 원하는 용량의 메모리 장치를 구현하려면 메모리 소자의 실장 밀도를 높여야 한다.
한편, 메모리 카드가 초슬림화되면서 실장 공간을 확보하는 것은 매우 중요하면서도 기술적으로 아주 어려운 과제 중 하나가 되었으며, 메모리 카드의 핵심 부품 중 하나인 메모리 칩을 COB (Chip On Board) 방식으로 구현할 때 칩을 기준으로 10㎛ 단위로 공정 가능 여부가 결정될 만큼 실장 밀도의 조절 단위가 극소화되고 있다.
본 발명의 목적은 메모리 카드의 실장 밀도를 높이는 것이다.
본 발명의 다른 목적은 한정된 공간에 최대한 많은 수의 메모리 칩을 적층할 수 있는 구조의 메모리 카드와 이 카드에 사용되는 메모리 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 메모리 카드의 실장 밀도를 높이면서도 전기적 특성을 함께 개선하는 것이다.
본 발명의 또 다른 목적은 메모리 카드의 실장 밀도를 높이면서도 좀 더 쉽 고 경제적으로 메모리 카드를 만들 수 있는 기술을 제공하는 것이다.
본원 제1 발명에 따른 메모리 소자는 회로기판 위에 실장되는 제어 칩과 제1, 제2 메모리 칩을 포함하며, 제어 칩과 제2 메모리 칩은 제1 메모리 칩 위의 동일 공간에 실장되고 제1 메모리 칩과 제2 메모리 칩은 2개의 변은 일치하지만 나머지 2개의 변은 어긋나도록 적층된다.
본원 제2 발명에 따른 메모리 카드는 단자 개방부가 형성된 베이스 카드를 이용한다. 베이스 카드에는 메모리 소자가 접촉하는 소자 접촉면에 일정한 깊이의 홈을 형성하여 메모리 소자를 실장하는데, 메모리 소자의 단자가 형성된 면에 접착제를 부착하여 메모리 소자를 베이스 카드에 실장하며 이 때 메모리 소자의 단자는 단자 개방부를 통해 개방되도록 한다.
이하 도면을 참조로 본 발명의 실시예에 대해 설명한다.
제1 실시예
도 1 내지 도 3은 본 발명의 제1 실시예에 따른 메모리 소자를 나타낸다.
먼저 도 1a와 도 1c를 참조하면, 본 발명의 제1 실시예에 따른 메모리 소자(100)는 회로기판(5, 예컨대, PCB 기판)에 적층된 복수의 메모리 칩(30a, 30b, 30c, 30d)과 제어 칩(10, controller)을 포함한다. 회로기판(5)에는 복수의 본딩 패드(50)가 형성되어 있고, 제어 칩(10)과 메모리 칩(30)은 본딩 패드(50)에 본딩 와이어(60)를 통해 전기적으로 연결되어 있다. 본딩 패드(50)들은 회로기판(5)에 형성되어 있는 배선 패턴(도시하지 않음)을 통해 전기적으로 연결되어 있기 때문에, 제어 칩(10)과 메모리 칩(30) 사이의 전기적 신호 전달이나, 외부와 제어 칩(10) 또는 메모리 칩(30) 사이의 전기적 신호 전달이 가능하다.
메모리 소자(100)는 핀(20)을 통해 외부와 전기적으로 연결되는데, 이러한 핀(20)의 구조는 도 1b에 나타내었다. 도 1b를 참조하면, 본 발명의 제1 실시예에 따른 메모리 카드에는 모두 10개의 핀(20a～20j)이 형성되어 있는데, 여기에는 4개의 데이터 입출력 핀(#1 DAT1, #2 DAT0, #9 DAT3, #10 DAT10)과, 4개의 전원 핀(#3 VSS, #5 VDD1, #6 VDD2, #7 VSS), 클럭 핀(#4 CLK) 및 명령/응답 핀(#8 CMD)이 포함될 수 있다. 이러한 핀을 단자(contact)라고도 한다.
회로기판(5)에 제어 칩(10)과 메모리 칩(30a～30d)을 실장하고, 이 칩들(10, 30)과 본딩 패드(50) 사이에 본딩 와이어(60)를 연결한 다음에는 예컨대 몰딩 수지로 된 소자 몸체(70, 도 1c 참조)를 형성하고, 회로기판(5)의 반대면(즉, 도 1b의 핀이 형성되어 있는 면)에는 PR (Photo Resist)을 도포한다.
본 발명의 제1 실시예에 따른 메모리 소자(100)는 도 1a 및 도 1c에서 보는 것처럼 복수의 메모리 칩이 어긋나게 적층되어 있다. 즉, 회로기판(5) 바로 위에 실장되는 제1 메모리 칩(30a) 위에 제2, 제3, 제4 메모리 칩(30b, 30c, 30d)을 순서대로 적층할 때 직사각형 또는 정사각형 모양으로 된 제1 메모리 칩(30a)의 4개의 변 중 2개의 변만 제2～4 메모리 칩(30b～30d)의 2개의 변과 일치하고 나머지 2 개의 변은 일치하지 않고 어긋나도록 제1 메모리 칩(30a) 위에 제2～4 메모리 칩(30b～30d)을 적층한다. 이렇게 하면 제1 메모리 칩(30a)의 윗면에는 제2～4 메모리 칩(30b～30d)이 놓이지 않은 여분의 공간이 생기는데, 이 여유 공간에 제어 칩(10)을 적층한다. 다시 말하면 제1 메모리 칩(30a) 위에는 제어 칩(10)과 제2～4 메모리 칩(30b～30d)이 모두 적층되어 있다.
종래에는 복수의 메모리 칩들을 회로기판(5)에 모두 일렬로 적층한 후 맨 위의 메모리 칩 위에 다시 제어 칩을 적층하였으나, 본 발명의 제1 실시예에서는 제1 메모리 칩(30a) 위에 제어 칩(10)과 다른 메모리 칩(30b～30d)을 함께 적층하기 때문에 적층 구조의 전체 높이를 줄일 수 있으며 따라서 메모리 소자의 실장 밀도가 높아진다.
또한, 본 발명의 제1 실시예에 따르면, 제어 칩(10)이 제1 메모리 칩(30a) 위에 적층되기 때문에 종래 제4 메모리 칩(30d) 위에 제어 칩을 적층하는 종래 구조에 비해, 제어 칩(10)과 본딩 패드(50)를 연결하는 본딩 와이어(60)의 길이를 훨씬 더 짧게 할 수 있으므로 전기적 잡음이 줄어 들고 메모리 소자(100)의 전기적 특성이 좋아진다.
한편 메모리 칩(30a～30d)의 적층 구조는 반드시 도 1c에 나타낸 것으로 한정되지 않고 다양하게 변형할 수 있다. 예컨대, 도 2a에 나타낸 것처럼, 제1 메모리 칩(30a) 위에 제2～제4 메모리 칩(30b～30d)을 적층할 때 제1, 제4 메모리 칩(30a, 30d)과 제2, 제3 메모리 칩(30b, 30c)이 어긋나도록 적층하고, 제1 메모리 칩(30a) 위에 제어 칩(10)을 실장하는 것도 가능하다(메모리 카드 100a). 또한, 도 2b에 나타낸 것처럼, 제1, 제3, 제4 메모리 칩(30a, 30c, 30d)과 제2 메모리 칩(30b)이 어긋나도록 메모리 칩들을 적층하고 제1 메모리 칩(30a) 위에 제어 칩(10)을 실장할 수도 있다(메모리 카드 100b).
도 3은 본 발명의 제1 실시예를 라우트(route) 공정을 이용한 메모리 카드에 적용한 것으로 카드 형상이 도 1, 2의 메모리 소자(100, 100a, 100b)와는 다르다. 즉, 도 1, 2의 메모리 소자에서는 직사각형 모양의 회로기판(5)에 제어 칩과 메모리 칩들이 실장되었지만, 도 3의 메모리 소자(100c)에는 한쪽 변이 굴곡 구조로 된 회로기판(5a)이 사용된다.
제2 실시예
도 4a 내지 도 4c는 본 발명의 제2 실시예에 따른 메모리 카드에 사용하기에 적합한 베이스 카드의 정면도와, 단면도 및 배면도이다.
도 4a를 참조하면, 본 발명의 베이스 카드(200)는 그 외형이 예컨대, 2003년 2월 보안카드협회(SD Card Association)에서 발표한 규격(miniSD Memory Card Specification)에 따른 외형으로 되어 있고 크기는 20㎜×21.5㎜(최소 19.9㎜×21.4㎜, 최대 20.1㎜×21.6㎜)이다. 하지만 본 발명의 베이스 카드가 이러한 미니 SD 카드로 한정되는 것은 아니고, 다른 유형의 메모리 카드에도 적용될 수 있다는 사실은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 쉽게 이해할 것이다.
본 발명의 제2 실시예에 따른 베이스 카드(200)는 몸체면(210), 소자 실장부(220, 도 4a의 빗금친 영역), 단자 개방부(230), 소자 접촉면(240)을 포함한다. 몸체면(210)은 평면 구조로 되어 있고 메모리 소자가 실장되는 면의 반대 면이다. 소자 실장부(220)는 메모리 소자가 접착 테이프 등으로 베이스 카드에 접착되는 면이다. 단자 개방부(230)는 소자 실장부(220)에 실장된 메모리 카드의 단자가 노출되도록 하며, 소자 접촉면(240)은 소자 실장부(220)와 동일한 면에 있으며, 몸체면(210)과 반대 면이다. 소자 실장부(220)는 소자 접촉면(240)에서 일정한 깊이의 홈을 형성하여 이 홈에 메모리 소자가 실장되도록 한다.
도 5a와 도 5b에 나타낸 것처럼, 베이스 카드(200)에 메모리 소자(300)를 실장할 때 메모리 소자의 단자(310)가 형성된 면이 베이스 카드(200)의 소자 실장부(220)에 접착되도록 한다. 즉, 메모리 소자(300)의 단자(310)가 형성된 면에 접착제(도 7의 ‘500’)를 부착하여 메모리 소자(300)를 베이스 카드(200)에 실장한다. 이 때, 메모리 소자(300)의 단자(310)는 베이스 카드(200)의 단자 개방부(230)를 통해 외부로 노출된다. 메모리 소자(300)의 몸체면(320) 즉, 단자(310)가 형성된 단자면의 반대면은 베이스 카드(200)의 소자 접촉면(240)과 동일 평면을 형성한다.
이처럼 본 발명의 제2 실시예에 따른 메모리 카드는 종래 구조에 비해 베이스 카드 구조가 다르고, 메모리 소자를 베이스 카드에 접착하는 방식이 반대이다.
즉, 도 6a와 도 6b에 나타낸 것처럼 종래 메모리 카드(400)에서는 본 발명의 단자 개방부(230)가 형성되지 않은 베이스 카드(400)를 사용하며, 베이스 카드(400)의 몸체면(410)의 반대쪽 면 즉, 소자 접촉면(440)에 메모리 소자(300)를 실 장한다. 소자 접촉면(440)은 개방부가 없이 막혀 있기 때문에 메모리 소자(300)의 단자(310)가 노출되도록 하기 위하여 단자(310)가 형성된 면의 반대면이 소자 접촉면(440)에 부착되도록 메모리 소자(300)를 베이스 카드(400)에 실장한다.
이러한 종래 기술에 비해 본 발명 구조에 따른 메모리 카드는 메모리 소자를 실장할 수 있는 공간을 더 많이 확보할 수 있다. 이것은 도 7을 참조로 설명한다. 도 7에서 왼쪽에 있는 단면도는 종래 구조로 도 6b를 선 7A-7A`를 따라 절단한 단면도이며, 도 7에서 오른쪽에 있는 단면도는 본 발명의 제2 실시예에 따른 구조로 도 5b의 선 7B-7B`를 따라 절단한 단면도이다.
도 7에서 보는 것처럼, 종래 구조와 발명 구조는 메모리 카드의 전체 두께 t1은 규격에 정해진 바에 따라 동일하다. 메모리 카드의 두께 t1은 예컨대, 1.4㎜±0.1㎜이다.
종래 구조의 베이스 카드(400)에서는 메모리 소자(300)가 접착제(500)를 통해 베이스 카드의 소자 접촉면(440)에 부착되고 접착제(500)가 접착되는 면의 반대면에 단자(310)가 형성되기 때문에, 베이스 카드(400)에 메모리 소자(300)를 실장하려면 메모리 소자(300), 단자(310), 접착제(500)의 두께를 모두 합한 크기의 두께(t3)가 확보되어야 한다. 또한, 메모리 소자(300)의 단자(310)는 베이스 카드의 윗면에서 일정한 크기(t2)만큼 안쪽에 형성되어야 하므로 종래 베이스 카드(400)에서는 메모리 소자(300)를 실장할 수 있는 공간이 베이스 카드의 전체 두께(t1)에서 소자 접촉면의 두께(t4), 접착제(500)의 두께(t5), 단자면의 단차(t2)를 뺀 공간(즉, ‘실장 공간 = t1 - t4 - t5 - t2’)으로 제한된다.
이에 비해 본 발명의 제2 실시예에서는 메모리 소자(300)가 베이스 카드(200)의 단자 개방부(230)를 통해 노출되기 때문에 종래 구조에서 필요했던 단자면의 단차(t2)가 필요 없고, 접착제(500)가 단자(310)와 동일한 면에 부착되기 때문에 단자(310)의 두께와 접착제(500)의 두께(t5)가 중복으로 차지하는 공간 손실이 없다. 즉, 본 발명에서는 베이스 카드(200)의 전체 두께(t1)에서 소자 실장면의 두께(t4)만 제외한 나머지 모든 공간(t6)을 메모리 소자 실장 공간으로 확보할 수 있으므로 종래 구조에 비해 메모리 소자 실장 공간이 훨씬 더 커진다는 장점이 있다.
또한, 본 발명에 따르면 베이스 카드를 제조하는 공정이 쉽다. 즉, 본 발명의 베이스 카드(200)에서는 단자 개방부(230)가 형성되기 때문에 베이스 카드를 만들기 위한 사출 공정이 더 쉬워진다.
한편, 베이스 카드를 이용하여 메모리 카드를 제조하는 방법은 (1) 2장의 베이스 카드를 초음파 융착하는 방법과, (2) COB (Chip On Board) 구조의 메모리 소자를 1장의 베이스 카드에 접착하는 방법이 있다. 본 발명의 제2 실시예에 따른 메모리 카드는 위 2가지 방법 중 초음파 융착법은 사용하지 않고 한 장의 베이스 카드만 사용한다. 따라서 초음파 융착법에 비해 원자재 비용이 줄어들고, 메모리 카드의 제조 공정이 간단해지면 불량을 줄일 수 있다. 또한, 본 발명에서는 메모리 소자(300)의 단자(310)가 형성된 면의 반대면이 메모리 카드의 외부 노출면이 되기 때문에, 저가의 COB 메모리 소자를 이용할 수 있다. 즉, 메모리 소자를 구성하는 PCB 회로기판의 패턴 사이에 PR(Photo-Resist)을 입히고 연마한 다음 다시 PR 을 도포하여 회로기판의 패턴을 가린 COB 구조의 메모리 소자를 이용할 수 있다.
이처럼 메모리 소자의 몸체를 형성하기 위한 별도의 성형(mold) 공정을 하지 않아도 되기 때문에 최소한 약 30%의 비용 절감 효과가 나타난다.
지금까지 설명한 것처럼, 본 발명의 제1 실시예에 따르면 메모리 소자에서 회로기판 위에 적층되는 메모리 칩, 제어 칩의 전체 적층 높이를 줄일 수 있고 잡음 감소 등의 전기적 특성도 개선된다.
또한, 본 발명의 제2 실시예에 따르면, 한정된 공간에서 종래 구조에 비해 훨씬 더 많은 메모리 소자 실장 공간을 확보할 수 있고 좀 더 간단하고 저렴한 공정을 통해 메모리 카드를 제조할 수 있다.

Claims (6)

  1. 회로기판에 제어 칩과 복수의 메모리 소자가 실장되는 메모리 소자로서,
    상기 복수의 메모리 소자는 제1 메모리 칩과 제2 메모리 칩을 포함하며,
    제1 메모리 칩은 상기 회로기판 위에 실장되고, 상기 제어 칩과 상기 제2 메모리 칩은 제1 메모리 칩 위의 동일공간에 실장되며, 제2 메모리 칩이 제1 메모리 칩 위에 실장될 때, 제1 메모리 칩과 제2 메모리 칩의 2개의 변은 일치하고 나머지 2개의 변은 어긋나도록 적층되는 것을 특징으로 하는 메모리 소자.
  2. 제1항에서,
    상기 제1 메모리 칩과 제2 메모리 칩은 사각형 모양인 것을 특징으로 하는 메모리 소자.
  3. 메모리 카드로서,
    외부와 전기적 연결을 위한 단자가 형성된 제1 면과 이 제1 면의 반대면인 제2 면을 포함하는 메모리 소자와,
    상기 메모리 소자의 제1 면과 접촉하는 소자 접촉면과 이 소자 접촉면의 반대면인 몸체면을 포함하는 베이스 카드를 포함하며,
    상기 베이스 카드의 소자 접촉면에는 메모리 소자의 실장 공간을 위한 홈 형상의 소자 실장부가 형성되어 있고, 상기 메모리 소자의 단자를 노출하기 위한 단자 개방부가 형성되어 있으며,
    상기 메모리 소자는 제1 면이 베이스 카드의 소자 접촉면에 접착되어 베이스 카드에 실장되며, 이 때 메모리 소자의 단자는 베이스 카드의 단자 개방부를 통해 노출되어 있는 것을 특징으로 하는 메모리 카드.
  4. 제3항에서,
    상기 메모리 소자는 회로기판에 제어 칩과 복수의 메모리 칩이 실장되는 메모리 소자로서, 상기 복수의 메모리는 제1 메모리 칩과 제2 메모리 칩을 포함하며, 제1 메모리 칩은 상기 회로기판 위에 실장되고, 상기 제어 칩과 상기 제2 메모리 칩은 제1 메모리 칩 위에 실장되는 메모리 소자인 것을 특징으로 하는 메모리 카드.
  5. 제3항에서,
    상기 베이스 카드는 베이스 카드의 전체 두께에서 소자 접촉면의 두께를 뺀 크기를 메모리 칩 실장 공간으로 제공하는 것을 특징으로 하는 메모리 카드.
  6. 제3항에서,
    상기 메모리 카드는 2장의 베이스를 초음파로 융착하는 공정을 사용하지 않고 한 장의 베이스 카드에 접착 테이프로 COB 구조의 메모리 소자를 접착하는 공정으로 제조되는 것을 특징으로 하는 메모리 카드.
KR1020050072946A 2005-08-09 2005-08-09 메모리 카드 및 여기에 사용되는 메모리 소자 KR100789893B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072946A KR100789893B1 (ko) 2005-08-09 2005-08-09 메모리 카드 및 여기에 사용되는 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072946A KR100789893B1 (ko) 2005-08-09 2005-08-09 메모리 카드 및 여기에 사용되는 메모리 소자

Publications (2)

Publication Number Publication Date
KR20070018331A KR20070018331A (ko) 2007-02-14
KR100789893B1 true KR100789893B1 (ko) 2007-12-28

Family

ID=41627906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072946A KR100789893B1 (ko) 2005-08-09 2005-08-09 메모리 카드 및 여기에 사용되는 메모리 소자

Country Status (1)

Country Link
KR (1) KR100789893B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100105147A (ko) 2009-03-20 2010-09-29 삼성전자주식회사 멀티 칩 패키지 및 관련된 장치
KR101013565B1 (ko) * 2009-06-29 2011-02-14 주식회사 하이닉스반도체 적층 반도체 패키지
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717176A (ja) * 1993-06-22 1995-01-20 Seiko Epson Corp メモリーカード
US5702984A (en) * 1993-09-13 1997-12-30 International Business Machines Corporation Integrated mulitchip memory module, structure and fabrication
KR20000025755A (ko) * 1998-10-14 2000-05-06 윤종용 칩 카드
KR20060011610A (ko) * 2004-07-30 2006-02-03 (주)테라빛 실장효율이 높은 메모리 카드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717176A (ja) * 1993-06-22 1995-01-20 Seiko Epson Corp メモリーカード
US5702984A (en) * 1993-09-13 1997-12-30 International Business Machines Corporation Integrated mulitchip memory module, structure and fabrication
KR20000025755A (ko) * 1998-10-14 2000-05-06 윤종용 칩 카드
KR20060011610A (ko) * 2004-07-30 2006-02-03 (주)테라빛 실장효율이 높은 메모리 카드

Also Published As

Publication number Publication date
KR20070018331A (ko) 2007-02-14

Similar Documents

Publication Publication Date Title
US6568600B1 (en) Chip card equipped with a loop antenna, and associated micromodule
JP5193837B2 (ja) 半導体メモリカード
KR101540551B1 (ko) 반도체 장치
JP4776675B2 (ja) 半導体メモリカード
US8395268B2 (en) Semiconductor memory device
US20100187690A1 (en) Semiconductor device
JP2006253430A (ja) 半導体装置およびその製造方法
JP2009205613A (ja) 半導体記憶装置
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
KR100789893B1 (ko) 메모리 카드 및 여기에 사용되는 메모리 소자
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
JP5166903B2 (ja) 半導体装置
CN215643699U (zh) 一种存储模块及存储装置
JP2007005443A (ja) 半導体装置およびその製造方法
JP2004139207A (ja) Ｉｃモジュール回路基板
KR200251183Y1 (ko) 초박형 적층 패키지 소자 및 이를 포함하는 초박형메모리 카드
JP4996179B2 (ja) Ｉｃカード、及びｉｃカードの製造方法
KR100688581B1 (ko) 반도체 칩 카드 및 그 제조방법
JPH104122A (ja) 半導体装置
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
JP2002043513A (ja) 半導体装置およびその製造方法
KR20020002788A (ko) 반도체 칩 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee