JP4620011B2 - Icカード - Google Patents

Icカード Download PDF

Info

Publication number
JP4620011B2
JP4620011B2 JP2006221043A JP2006221043A JP4620011B2 JP 4620011 B2 JP4620011 B2 JP 4620011B2 JP 2006221043 A JP2006221043 A JP 2006221043A JP 2006221043 A JP2006221043 A JP 2006221043A JP 4620011 B2 JP4620011 B2 JP 4620011B2
Authority
JP
Japan
Prior art keywords
card
integrated circuit
semiconductor integrated
package
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006221043A
Other languages
English (en)
Other versions
JP2006318508A (ja
Inventor
拓也 高橋
和博 山本
稔 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006221043A priority Critical patent/JP4620011B2/ja
Publication of JP2006318508A publication Critical patent/JP2006318508A/ja
Application granted granted Critical
Publication of JP4620011B2 publication Critical patent/JP4620011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

この発明はICカード及び半導体集積回路装置パッケージに関する。
ICカードの構造の一つに、ベースカードに設けたキャビティに、COB(Chip On Board)型半導体集積回路装置パッケージ(以下COB型パッケージと略記する)を、いわゆるキャビティダウンの状態で収容する構造がある。この構造の典型例を図39A及び図39Bに示す。
図39Aは典型例に係るICカードを示す断面図、図39Bはその分解断面図である。
図39A及び図39Bに示すように、COB型パッケージ101は、プリント基板102上に半導体集積回路チップ103をベアな状態で実装し、チップ103を樹脂104でオーバーコートしたものである。このため、COB型パッケージ101では、プリント基板102の外周部と樹脂104との間にフリンジ105が存在する。図40にCOB型パッケージ101の外観を示す。
ベースカード111にはCOB型パッケージ101を収容するキャビティ112が設けられている。キャビティ112の周囲にはのりしろ部113が設けられ、COB型パッケージ101のフリンジ105は、のりしろ部113に接着される。これにより、COB型パッケージ101の、特に樹脂104の部分がキャビティ112に、いわゆるキャビティダウンの状態で収容される。
しかしながら、図39A及び図39Bに示したICカードには、下記のような事情がある。
キャビティ112の大きさが、例えばのりしろ部113により制限される。このため、例えばICカードを小型化しようとしたとき、ICカードに大型のチップ103を搭載することが困難になる。また、COB型パッケージ101は、チップ103を樹脂104でオーバーコートする構造である。このため、例えばモールディングを用いた場合、樹脂104の側面に、金型からの離脱性を向上させるための逃げ角の設定が必要である。あるいはポッティングを用いた場合には、樹脂104の外周のだれを考慮する必要がある。これらの観点からも大型のチップ103を搭載することは難しい。
大型のチップ103を搭載することが困難なことは、例えば小型化が進むICカードの単位面積当たりのパフォーマンスを向上させ難い、という弊害を生む。例えばメモリカード用途では、メモリカードの単位面積当たりの記憶容量を大規模化させ難いことが挙げられる。
この弊害を解消するには、チップ103の大規模集積化等、デバイス技術を推進すれば良いが、デバイス技術の推進には莫大な開発コストを必要とする。この開発コストは、ICカードの製造コストに反映されることになるので、ICカードを低コストで製造することを難しくする。
また、例えばICカードのパフォーマンスを重視した場合には、大型のチップ103をキャビティ112に収容せざるを得ない場合も想定される。このため、ICカードが大型化される可能性がある。ICカードの大型化もICカードの製造コストを増加させる。
特開平6-15992号公報 実願昭61-46770号(実開昭62-157276号)のマイクロフィルム 特開昭61-266299号公報 実願昭60-11478号(実開昭61-128756号)のマイクロフィルム 実願平2-42433号(実開平4-2683号)のマイクロフィルム 特開昭63-288793号公報 特開平2-198897号公報 特開平9-120440号公報 実願昭62-108677号(実開昭64-13379号)のマイクロフィルム 実願昭59-100410号(実開昭61-15173号)のマイクロフィルム 特開2001-209773号公報 実願昭47-117080号(実開昭49-72160号)のマイクロフィルム 特開平3-55296号公報 特開昭62-55196号公報 特開昭63-7981号公報 特開平1-128884号公報 特開平1-303780号公報 特開昭64-40397号公報
この発明は、低コストで製造することが可能なICカードを提供する。
この発明の一態様に係るICカードは、配線基板と、前記配線基板に設けられた少なくとも1つの半導体集積回路チップと、前記少なくとも1つの半導体集積回路チップを被覆する絶縁性樹脂部とを有する半導体集積回路装置パッケージと、前記半導体集積回路装置パッケージの一表面に設けられ、電子機器の端子に対して再接触するための前記少なくとも1つの半導体集積回路チップと電気的に接続された複数のカード端子と、カード端子面を有し、このカード端子面に、前記半導体集積回路装置パッケージが貼り付けられる凹部を有し、前記半導体集積回路装置パッケージの前記一表面に相対した他表面が前記凹部の底に貼り付けられたベースカードと、を備え、前記ベースカードのカード端子面上から、前記半導体集積回路装置パッケージの一部分上にかけて設けられたカバーを、さらに有し、前記半導体集積回路パッケージ内の少なくとも1つの半導体集積回路チップと前記カード端子との電気的接続点が前記カバーにて被覆されている。
この発明によれば、低コストで製造することが可能なICカードを提供できる。
以下、この発明の一実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
図1Aはこの発明の一実施形態に係るICカードを示す平面図、図1Bは図1A中の1B−1B線に沿う断面図、図1Cは図1A中の1C−1C線に沿う断面図である。
図2Aはこの発明の一実施形態に係るICカードに用いられるベースカードの一例を示す平面図、図2Bは図2A中の2B−2B線に沿う断面図、図2Cは図2A中の2C−2C線に沿う断面図である。
図1A〜図1C、図2A〜図2Cに示すように、ベースカード11には凹部13が設けられている。半導体集積回路装置パッケージ1は、凹部13の底に貼り付けられている。この貼り付けの例は、例えば接着剤2、あるいは接着テープによる接着である。パッケージ1は、凹部13に、例えば着脱困難な状態で貼り付けられる。例えば市場における不慮の剥れ、あるいは無用な取り外しを防ぐためである。しかし、例えば市場における半導体集積回路装置パッケージ1の交換、あるいは取り付け等を考慮し、半導体集積回路装置パッケージ1を、凹部13に、例えば着脱自在な状態で貼り付けることも可能である。
ベースカード11の凹部13は、図39A、及び図39Bに示した典型的なICカードのキャビティ112に酷似する。しかし、凹部13が、典型的なICカードのキャビティ112と異なるところの一つは、周囲にのりしろ部113が無いことである。これは、典型的なICカードの思想あるいは概念が、パッケージあるいはチップをICカード内に埋め込むあるいは収容することにあるのに対して、一実施形態に係るICカードの思想あるいは概念は、パッケージをICカードに貼り付けることに由来する。例えるなら凹部13の底がのりしろ部である。
ベースカード11の凹部13を設ける位置の一例は、図3に示すように、ベースカード11の中心14から偏在した位置である。具体的には、図2に示すように、凹部13の中心15をベースカード11の中心14からずらして設ける。これにより、接着中心は、ベースカード11の中心14からずれる。接着中心が、ベースカード11の中心からずれる利点の一つは、パッケージが剥がれ難くなることである。例えばICカード、例えばベースカード11が不慮の外力を受ける等して曲がったとき、接着中心がベースカード11の中心と一致する場合に比較すると剥がれ難い。
図4A及び図4Bはそれぞれこの発明の一実施形態に係るICカードに用いられる半導体集積回路装置パッケージの一例を示す平面図、図4Cは図4A及び図4B中の4C−4C線に沿う断面図、図4Dは図4A及び図4B中の4D−4D線に沿う断面図である。
図4A〜図4Dに示すように、半導体集積回路装置パッケージ1の一例は、例えばCOB(Chip On Board)型パッケージに準じた構造を持つパッケージであるが、本一例に係る半導体集積回路装置パッケージ1には、図39A、図39B、及び図40に示した典型的なCOB型パッケージ101のように、フリンジがない。いわばフリンジレス型のパッケージである。フリンジレス型のパッケージの一例は、図4A〜図4Dに示す直方体パッケージである。直方体パッケージの一製造例を以下説明する。
図5A及び図5Bはそれぞれ一例に係る半導体集積回路装置パッケージの製造に用いられる配線基板の一例を示す斜視図、図6A〜図6Dはそれぞれ一例に係る半導体集積回路装置パッケージの製造方法を示す斜視図である。
まず、図5A及び図5Bに示すような配線基板3を用意する。配線基板3の一例は、プリント基板である。本一例に係る配線基板3の一表面には、カード端子4が設けられている。本明細書におけるカード端子4とは、電子機器の端子に対して繰り返し再接触可能な、例えば平面状の端子のことである。電子機器の一例は、例えばICカードをメディアとする電子機器である。配線基板3の一表面の相対した他表面には、半導体集積回路チップがダイボンドされるダイボンド部5、半導体集積回路装置チップのパッドに電気的に接続される配線6が設けられている。配線6は配線基板3に設けられた、接続部7(図4B参照)を介してカード端子4に接続されている。配線基板3は、プリント基板の他、絶縁層の一部に穴のあいた1層配線テープ基板や、ビアホールを持つ多層配線基板でも良い。
次に、図6Aに示すように、複数の半導体集積回路チップ8を配線基板3にダイボンドする。さらに複数のチップ8のパッドを配線6に電気的に接続する。チップ8のパッドと配線6との電気的な接続の一例は、ボンディングワイヤ9を用いたワイヤボンドであるが、ワイヤボンドに限られるものではない。
次に、図6Bに示すように、複数のチップ8を絶縁性樹脂10により被覆する。絶縁性樹脂10の一例は、絶縁性プラスチックである。
次に、図6Cに示すように、例えばダイサー21を用いて、配線基板3及び樹脂10をダイシングし、図6Dに示す直方体パッケージ1を得る。
直方体パッケージ1の一表面には、図4Bに示したようにカード端子4が設けられる。また、一表面に相対した他表面には、図4Aに示したように、例えば樹脂10のみが存在する。この樹脂10のみが存在する他表面は凹部13への貼り付け面となる。
このような一実施形態に係るICカードによれば、典型的なICカードに比較して、次のような効果を得ることができる。
図7A及び図7Bはそれぞれこの発明の一実施形態に係るICカードによる代表的な効果を示す断面図である。
図7Aは、一実施形態に係るICカードの凹部13の大きさと、典型的なICカードののりしろ部113の大きさとを同じとした例を示している。
図7Aに示すように、典型的なICカードでは、キャビティ112の大きさがのりしろ部113により制限される。これに対し、一実施形態に係るICカードでは、凹部13がのりしろ部等により制限されることが無い。このため、ICカードに、大型の半導体集積回路装置パッケージ1を搭載することが可能になる。大型の半導体集積回路装置パッケージ1を搭載することが可能になれば、半導体集積回路チップ8を大型化でき、ICカードの単位面積当たりのパフォーマンスを向上させ易い、という利点を得ることができる。例えばメモリカード用途では、メモリカードの単位面積当たりの記憶容量を大規模化させ易くなる。
また、大型のチップ8を搭載できるので、例えばチップ3に集積される半導体素子や回路に対してシビアな小型化を無用に要求せずに済む。これは、例えばチップ8の開発コストの抑制につながる。チップ8の開発コストを抑制できれば、ICカード自体のコストダウンに有利である。
図7Bは、一実施形態に係るICカードの半導体集積回路チップ8の大きさと典型的なICカードの半導体集積回路チップ103の大きさと、を同じとした例を示している。
一実施形態に係るICカードでは凹部13の周囲にのりしろ部等を設ける必要が無い。このため、例えばのりしろ部113を設ける必要が無い分、凹部13を小さくすることができ、ICカード、一実施形態に例えるならベースカード11を小型化することが可能となる。ICカードの小型化も、ICカードのコストダウンに有利である。
また、典型的なICカードでは、図39A及び図39Bに示したように、COB型パッケージ101のフリンジ105をのりしろ部113に接着する構造である。つまり、パッケージ101には、フリンジ105が必要である。これに対し、一実施形態に係るICカードでは、半導体集積回路パッケージ1の樹脂10を、凹部13の底に貼り付ける。このため、パッケージ1に、フリンジレス型のパッケージを用いることができる。フリンジレス型のパッケージでは、パッケージのサイズをフリンジ付パッケージと同じとした場合、より大型のチップ3を搭載できる。また、チップ3のサイズを同じとした場合には、パッケージのサイズを小型化できる。従って、一実施形態に係るICカードのように、凹部13にフリンジレス型のパッケージを貼り付けるようにすれば、例えばパフォーマンスを低下させずにICカードを小型化できる、あるいはICカードの大型化を抑制できる、という利点を得ることができる。
また、フリンジレス型のパッケージの一例として、直方体パッケージを挙げることができる。直方体パッケージは、例えば図6A〜図6Dに示したように、パッケージごとダイシングすることで得ることができる。この直方体パッケージは、樹脂のだれの考慮や、樹脂側面に逃げ角を設定する必要が無いので、より大型のチップ3を収容できる利点がある。
次に、この発明の一実施形態に係るICカードに施されたいくつかの工夫について説明する。
〔第1の構造〕
図8Aはこの発明の一実施形態に係るICカードが有する第1の構造の一例を示す断面図、図8Bは第1の構造による代表的な効果を示す断面図である。
図8Aに示すように、ベースカード11のカード端子面には、リブ23が設けられている。リブ23は、カード端子面から例えば高さt1突出した部分である。リブ23は、例えばベースカード11の端部、例えば機器挿入面に相対した端部25に設けられる。
このようにカード端子面にリブ23を設けることにより、例えば図8Bに示すように、ICカードを、カード端子面を下にして平面24上に置いたとき、この平面24に、カード端子4が触れなくなる。このため、ICカードを、例えば平面24上に置き滑走させたとき等、カード端子4が他の物体と擦れる場面に遭遇した際、例えばカード端子4が傷つき難い。特にカード端子4の表面には、例えば腐食防止を目的とした表面処理が行われることがあるが、この表面処理を傷つけることもない。これは、ICカードの信頼性、例えば耐磨耗性の向上に有利である。
また、カード端子4の腐食防止には、表面処理として、耐腐食性に優れた金属をカード端子4の表面にメッキすることが一般的である。耐腐食性に優れた金属は、貴金属や希少金属である場合が多く、例えば金やパラジウムが代表例である。しかし、これらの金属は磨耗しやすい。このため、カードの耐磨耗性を向上させるには、例えばメッキの厚さをある程度厚くすることが要求される。メッキの厚さを厚くすることは、金属の地金を多く使用するため、材料コストを増大させてしまう。
この点、カード端子面にリブ23を有したICカードであると、カード端子4の表面処理、即ちメッキが他の物体と擦れる可能性が低くなるため、メッキの厚さを厚くする必要がない。従って、カード端子4に十分な耐腐食性を有したまま、その製造コストを低減させることが可能である。
また、リブ23を、ベースカード11の端部、例えば機器挿入面に相対した端部25に設けるようにすれば、ICカードを指で摘んで挿抜する際、リブ23に指がかかる。このため、挿抜が楽になるなど、ICカードの使い勝手も良好になる。
〔第2の構造〕
従来のICカードは、カード端子面に対し、カード端子の高低差が0.1mm以下と規定されている(例えばJISX6303)。これは、カード端子面に対しカード端子は高低差0であることを狙いとして、カード端子のうねり、組み込み精度等の製造公差を±0.1mm以下にて製造することを意味する。このようなICカードでは、カード端子面を下にして平面上に置くと、カード端子が平面に触れてしまう。
図9Aはこの発明の一実施形態に係るICカードが有する第2の構造の一例を示す断面図、図9Bは第2の構造による代表的な効果を示す断面図である。
図9Aに示すように、カード端子4の表面の位置は、ベースカード11のカード端子面の位置よりも、例えば深さd1低くされている。これにより、図9Bに示すように、ベースカード11を、カード端子面を下にして平面24上に置いたとき、カード端子4の表面が平面24に触れなくなる。深さd1の一例は、0.1mm超である。つまり、カード端子面に対しカード端子4は高低差−0.1mm超とする。そして、高低差−0.1mm超を狙いとして、例えばカード端子4のうねり、組み込み精度等の製造公差を±0.1mm以下にて製造すれば、カード端子4の表面の位置は、ベースカード11のカード端子面の位置よりも低くすることができる。
このようにカード端子4の表面の位置を、ベースカード11のカード端子面の位置よりも低くすることでも、平面24にカード端子4が触れなくなる。従って、第1の構造と同様な効果を得ることができる。
〔第3の構造〕
図10Aは第2の構造を拡大して示す断面図、図10Bは第2の構造が持つ事情を示す断面図である。
第2の構造では、図10Aに示すように、カード端子4の表面の位置を、ベースカード11のカード端子面の位置よりも深さd1低くする。このため、図10Bに示すように、電子機器の外部インターフェース部の端子、例えばカードリーダやカードライタの接点金属26が、深さd1分変位してしまう。これは、接点金属26の寿命を縮める可能性がある。さらには接点金属26の変位を深さd1大きくとる必要があり、外部インターフェース部の薄型化を阻害する。外部インターフェース部は、ICカードをメディアとする様々な電子機器に組み込まれるため、これら電子機器の小型化、薄型化までもが阻害される。
これらのような可能性を排除したい場合には、第3の構造を用いると良い。
図11Aは第3の構造を拡大して示す断面図、図11Bは第3の構造による代表的な効果を示す断面図である。
図11Aに示すように、第3の構造では、カード端子面のうち、電子機器の端子、例えば接点金属が摺れ合う部分(以下接点金属滑走面という)の位置をカード端子面の位置より低くする。低くする量は、例えば深さd1である。接点金属滑走面の位置を、カード端子面に対して深さd1低くすれば、カード端子4の表面の位置と接点金属滑走面の位置とが互いに高低差0となる。これにより、図11Bに示すように、接点金属26の変位を抑制することが可能となる。この結果、接点金属26が傷み難くなる。また、外部インターフェースの薄型化を阻害することもない。
なお、カード端子4の表面の位置と接点金属滑走面の位置とが高低差0としているが、これは、例えば公差の範囲内で高低差0である。その製造例は、例えば接点金属滑走面に対しカード端子4表面の高低差0を狙いとして、例えばカード端子4のうねり、組み込み精度等の製造公差を±0.1mm以下にて製造すれば良い。
図12A〜図12Cはそれぞれこの発明の一実施形態に係るICカードが有する第3の構造の例を示す斜視図である。
第3の構造を用いたICカードの形状としては、図12Aに示すように、カード端子面のうち、接点金属滑走面のみ低くすれば良い。
しかし、図12Bに示すように、接点金属滑走面だけでなく、カード端子面のうち、例えば凹部13の周囲を低くしても良いし、図12Cに示すように、カード端子面のうち、例えば機器挿入面から機器挿入面に相対する端部25にかけてほぼ全体を低しても良い。この場合、カード端子面は、ベースカード11の機器挿入方向に沿った両端部にリブ状に残る。
〔第4の構造〕
図13A〜図13Cはそれぞれ第4の構造の背景を説明するための断面図である。
図13Aに示すように、パッケージ1は、ベースカード11の凹部13の底に接着される。パッケージ1の大型化や、ベースカード11の小型化が進展すると、パッケージ1の側面27と凹部13の側面28との間のギャップg1、g2が大変狭くなってくる。ギャップg1、g2が狭くなると、ICカードの組み立て、特に凹部13の底にパッケージ1を落とし込むのが難しくなる。その一因は、例えばパッケージ1を凹部13上に精度良くアライメントするのが難しくなることである。例えば図13Bに示すように、凹部13の側面28に対して、パッケージ1の側面27が重なるように、パッケージ1がハンドリングされてしまった、と仮定する。この状態のまま、パッケージ1を凹部13の底に向けて落とす、あるいは下降させると、図13Cに示すように、パッケージ1がベースカード11に引っかかり、傾いてしまう。これでは組み立てが不完全になる。
このような事情を改善するためには、パッケージ1と凹部13とのアライメントを精度良く行えば良い。しかし、高い精度のアライメントを行うためには、アライメント時間が増加する等のデメリットが存在する。アライメント時間が増加すれば、組み立て時間が増加し、ICカードの製造コストを上昇させる。
このような事情を解消したい場合には、第4の構造を用いると良い。
図14Aはこの発明の一実施形態に係るICカードが有する第4の構造の一例を示す断面図、図14B及び図14Cはそれぞれ第4の構造による代表的な効果を示す断面図である。
図14Aに示すように、第4の構造では、ベースカード11の凹部13の側面28と、ベースカード11のカード端子面が交わる角部に、面取り部29が設けられている。
面取り部29を設けると、例えば図14Bに示すように、凹部13の側面28に対してパッケージ1の側面27が重なるようにパッケージ1がアライメントされた場合でも、図14Cに示すように、パッケージ1の側面27が面取り部29に接触すれば、パッケージ1は面取り部29に沿って凹部13の底に案内される。この結果、組み立てが不完全になってしまう確率は減少する。
また、パッケージ1と凹部13とのアライメントも比較的ラフでも良い。従って、アライメント時間を無用に増加させることもなく、製造コストの無用な増加を抑制することが可能となる。
なお、凹部13の側面28に対して面取り部29が成す角度θ1の一例は、約5°である。しかし、角度θ1は約5°に限られるものではない。
〔第5の構造〕
図15A及び図15Bはそれぞれ第5の構造の背景を説明するための斜視図である。
この発明の一実施形態に係るICカードに用いられる半導体集積回路装置パッケージの一例は、図6A〜図6Dに示したように、パッケージごとダイシングしたパッケージ1である。このようにして製造されたパッケージ1では、図15Aに示すように、その角部に、ばり30が発生することがある。ばり30が発生したパッケージ1を凹部13の底に接着しようとすると、図15Bに示すように、ばり30がベースカード11に引っかかり、組み立てが不完全になる。
このような事情を解消したい場合には、第5の構造を用いると良い。
図16Aはこの発明の一実施形態に係るICカードが有する第5の構造の一例を示す斜視図、図16Bは第5の構造による代表的な効果を示す斜視図である。
図16Aに示すように、第5の構造では、凹部13の側面どうしが交わる隅に、逃げ溝31が設けられている。本例では、凹部13の四隅それぞれに逃げ溝31が設けられている。逃げ溝31の平面形状は、例えば円形であるが、もちろん円形に限られるものではない。
凹部13の隅部に逃げ溝31を設けておくと、図16Bに示すように、ばり30が逃げ溝31に収容される。このため、ばり30が発生したパッケージ1であっても、凹部13の底に接着することが可能となる。この結果、組み立てが不完全になる確率は減少する。
また、逃げ溝31を設けることによる別の利点として、逃げ溝31が余分な接着剤の液だまりとしても機能することがあげられる。余分な接着剤は、例えばパッケージ1と凹部13とのギャップから溢れることがある。接着剤が溢れると、例えばカード端子4に付着したりしてICカード自体を不良にしてしまう。あるいはICカード自体は良品であるが、外観不良とされる可能性もある。これらは、ICカードの製造コストを上昇させる要因となる。
凹部13に逃げ溝31が設けられていれば、余剰な接着剤は逃げ溝31に溜まるようになるので、余分な接着剤が溢れる可能性を低減できる。この結果、製造コストの無用な上昇を抑制することができる。
〔第6の構造〕
図17A及び図17Bは第6の構造の背景を説明するための断面図である。
パッケージ1と凹部13の底に接着する際には、例えば接着剤が使用される。組み立て工程において、接着剤の量は全てのICカードに対して均一になるように制御されるが、その量はある程度のばらつきがある。また、その粘度にもある程度のばらつきがある。接着剤の量あるいは粘度がばらつくと、図17A及び図17Bに示すように、接着剤2の厚みt2がばらつき、例えばカード端子面とカード端子4との高低差をばらつかせてしまう。図17Bには、厚みt2がt2’にばらつき、カード端子面とカード端子4との高低差が“t2−t2’”ばらついた例を示している。
このような事情を解消したい場合には、第6の構造を用いると良い。
図18Aはこの発明の一実施形態に係るICカードが有する第6の構造の一例を示す斜視図、図18Bは第6の構造による代表的な効果を示す断面図である。
図18Aに示すように、第6の構造では、ベースカード11の凹部13の底に、突起32が設けられている。本例において、突起32は凹部13の底に3つ設けられ、それぞれ凹部13の側面に接している。これら突起32は、パッケージ1の下死点を決める。これにより、図18Bに示すように、パッケージ1は、突起32より下にはいかなくなる。従って、接着剤の量あるいは粘度がばらついたとしても、例えばカード端子面とカード端子4との高低差のばらつきを小さくすることができる。
なお、本例において、突起32は3つ設けられている。しかし、パッケージ1の下死点を決めることができれば、突起32は1つでも2つでも良く、さらに3つ以上設けても良い。
また、本例の突起32は凹部13の側面に接して設けられているが、凹部13の側面に接する必要は無い。突起32はパッケージ1の下死点を決めることができれば良いからである。
〔第7の構造〕
上記第5の構造において、この発明の一実施形態に係るICカードでは、接着剤2によりパッケージ1を凹部13の底に接着したとき、接着剤がパッケージ1と凹部とのギャップから溢れることがある、と説明した。本第7の構造は、接着剤が溢れる可能性を、さらに良く低減できる構造に関する。
図19はこの発明の一実施形態に係るICカードが有する第7の構造の一例を示す断面図である。
図19に示すように、第7の構造では、ベースカード11の凹部13の底に、段差部33が設けられている。段差部33の底は、例えば余分な接着剤2が溜まるように、凹部13の底よりも低い位置にある。また、本例では、段差部33は、凹部13の側面に接して設けられているが、余分な接着剤2を溜めることが可能であれば、これに限られるものではない。ただし、余分な接着剤2は、凹部13の側面に沿って溢れ出す。このため、凹部13の側面に接して段差部33が設けられていると、接着剤2の溢れを抑制する効果を、より良く得ることができる。
また、段差部33は、凹部13の底に数箇所設けることも可能であるが、例えば凹部13の側面全周に沿って、1つの段差部33を設けることも可能である。
このように、接着剤2の溢れを、より良好に抑制した場合には、本第7の構造を用いると良い。
図20はこの発明の一実施形態に係るICカードが有する第7の構造の変形例を示す断面図である。
図20に示すように、本第7の構造は、接着剤2を使用したとき、パッケージ1の下死点を決める突起32と併用することが可能である。本変形例では、段差部33は、突起32に接して設けられているが、もちろんこれに限られるものではない。
また、特に図示はしないが、本第7の構造と上記第5の構造とを併用することももちろん可能である。
〔第8の構造〕
図21Aはこの発明の一実施形態に係るICカードが有する第8の構造の一例を示す平面図、図21Bは第8の構造による代表的な効果を示す図である。
図21Aに示すように、第8の構造では、ベースカード11の幅が電子機器への挿入方向に向かって狭くなっている。本例では、機器挿入面の幅W1が、機器挿入面に相対する面25の幅W2よりも狭くなっている。このため、ベースカード11の電子機器への挿入方向に沿った側面34、35には、挿入方向に向かって狭くなるようなテーパがつく。その角度θ2の一例は挿入方向に対して約1°である。また、本例では、ベースカード11の側面34、35の一部が、挿入方向に一致している。このため、側面34、又は35から測定した角度θ3は約179°になる。もちろん、これら角度θ2、θ3は一例であって、約1°、約179°に限られることはない。
この第8の構造による代表的な効果は、ICカードと、外部インターフェースのカードスロット36とのアライメント性が良くなることである。
例えば図21Bに示すように、ICカードがカードスロット36からずれて挿入された場合でも、側面34、35に、挿入方向に向かって狭くなるようなテーパがついていれば、ICカードはテーパに沿ってカードスロット36に案内されるようになる。従って、ICカードと、カードスロット36とのアライメント性が良くなる。
ICカードとカードスロット36とのアライメント性をより良好にしたい場合には、本第8の構造を用いると良い。
〔第9の構造〕
図22Aはこの発明の一実施形態に係るICカードが有する第9の構造の一例を示す平面図、図22Bは第9の構造による代表的な効果を示す図である。
図22Aに示すように、第9の構造では、ベースカード11の厚みが、電子機器への挿入方向に向かって薄くなっている。本例では、機器挿入面の厚さt2が、機器挿入面に相対する面25の厚さt2よりも薄くなっている。本例では、ベースカード11の電子機器への挿入方向に沿ったカード端子面うち、例えば接点金属滑走面に、挿入方向に向かって薄くなるようなテーパがついている。その角度θ4の一例は挿入方向に対して約15°である。もちろん、約15°は一例であって、約15°に限られることはない。
この第9の構造による代表的な効果は、ICカードの操作感がソフトになることである。この要因は様々あるが、考えられ得る代表的な要因の一つを、図22Bに示す。
図22Bに示すように、ICカードが外部インターフェースに挿入されると、接点金属滑走面が接点金属26に接する。この時点から、ICカードは、接点金属滑走面につけられたテーパに沿って挿入方向に対して斜めに滑りながら挿入されていく。挿入方向に対して斜めに滑りながら挿入されれば、挿入力に対して反作用する力、例えば摩擦力は挿入方向に対して斜め方向に働く。摩擦力が挿入方向に対して斜め方向に働けば、摩擦力が挿入方向に沿ってダイレクトに働く場合に比較して、指先に伝わる抵抗感は小さくなる。例えばこのような現象を一つの要因として操作感はソフトになる。
〔第10の構造〕
図23Aはこの発明の一実施形態に係るICカードが有する第10の構造の一例を示す平面図、図23Bは機器挿入面側から見た側面図である。
この発明の一実施形態に係るICカードでは、カード端子面のうち、凹部13の周囲が低くされており、段差37が有る。
図23A、図23Bに示すように、本第10の構造では、段差37の幅が、電子機器への挿入方向に向かって広くなっている。このため、段差37の電子機器への挿入方向に沿った側面38、39には、挿入方向に向かって広くなるようなテーパがつく。その角度θ5の一例は、挿入方向に対して約1°である。また、本例では、段差37の側面38、39の一部が挿入方向に一致している。このため、側面38、又は39から測定した角度θ6は約179°になる。もちろん、これら角度θ2、θ3は一例であって、約1°、約179°に限られることはない。
次に、第10の構造による代表的な効果について説明する。
第10の構造では、段差37の幅が電子機器への挿入方向に向かって広くなっている。この構造を利用し、電子機器のカードスロット内に、ICカードアライメント用のガイドを設けることが可能となる。図24A、図24Bに、ガイド付カードスロットの一例を示す。
図24Aはガイド付きカードスロットのICカード挿入面側から見た側面図、図24BはICカード挿入を概略的に示した図である。
図24Aに示すように、電子機器200のカードスロット201内には、ガイド202が設けられている。この一例に係るガイド202は、カードスロット201の上部に設けられ、カードスロット201の下部に向かって突出した突起状ガイドである。もちろん、ガイド202の形状は、図24Aに示す突起状ガイドに限られるものではない。
このようなガイド202を有するカードスロット201に、ベースカード(ICカード)11を挿入する。この際、挿入位置がずれていたとすると、図24Bに示すように、側面38、又は側面39のいずれかがガイド202に接触する。図24Bでは側面38が接触した場合を示している。この後、ベースカード(ICカード)11は、側面38につけられたテーパに沿ってカードスロット201に案内されるようになる。
このように、第10の構造によれば、例えば電子機器200のカードスロット201内に、ICカードアライメント用のガイド202を新たに設けることが可能となる、という効果を得ることができる。
次に、この発明の一実施形態に係るICカードに用いられる半導体集積回路装置パッケージに施された工夫について説明する。
配線基板3には、カード端子4を、半導体集積回路チップ8に電気的に接続するために、接続部7が設けられる。接続部7の形態はいくつかあり、代表的な形態を図25A〜図25C、図26A、及び図26Bに示す。
図25Aに示す接続部7は、一般に“スルーホール”と呼ばれる形態である。スルーホールは、配線基板3の絶縁性基板41に設けられた穴である。この穴の周囲には導電物が形成されている。カード端子4は、穴の周囲に形成された導電物を介して配線6に接続される。
図25Bに示す接続部7は、図25Aに示したスルーホールに準じた形態であるが、異なるところは、例えば絶縁性基板41に設けられた穴を、導電物により埋め込んだことである。
図25Cに示す接続部7は、一般に“ブラインドビア”と呼ばれる形態である。ブラインドビアは、例えば絶縁性基板41に設けられた穴を、導電物により隠したものである。
図26Aに示す接続部7は、一般に“バンプ”と呼ばれる形態である。バンプは、例えば絶縁性基板41に設けられた穴に埋め込まれた導電物である。カード端子4は、穴に埋め込まれた導電物を介して配線6に接続される。
図26Bに示す接続部7は、一般に“ビアホール”と呼ばれる形態である。ビアホールは、例えば配線基板3が多層構造の場合に、途中の配線層まで形成される穴である。カード端子4は、ビアホールに形成された導電物、及び何層かの配線を介して配線6に接続される。
配線基板3に設けられる接続部7の形態は、例えばこれらのような形態により形成される。もちろん接続部7の形態は、図示した形態に限られるものではない。
さて、カード端子4には、例えば接点金属に繰り返し接触される。この際、カード端子4には、例えば配線基板3の平面方向に沿って機械的な力が繰り返し加わる。カード端子4自体は、配線基板3の平面方向に沿って形成されるため、上記機械的な力にはある程度耐え得る。しかし、接続部7は、例えば配線基板3の深さ方向に沿って形成されるため、上記機械的な力にはカード端子4ほど耐えることができない。このため、接続部7に上記機械的な力が加わると、接続部7が破壊してしまう可能性がある。
図27A〜図27Cはそれぞれこの発明の一実施形態に係るICカードに用いられている半導体集積回路装置パッケージの一例を示す平面図である。
図27Aに示すように、一例に係るパッケージ1は、複数のカード端子4を持つ。複数のカード端子4の平面から見た形状は、それぞれストレート状である。そして各カード端子4に設けられる接続部7は、それぞれストレート状のカード端子4の中心50から偏在した位置に設けられる。さらに各接続部7は、図27Bに示すように、例えばストレート状の接続部領域51内に全て収まるように、例えば直線状に並べられる。これにより、接続部7は、例えばストレート状の接続部領域51内に全て形成される。そして、例えば図1Aに示したように、パッケージ1を、接続部領域51が機器挿入面に対して反対側に位置する向きとしてベースカード11に接着する。
このように接着すると、接続部7は、電子機器挿入面に対して反対側の位置に設けられるようになり、例えば図27Cに示すように、接続部7が、カード端子4の表面のうち、電子機器の端子、例えば接点金属と擦れ合う領域52以外の部分に設けることができる。
接続部7が、擦れ合う領域52以外に設けられれば、上記接続部7の破壊を抑制することができ、半導体集積回路チップの不慮の故障を抑制することができる。この結果、ICカードの、例えば寿命に関する信頼性を向上させることが可能となる。
次に、この発明の一実施形態に係るICカード、又はこのICカードに用いられる半導体集積回路装置パッケージに施すことが可能ないくつかの工夫を、この発明の変形例として説明する。
〔第1の変形例〕
図28Aは第1の変形例に係るICカードを示す平面図、図28Bは図28A中の28B−28Bに沿う断面図である。
図28Aに示すように、第1の変形例は、ベースカード11の凹部13の四隅に、オーバーハング53を設けている。オーバーハング53は凹部13の上方にオーバーハングし、例えばパッケージ1の四隅をカバーする。これにより、パッケージ1は、ベースカード11から離脱することが防止される。
〔第2の変形例〕
図29Aは第2の変形例に係るICカードを示す平面図、図29Bは図29A中の29B−29Bに沿う断面図である。
図29Aに示すように、第2の変形例は、オーバーハング53を、ベースカード11の凹部13の四辺に設けるようにしたものである。このようにしても、第1の変形例と同様に、パッケージ1の、ベースカード11からの不慮の離脱を防止することができる。
なお、第1、第2の変形例に係るオーバーハング53は、例えばベースカード11に作りつけても良いし、パッケージ1を凹部13の底に接着した後に、ベースカード11に取り付けるようにしても良い。
また、オーバーハング53をベースカード11に作りつけた場合、パッケージ1を、凹部13の底に接着することが困難になる。パッケージ1がオーバーハング53に引っかかってしまうためである。
しかし、このような困難は、パッケージ1を、例えばPTP(Paper Thin Package)に代表されるようなフレキシブルパッケージとすれば解消することができる。凹部13の上方にオーバーハング53があっても、例えばフレキシブルパッケージを撓ませることで、このパッケージを凹部13の底に挿入することができる。
〔第3の変形例〕
図30Aは第3の変形例に係るICカードを示す平面図、図30Bは図30A中の30B−30Bに沿う断面図である。
図30Aに示すように、第3の変形例は、ベースカード11のカード端子面上から、パッケージ1の一部分上にかけてカバー54を取り付けたものである。このようにしても、第1、第2の変形例と同様に、パッケージ1の、ベースカード11からの不慮の離脱を防止することができる。
さらに第3の変形例において、例えば接続部7上をカバー54にて被覆すれば、汚染源や水分等の接続部7を介したパッケージ1の内側への侵入を抑制できる効果がある。
カバー54としては、変形し難いプレート状のカバーの他、フレキシブルなシート状のものも使うことができる。
〔第4の変形例〕
図31Aは第4の変形例に係るICカードを示す平面図、図31Bは図31A中の31B−31Bに沿う断面図である。
図31Aに示すように、第4の変形例は、ベースカード11のカード端子面上から、パッケージ1の一部分上、さらにパッケージ1と凹部13との境界を覆うようにカバー55を取り付けたものである。このようにしても、第1、第2、第3の変形例と同様に、パッケージ1の、ベースカード11からの不慮の離脱を防止することができる。
さらに第4の変形例において、例えば接続部7上をカバー55にて被覆すれば、第3の変形例と同様に、汚染源や水分等の接続部7を介したパッケージ1の内側への侵入を抑制できる効果がある。
〔第5の変形例〕
図32Aは第5の変形例に係るICカードを示す平面図、図32Bは図32A中の32B−32Bに沿う断面図である。
図32Aに示すように、第5の変形例は、パッケージ1と凹部13との境界を覆うようにカバー56を取り付けたものである。このようにしても、第1、第2、第3の変形例と同様に、パッケージ1の、ベースカード11からの不慮の離脱を防止することができる。
この第5の変形例のように、例えば接続部7上は、必ずしもカバー56にて被覆する必要は無い。
〔第6の変形例〕
図33は第6の変形例に係る半導体集積回路装置パッケージを示す平面図である。
図33に示すように、第6の変形例は、ストレート状のカード端子4の長さL1を、図1等に示したストレート状のカード端子4に比べて短くしたものである。
このようにストレート状のカード端子4の長さL1は、例えば外部インターフェースに応じて、様々に変更することが可能である。
〔第7の変形例〕
図34は第7の変形例に係る半導体集積回路装置パッケージを示す平面図である。
図34に示すように、第7の変形例は、カード端子4のパターンを、ストレート状から、ランド状にしたものである。
このようにカード端子4のパターンは、ストレート状に限られるものではなく、例えば外部インターフェースに応じて、様々なデザインが可能である。
〔第8の変形例〕
本第8の変形例では、半導体集積回路チップ8の一例を挙げる。
図35Aは第8の変形例に係る半導体集積回路装置パッケージを示す平面図、図35Bは図35A中の35B−35B線に沿う断面図である。
図35A、図35Bに示すように、パッケージ1内に収容される半導体集積回路チップ8の一例は、不揮発性半導体メモリチップである。不揮発性半導体メモリの一例としては、EEPROM、例えばフラッシュメモリを挙げることができる。しかし、不揮発性半導体メモリとしては、EEPROM、例えばフラッシュメモリ以外の不揮発性半導体メモリを使うことが可能である。
〔第9の変形例〕
図36Aは第9の変形例に係る半導体集積回路装置パッケージを示す平面図、図36Bは図36A中の36B−36B線に沿う断面図である。
図36A、図36Bに示すように、第9の変形例は、パッケージ1内に収容される半導体集積回路チップ8の数を複数としたものである。
このようにチップ8の数は一つに限らず、複数でも良い。また、本第7の変形例では、4つの不揮発性半導体メモリチップが収容されている例を示している。
〔第10の変形例〕
図37Aは第10の変形例に係る半導体集積回路装置パッケージを示す平面図、図37Bは図37A中の37B−37B線に沿う断面図である。
図37A、図37Bに示すように、第10の変形例では、不揮発性半導体メモリチップ8-1及びメモリコントローラチップ8-2とが、パッケージ1内に収容されている。コントローラチップ8-2には、メモリチップ8-1をコントロールするコントロール回路が集積される。
このようにメモリチップ8-1及びコントローラチップ8-2を、パッケージ1内に収容するようにしても良い。
なお、コントローラチップ8-2にはメモリチップ8-1をコントロールするコントロール回路の他、データ処理を行う演算回路を集積することも可能である。
〔第11の変形例〕
図38Aは第11の変形例に係る半導体集積回路装置パッケージを示す平面図、図38Bは図38A中の38B−38B線に沿う断面図である。
図38A、図38Bに示すように、第11の変形例では、不揮発性半導体メモリチップ8-1の上にメモリコントローラチップ8-2が積層されている。
このようにチップの上に、別のチップを積層して収容することも可能である。
なお、第10、第11の変形例では、不揮発性半導体メモリ、及びメモリコントローラを別々のチップとしたが、これらを1チップに収容することも可能である。
以上、この発明を一実施形態及び第1〜第11の変形例により説明したが、この発明は、一実施形態及び第1〜第11の変形例に限定されるものではなく、その実施にあたっては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。
また、一実施形態に開示した様々な工夫は、単独で実施することが可能であるが、適宜組み合わせて実施することも、もちろん可能である。
また、一実施形態には、種々の段階の発明が含まれており、一実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
図1Aはこの発明の一実施形態に係るICカードを示す平面図、図1Bは図1A中の1B−1B線に沿う断面図、図1Cは図1A中の1C−1C線に沿う断面図。 図2Aはこの発明の一実施形態に係るICカードに用いられるベースカードの一例を示す平面図、図2Bは図2A中の2B−2B線に沿う断面図、図2Cは図2A中の2C−2C線に沿う断面図。 図3は凹部の一形成例を示す平面図。 図4A及び図4Bはそれぞれこの発明の一実施形態に係るICカードに用いられる半導体集積回路装置パッケージの一例を示す平面図、図4Cは図4A及び図4B中の4C−4C線に沿う断面図、図4Dは図4A及び図4B中の4D−4D線に沿う断面図。 図5A及び図5Bはそれぞれ一例に係る半導体集積回路装置パッケージの製造に用いられる配線基板の一例を示す斜視図。 図6A〜図6Dはそれぞれ一例に係る半導体集積回路装置パッケージの製造方法を示す斜視図。 図7A及び図7Bはそれぞれこの発明の一実施形態に係るICカードによる代表的な効果を示す断面図。 図8Aはこの発明の一実施形態に係るICカードが有する第1の構造の一例を示す断面図、図8Bは第1の構造による代表的な効果を示す断面図。 図9Aはこの発明の一実施形態に係るICカードが有する第2の構造の一例を示す断面図、図9Bは第2の構造による代表的な効果を示す断面図。 図10Aは第2の構造を拡大して示す断面図、図10Bは第2の構造が持つ事情を示す断面図。 図11Aは第3の構造を拡大して示す断面図、図11Bは第3の構造による代表的な効果を示す断面図。 図12A〜図12Cはそれぞれこの発明の一実施形態に係るICカードが有する第3の構造の例を示す斜視図。 図13A〜図13Cはそれぞれ第4の構造の背景を説明するための断面図。 図14Aはこの発明の一実施形態に係るICカードが有する第4の構造の一例を示す断面図、図14B及び図14Cはそれぞれ第4の構造による代表的な効果を示す断面図。 図15A及び図15Bはそれぞれ第5の構造の背景を説明するための斜視図。 図16Aはこの発明の一実施形態に係るICカードが有する第5の構造の一例を示す斜視図、図16Bは第5の構造による代表的な効果を示す斜視図。 図17A及び図17Bは第6の構造の背景を説明するための断面図。 図18Aはこの発明の一実施形態に係るICカードが有する第6の構造の一例を示す斜視図、図18Bは第6の構造による代表的な効果を示す断面図。 図19はこの発明の一実施形態に係るICカードが有する第7の構造の一例を示す断面図。 図20はこの発明の一実施形態に係るICカードが有する第7の構造の変形例を示す断面図。 図21Aはこの発明の一実施形態に係るICカードが有する第8の構造の一例を示す平面図、図21Bは第8の構造による代表的な効果を示す図。 図22Aはこの発明の一実施形態に係るICカードが有する第9の構造の一例を示す平面図、図22Bは第9の構造による代表的な効果を示す図。 図23Aはこの発明の一実施形態に係るICカードが有する第10の構造の一例を示す平面図、図23Bは機器挿入面側から見た側面図。 図24Aはガイド付きカードスロットのICカード挿入面側から見た側面図、図24BはICカード挿入を概略的に示した図。 図25Aは接続部の第1例を示す断面図、図25Bは接続部の第2例を示す断面図、図25Cは接続部の第3例を示す断面図。 図26Aは接続部の第4例を示す断面図、図26Bは接続部の第5例を示す断面図。 図27A〜図27Cはそれぞれこの発明の一実施形態に係るICカードに用いられる半導体集積回路装置パッケージの一例を示す平面図。 図28Aは第1の変形例に係るICカードを示す平面図、図28Bは図28A中の28B−28Bに沿う断面図。 図29Aは第2の変形例に係るICカードを示す平面図、図29Bは図29A中の29B−29Bに沿う断面図。 図30Aは第3の変形例に係るICカードを示す平面図、図30Bは図30A中の30B−30Bに沿う断面図。 図31Aは第4の変形例に係るICカードを示す平面図、図31Bは図31A中の31B−31Bに沿う断面図。 図32Aは第5の変形例に係るICカードを示す平面図、図32Bは図32A中の32B−32Bに沿う断面図。 図33は第6の変形例に係る半導体集積回路装置パッケージを示す平面図。 図34は第7の変形例に係る半導体集積回路装置パッケージを示す平面図。 図35Aは第8の変形例に係る半導体集積回路装置パッケージを示す平面図、図35Bは図35A中の35B−35B線に沿う断面図。 図36Aは第9の変形例に係る半導体集積回路装置パッケージを示す平面図、図36Bは図36A中の36B−36B線に沿う断面図。 図37Aは第10の変形例に係る半導体集積回路装置パッケージを示す平面図、図37Bは図37A中の37B−37B線に沿う断面図。 図38Aは第11の変形例に係る半導体集積回路装置パッケージを示す平面図、図38Bは図38A中の38B−38B線に沿う断面図。 図39Aは典型例に係るICカードを示す断面図、図39Bはその分解断面図。 図40はCOB型パッケージの外観を示す斜視図。
符号の説明
1…半導体集積回路装置パッケージ、2…接着剤、3…配線基板、4…カード端子、5…ダイボンド部、6…配線、7…接続部、8…半導体集積回路チップ、9…ボンディングワイヤ、10…絶縁性樹脂、11…ベースカード、13…凹部、14…ベースカード11の中心、15…凹部の中心、21…ダイサー、23…リブ、24…平面、25…機器挿入面に相対したベースカードの端部、26…接点金属、27…パッケージの側面、28…凹部の側面、29…面取り部、30…ばり、31…逃げ溝、32…突起部、33…段差部、34…ベースカードの側面、35…ベースカードの側面、36…カードスロット、37…段差、38…段差の側面、39…段差の側面、41…絶縁性基板、50…カード端子の中心、51…接続部領域、53…オーバーハング、54…カバー、55…カバー、56…カバー。

Claims (19)

  1. 配線基板と、前記配線基板に設けられた少なくとも1つの半導体集積回路チップと、前記少なくとも1つの半導体集積回路チップを被覆する絶縁性樹脂部とを有する半導体集積回路装置パッケージと、
    前記半導体集積回路装置パッケージの一表面に設けられ、電子機器の端子に対して再接触するための前記少なくとも1つの半導体集積回路チップと電気的に接続された複数のカード端子と、
    カード端子面を有し、このカード端子面に、前記半導体集積回路装置パッケージが貼り付けられる凹部を有し、前記半導体集積回路装置パッケージの前記一表面に相対した他表面が前記凹部の底に貼り付けられたベースカードと、を備え、
    前記ベースカードのカード端子面上から、前記半導体集積回路装置パッケージの一部分上にかけて設けられたカバーを、さらに有し、前記半導体集積回路パッケージ内の少なくとも1つの半導体集積回路チップと前記カード端子とのスルーホールが前記カバーにて被覆されていることを特徴とするICカード。
  2. 前記半導体集積回路装置パッケージは直方体パッケージであり、
    前記半導体集積回路装置パッケージの前記他表面には前記絶縁性樹脂が、前記半導体集積回路装置パッケージの前記一表面、及び前記他表面を除く4面には前記配線基板と前記絶縁性樹脂とが露出するとともに、前記4面はダイシングによって切断されてできた面であることを特徴とする請求項1に記載のICカード。
  3. 前記ベースカードの凹部は、前記ベースカードの中心から偏在した位置に設けられていることを特徴とする請求項1に記載のICカード。
  4. 前記半導体集積回路装置パッケージの複数のカード端子の表面の位置は、前記ベースカードを、前記カード端子面側表面を下にして平面上に置いた際、前記複数のカード端子の表面が前記平面に触れない位置にあることを特徴とする請求項1に記載のICカード。
  5. 前記ベースカードのカード端子面側表面のうち、少なくとも電子機器の端子が摺れ合う部分の表面の位置は、前記カード端子面側表面の他の部分の位置よりも低い位置にあり、かつ前記半導体集積回路装置パッケージの複数のカード端子の表面の位置と、公差の範囲内で同じ位置にあることを特徴とする請求項4に記載のICカード。
  6. 前記ベースカードの凹部の側面と前記ベースカードのカード端子面側表面が交わる角部に、面取り部が設けられていることを特徴とする請求項1に記載のICカード。
  7. 前記ベースカードの凹部の側面どうしが交わる隅部に、逃げ溝部が設けられていることを特徴とする請求項1に記載のICカード。
  8. 前記ベースカードの凹部の底に、突起部が設けられていることを特徴とする請求項1に記載のICカード。
  9. 前記ベースカードの凹部の底に、段差部が設けられていることを特徴とする請求項1に記載のICカード。
  10. 前記ベースカードの凹部の底に、突起部及び段差部が設けられていることを特徴とする請求項1に記載のICカード。
  11. 前記ベースカードの幅は、電子機器への挿入方向に向かって狭くなっていることを特徴とする請求項1に記載のICカード。
  12. 前記ベースカードの厚みは、電子機器への挿入方向に向かって薄くなっていることを特徴とする請求項1に記載のICカード。
  13. 前記半導体集積回路装置パッケージ内に設けられている少なくとも1つの半導体集積回路チップと前記複数のカード端子との各スルーホールは、前記複数のカード端子の各表面のうち、電子機器の端子と擦れ合う部分以外の部分に設けられていることを特徴とする請求項1に記載のICカード。
  14. 前記複数のカード端子の形状はストレート状であり、前記半導体集積回路チップと前記複数のカード端子との各スルーホールは、前記ストレート状のカード端子の中心から偏在した位置に設けられ、かつ電子機器挿入側と反対側の位置に設けられていることを特徴とする請求項13に記載のICカード。
  15. 前記各スルーホールは直線状に並んでいることを特徴とする請求項14に記載のICカード。
  16. 前記ベースカードの凹部の隅、あるいは前記ベースカードの凹部の側面に、前記凹部の上方にオーバーハングするオーバーハングが設けられていることを特徴とする請求項1に記載のICカード。
  17. 前記半導体集積回路装置パッケージ内に設けられている少なくとも1つ半導体集積回路チップは、不揮発性半導体メモリチップを含むことを特徴とする請求項1に記載のICカード。
  18. 前記半導体集積回路装置パッケージ内に設けられている少なくとも1つ半導体集積回路チップは、不揮発性半導体メモリチップと、メモリコントローラチップとを含むことを特徴とする請求項1に記載のICカード。
  19. 前記半導体集積回路装置パッケージ内に設けられている少なくとも1つ半導体集積回路チップは、不揮発性半導体メモリとメモリコントローラとを混載した混載メモリチップを含むことを特徴とする請求項1に記載のICカード。
JP2006221043A 2006-08-14 2006-08-14 Icカード Expired - Fee Related JP4620011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006221043A JP4620011B2 (ja) 2006-08-14 2006-08-14 Icカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006221043A JP4620011B2 (ja) 2006-08-14 2006-08-14 Icカード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002147914A Division JP2003346109A (ja) 2002-05-22 2002-05-22 Icカード及び半導体集積回路装置パッケージ

Publications (2)

Publication Number Publication Date
JP2006318508A JP2006318508A (ja) 2006-11-24
JP4620011B2 true JP4620011B2 (ja) 2011-01-26

Family

ID=37539057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221043A Expired - Fee Related JP4620011B2 (ja) 2006-08-14 2006-08-14 Icカード

Country Status (1)

Country Link
JP (1) JP4620011B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042683U (ja) * 1990-04-23 1992-01-10
JP2001298127A (ja) * 2000-04-18 2001-10-26 Hitachi Ltd 配線基板、半導体装置及びその製造方法
JP2002016189A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd Icパッケージ及びicパッケージの製造方法
JP2003346109A (ja) * 2002-05-22 2003-12-05 Toshiba Corp Icカード及び半導体集積回路装置パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61266299A (ja) * 1985-05-20 1986-11-25 三菱電機株式会社 カ−ドic
JPS62157276U (ja) * 1986-03-28 1987-10-06
JPS63288793A (ja) * 1987-05-20 1988-11-25 松下電器産業株式会社 Icカ−ド
JPH0753988Y2 (ja) * 1987-09-14 1995-12-13 凸版印刷株式会社 Icカード
FR2625000B1 (fr) * 1987-12-22 1991-08-16 Sgs Thomson Microelectronics Structure de carte a puce
JPH02198897A (ja) * 1989-01-27 1990-08-07 Matsushita Electric Ind Co Ltd Icカード
JPH06206393A (ja) * 1991-05-15 1994-07-26 Casio Comput Co Ltd 半導体収納装置
FR2734071B1 (fr) * 1995-05-11 1997-06-06 Schlumberger Ind Sa Carte de paiement electronique a module interchangeable
JP2843804B2 (ja) * 1997-05-26 1999-01-06 株式会社エヌ・ティ・ティ・テレカ Icカード及びicカードリーダ・ライタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042683U (ja) * 1990-04-23 1992-01-10
JP2001298127A (ja) * 2000-04-18 2001-10-26 Hitachi Ltd 配線基板、半導体装置及びその製造方法
JP2002016189A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd Icパッケージ及びicパッケージの製造方法
JP2003346109A (ja) * 2002-05-22 2003-12-05 Toshiba Corp Icカード及び半導体集積回路装置パッケージ

Also Published As

Publication number Publication date
JP2006318508A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
JP2003346109A (ja) Icカード及び半導体集積回路装置パッケージ
US8395268B2 (en) Semiconductor memory device
US9377825B2 (en) Semiconductor device
US20080173995A1 (en) Memory card and manufacturing method of the same
KR920006329B1 (ko) 카드구조 및 ic카드
KR100269848B1 (ko) 카드형 기억장치
JP4867990B2 (ja) メモリカード
US8080868B2 (en) Semiconductor memory device and semiconductor memory card
JP5337110B2 (ja) 半導体記憶装置
US20060202041A1 (en) Integrated circuit card and a method for manufacturing the same
US6843421B2 (en) Molded memory module and method of making the module absent a substrate support
US20100187690A1 (en) Semiconductor device
JP2009259207A (ja) 半導体メモリカードとそれに用いられる半導体メモリデバイス
US7120029B2 (en) IC card and method of manufacturing the same
US20170243045A1 (en) Fingerprint identification module and manufacturing method thereof
JP2005122657A (ja) Icカード
US10187975B2 (en) Multilayer substrate and electronic device
JP4599370B2 (ja) Icカード
US20160179135A1 (en) Electronic apparatus having two circuit boards electrically connected to each other
JP4620011B2 (ja) Icカード
US20090057916A1 (en) Semiconductor package and apparatus using the same
KR100789893B1 (ko) 메모리 카드 및 여기에 사용되는 메모리 소자
US7837120B1 (en) Modular memory card and method of making same
JP2003067695A (ja) 半導体装置
KR20080114062A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees