JP4867990B2 - メモリカード - Google Patents

メモリカード Download PDF

Info

Publication number
JP4867990B2
JP4867990B2 JP2008512131A JP2008512131A JP4867990B2 JP 4867990 B2 JP4867990 B2 JP 4867990B2 JP 2008512131 A JP2008512131 A JP 2008512131A JP 2008512131 A JP2008512131 A JP 2008512131A JP 4867990 B2 JP4867990 B2 JP 4867990B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
memory card
groove
rigidity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008512131A
Other languages
English (en)
Other versions
JPWO2007123143A1 (ja
Inventor
英信 西川
大道 光明寺
篤信 岩本
博之 山田
修一 武田
繁 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008512131A priority Critical patent/JP4867990B2/ja
Publication of JPWO2007123143A1 publication Critical patent/JPWO2007123143A1/ja
Application granted granted Critical
Publication of JP4867990B2 publication Critical patent/JP4867990B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Credit Cards Or The Like (AREA)

Description

本発明は、メモリカードに関する。
近年、情報を記録する記録媒体の一つとしてメモリチップを内蔵したメモリカードが利用されている。メモリカードは携帯性に優れているため、携帯型情報端末や携帯電話などの携帯型電子機器の記録媒体として広く使用されている。そして、携帯型電子機器は、携帯性向上などの観点から年々小型化および薄型化が進められ、これに伴ってメモリカードの小型化および薄型化が要求されている。
その要求を満たすために、メモリカードの製造において、メモリチップの電極と回路基板上の電極とを金ワイヤなどのワイヤボンディングを利用して接続し実装している。具体的には、例えば、まず、接着剤や両面接着テープによりリードフレーム上に接着されたメモリチップ上にもう１つのメモリチップを少しずらして積層する。つぎに、２つのメモリチップの電極およびリードフレーム上に接着されたコントロールチップの電極を金ワイヤを介してリードフレームに接続する。これにより、メモリカードを薄型化する技術が開示されている（例えば、特許文献１参照）。
また、メモリチップやコントロールチップを樹脂材料を介して回路基板上にフリップチップ実装する方法なども行われている。
ところが、特許文献１のメモリカードに示すように、一般的にメモリチップやコントロールチップはシリコン材料により形成され、回路基板はガラスエポキシ樹脂により形成されているものが多い。そして、ガラスエポキシ樹脂はシリコンよりも熱膨張率が大きいため、接合時の温度から常温まで低下すると、回路基板はメモリチップよりも大きく収縮する。しかし、回路基板の実装面にはメモリチップが接合されているため、実装面での収縮が抑制される。その結果、回路基板は、メモリチップの実装面側へと凸状に撓み、等価的に回路基板の厚さが厚くなるため、メモリカードの薄型化に対して課題となっている。なお、回路基板の撓みは、例えば熱圧着などにより、加熱状態で平坦な回路基板にメモリチップを接合した後、回路基板およびメモリチップの温度を常温まで下降させるので、接合時の温度が高温であるほど顕著となる。すなわち、回路基板とメモリチップとの接合時の温度と常温との差が大きいほど、回路基板の撓み量が大きくなる。
さらに、メモリチップを接着剤を介して回路基板に接合する場合にも、接着剤の凝固に伴う収縮により、回路基板が実装面側へと凸状に撓む場合がある。これは、メモリチップと回路基板の剛性の差に起因し、剛性の小さい回路基板にその影響が大きく生じることによる。
また、回路基板の実装面側の収縮はメモリチップで抑制されるため、その接合部である電極に大きな応力が内在することになる。その結果、使用環境下での熱履歴や外部負荷により、接合強度の低下や剥離などが発生しやすく信頼性に課題がある。
上記のように、メモリチップと、回路基板や接着剤との熱膨張係数差や収縮量の差によるメモリカードの撓みの発生や接続信頼性の低下などが大きな問題となっている。
特開２００４−１３７３８号公報
本発明のメモリカードは、半導体チップと、半導体チップが主面側に実装され、少なくとも主面または主面の反対側の面の線状領域に形成された剛性低減部を有する回路基板と、回路基板の主面側に半導体チップを覆うカバー部と、を少なくとも備え、回路基板が、剛性低減部により主面側へ凸状に撓む複数の凸状領域を有する。
この構成により、回路基板の撓みを抑制した薄型のメモリカードを実現できる。また、半導体チップと回路基板との応力（特に、接続されるバンプと電極間）を低減して、接続などの信頼性に優れたメモリカードが得られる。
以下、本発明の実施の形態におけるメモリカードについて、図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるメモリカード１の構成を示す平面図である。図２は図１のメモリカード１の２−２線断面図で、図３は図１のメモリカード１の３−３線断面図である。図１では、メモリカード１の内部構造の理解を容易にするために、カバー部７１については輪郭のみを破線で示し、半導体チップの実装に利用される封止樹脂層については図示を省略している（図４から図８においても同様）。また、図２と図３では、回路基板２の撓みを実際よりも大きく描いている（図９と図１０においても同様）。
本実施の形態では、メモリカード１として、マイクロＳＤメモリカード（ｍｉｃｒｏ ｓｅｃｕｒｅ ｄｉｇｉｔａｌ ｍｅｍｏｒｙ ｃａｒｄ）を例に説明する。通常、メモリカード１の長さと幅（図１中の左右方向と上下方向の大きさ）および厚さ（図２と図３中の上下方向の大きさ）は、それぞれ、１５ｍｍ、１１ｍｍおよび１ｍｍである。また、便宜上、図２と図３中の上側および下側をそれぞれ、メモリカード１の上側および下側として説明する。以下の各実施の形態においても同様である。また、以下では、線状領域として第１線状領域と第２線状領域、剛性低減部として第１剛性低減部と第２剛性低減部、および半導体チップとして第１半導体チップと第２半導体チップを有する構成のメモリカードを例に説明する。
図１から図３に示すように、メモリカード１は、略矩形状の回路基板２と、ボールバンプ（いわゆる「スタッドバンプ」であり、以下、単に「バンプ」と記す）３３を挟んで回路基板２の上側の主面（以下、「上面」と記す）２１上に実装された第１半導体チップ３と、バンプ５３を挟んで回路基板２の上面２１に実装された第２半導体チップ５と、第１半導体チップ３および第２半導体チップ５と回路基板２との間に介在する封止樹脂層４１、４２と、回路基板２の上面２１にはんだを用いて実装される抵抗やコンデンサなどの微細なチップ部品６と、回路基板２の上面２１に第１半導体チップ３、第２半導体チップ５、封止樹脂層４１、４２およびチップ部品６を覆うカバー部７１を備える。ここで、カバー部７１は、回路基板２の上面２１において、例えば熱可塑性樹脂などのインサート成形により第１半導体チップ３などを被覆するように形成される。
回路基板２は、主にガラスエポキシ樹脂で形成され、図２や図３に示すように、第１半導体チップ３が接合される電極２１１と、第２半導体チップ５が接合される電極２１２と、チップ部品６が接合される電極２１３をその上面２１に備える。さらに、回路基板２の下側の主面（以下、「下面」と記す。）２２には、外部の電子機器と接続するための複数の外部電極２２１を備える。このとき、外部電極２２１は、回路基板２の下面２２から上面２１へと連通するスルーホール（図示せず）を介して、上面２１上に設けられている配線と電気的に接続される。
また、図１と図２に示すように、回路基板２の上面２１には、第１半導体チップ３が実装される幅方向（図１中の上下方向）に沿って伸びる直線状の第１線状領域２０２に、第１剛性低減部として第１溝２３が形成されている。同様に、図１と図３に示すように、第１半導体チップ３が実装される第１溝２３に垂直な長手方向（すなわち、図１中の左右方向）に沿って伸びる直線状の第２線状領域２０３に、第２剛性低減部として第２溝２４が形成されている。なお、図２や図３では、第１溝２３と第２溝２４の幅および深さを実際よりも大きく描いている。
ここで、第１溝２３と第２溝２４は、少なくとも回路基板２の上面２１と第１半導体チップ３とが対向する領域のおよそ中心（すなわち、長手方向および幅方向の中央）において直交して設けることが好ましいが、特に限定されるものではない。このとき、第１溝２３と第２溝２４の断面形状は、図２と図３に示すように、幅および深さが、例えば５０μｍの略半楕円形で形成される。なお、第１溝２３と第２溝２４の断面形状は、略半楕円形以外に、半円形、三角形や矩形などの形状でもよい。そして、第１溝２３や第２溝２４などは、例えばエッチング加工、レーザ加工や切削加工などにより形成される。
また、第１半導体チップ３や第２半導体チップ５は、主にシリコン材料で形成されたベアチップであり、一般にガラスエポキシ樹脂からなる回路基板２よりも、その熱膨張率（熱膨張係数）が小さい。具体的には、第１半導体チップ３や第２半導体チップ５の熱膨張率は約２ｐｐｍ／℃〜３ｐｐｍ／℃であり、回路基板２の熱膨張率は約１５ｐｐｍ／℃である。
このとき、例えば第１半導体チップ３は各種情報を記憶するメモリチップであり、第２半導体チップ５は第１半導体チップ３を制御するコントロールチップなどである。そして、第１半導体チップ３は電極上に形成されたバンプ３３を備え、バンプ３３は封止樹脂層４１により回路基板２の電極２１１に接合（接触が保たれている状態を含む。）されている。同様に、第２半導体チップ５は電極上に形成されたバンプ５３を備え、バンプ５３は封止樹脂層４２により回路基板２の電極２１２に接合（接触が保たれている状態を含む。）されている。このとき、封止樹脂層４１、４２は、例えばフィルム状の樹脂材料である非導電性樹脂フィルム（ＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））を回路基板２の上面２１に貼付することにより形成される。
そして、本実施の形態のメモリカード１の製造においては、まず、第１半導体チップ３と第２半導体チップ５を回路基板２に、例えばＮＣＦを介して押圧しながら、約１９０〜２００℃に加熱し、熱圧着する。これにより、ＮＣＦが加熱・硬化して封止樹脂層４１、４２が形成され、第１半導体チップ３と第２半導体チップ５が回路基板２と接合される。
つぎに、第１半導体チップ３と第２半導体チップ５は、平坦な状態で実装装置に保持された回路基板２に熱圧着された後、各半導体チップや回路基板２の温度は常温（約２５℃）まで下がる。このとき、メモリカード１では、温度の低下により、第１半導体チップ３、第２半導体チップ５と回路基板２がそれぞれの熱膨張率に応じて収縮する。そして、上述したように、第１半導体チップ３と第２半導体チップ５の熱膨張率は回路基板２の熱膨張率よりも小さいので、回路基板２は第１半導体チップ３や第２半導体チップ５よりも大きく収縮する。しかし、回路基板２の上面２１は、第１半導体チップ３と第２半導体チップ５が接合されているために、その収縮が抑制される。一方、回路基板２の下面２２は規制がないので、温度の低下とともに収縮する。これにより、回路基板２が上面２１側へと凸状に撓む。
なお、第２半導体チップ５近傍の回路基板２の撓みは、第２半導体チップ５が第１半導体チップ３に比べて形状が小さいため、第１半導体チップ３近傍の回路基板２の撓みに比べて小さい。
このとき、従来構成のように、回路基板上に第１剛性低減部である第１溝や第２剛性低減部である第２溝が形成されていない場合、回路基板の第１半導体チップ近傍の回路基板は、第１半導体チップの略中心と対向する位置を頂点として放射状（球面状）に撓む。さらに、第１半導体チップや第２半導体チップが実装されていない回路基板の他の領域も、上記撓みに追従して撓み、結果的に回路基板全体が大きく撓むことになる。
これに対して、本実施の形態のメモリカード１は、回路基板２の上面２１に設けた第１剛性低減部の第１溝２３により、回路基板２の剛性が第１溝２３の位置で低減される。その結果、図２に示すように、回路基板２の第１溝２３の両側の領域がそれぞれ個別に、その上面２１側へと凸状に撓む。
また、回路基板２の上面２１に設けた第２剛性低減部の第２溝２４により、回路基板２の剛性が第２溝２４の位置で低減される。これにより、図３に示すように、回路基板２の第２溝２４の両側の領域がそれぞれ個別に、その上面２１側へと凸状に撓む。
つまり、回路基板２において、第１溝２３や第２溝２４で区切られた複数（上記の場合４つ）の領域がそれぞれ個別に撓むことになる。そのため、第１溝や第２溝を設けない回路基板において全体が一体的に撓む場合と比べて、回路基板２の全体的な撓み（回路基板２の撓みの頂点から撓みの下端までの厚さ方向における距離）を抑制することができる。
具体的に、メモリカード１では、回路基板２と熱膨張率が異なる第１半導体チップ３を実装しても、第１溝や第２溝により、第１半導体チップ３の実装で生じる回路基板２の上面２１側への凸状の撓みが、分割された状態の複数の凸状領域２０１として形成される。そして、複数の凸状領域２０１により、回路基板２全体の撓みが抑制される。ここで、回路基板２の撓みの曲率を同じと仮定すれば、例えば２つの凸状領域の分割により撓み量は１／２程度に低減できる。その結果、回路基板２の実質的な厚みが小さくなり、メモリカード１を薄型化できる。
また、第１溝２３や第２溝２４により、封止樹脂層である、例えばＮＣＦなどの硬化に伴う収縮による回路基板２の撓みも、同様に抑制することができる。これにより、例えば熱膨張率がほぼ等しく、剛性率の異なる半導体チップと回路基板とを用いてメモリカードを構成する場合に、熱膨張率の異なる封止樹脂層を用いても回路基板の撓みを緩和することができる。
本実施の形態のメモリカード１は、第１溝２３が形成される第１線状領域２０２が第１半導体チップ３と重なる位置（特に、長手方向における第１半導体チップ３の中央近傍の位置）に配置される。これにより、第１溝２３を設けない場合に生じる撓みの頂点近傍において、回路基板２の剛性を低下させて、第１半導体チップ３の実装に起因する撓みを抑制することができる。同様に、第２溝２４が形成される第２線状領域２０３が、第１線状領域２０２に直交するとともに第１半導体チップ３と重なる位置（特に、幅方向における第１半導体チップ３の中央近傍の位置）に配置される。これにより、第２溝２４を設けない場合に生じる撓みの頂点近傍において、回路基板２の剛性を低下させて、第１半導体チップ３の実装に起因する撓みをさらに抑制することができる。
また、本実施の形態のメモリカード１は、回路基板と半導体チップとの収縮量の差で半導体チップのバンプと回路基板の電極間の接合部に発生する応力を、各剛性低減部により、緩和・低減し、接続などの信頼性に優れたものである。
また、本実施の形態のメモリカード１は、熱可塑性樹脂によるカバー部７１のインサート成形の際に、回路基板２を金型に押圧した状態でカバー部７１を形成できるため、回路基板２の撓みをより一層抑制することができる。さらに、カバー部７１のインサート成形時に、第１溝２３や第２溝２４が熱可塑性樹脂で埋設される。これにより、第１溝２３と第２溝２４による剛性の低下を補償して回路基板２の剛性、特に曲げ剛性を向上させ、変形に強いメモリカードを実現できる。
なお、本実施の形態では、回路基板に第１剛性低減部である第１溝と第２剛性低減部である第２溝を設けた例で説明したが、これに限られず、どちらか一方でもよい。また、第１溝と第２溝を直交する構成で説明したが、任意の角度で交差する構成としてもよい。さらに、複数の線状領域に複数の溝を設けてもよい。
また、本実施の形態では、回路基板に第１剛性低減部である第１溝と第２剛性低減部である第２溝を、形状の大きい第１半導体チップと対向する領域で直交（交差）する例で説明したが、これに限られない。例えば、交差する位置は、回路基板内であれば任意である。
また、本実施の形態では、第１剛性低減部の第１溝や第２剛性低減部の第２溝を、回路基板の上面に形成した例で説明したが、これに限られない。例えば、回路基板の下面に設けてもよく、両面に設けてもよい。このとき、必ずしも、回路基板の上面および下面の同じ位置に第１剛性低減部や第２剛性低減部を設けなくてもよいが、各剛性低減部の数は、主面に多く設けることが好ましい。これにより、回路基板を半導体チップ側に凸状に撓みやすくできる。
（第２の実施の形態）
以下に、本発明の第２の実施の形態におけるメモリカード１ａについて、図４を用いて説明する。図４は、本発明の第２の実施の形態におけるメモリカード１ａの構成を示す平面図である。
図４に示すメモリカード１ａは、回路基板２の第１線状領域２０２の第１剛性低減部と第２線状領域２０３の第２剛性低減部として、第１溝や第２溝に変えて、例えば複数の円形状の貫通穴２５を配列して構成した点で、図１から図３に示すメモリカード１とは異なる。他の構成要素は同様であるので、同じ符号を付して説明する。なお、本実施の形態では、回路基板２を貫通する貫通穴２５の開口形状として、円形を例に説明するが、これに限られない。例えば、貫通穴２５の開口形状として、矩形や楕円形などの各種形状でもよく、同様の効果が得られる。
すなわち、図４に示すように、メモリカード１ａの第１線状領域２０２の第１剛性低減部、第２線状領域２０３の第２剛性低減部として、複数の貫通穴２５を形成して、第１剛性低減部と第２剛性低減部で回路基板２の剛性を低下させるものである。このとき、貫通穴は、例えばエッチング加工、レーザ加工、切削加工や打ち抜き加工などにより形成される。
これにより、第１の実施の形態と同様に、回路基板２上の第１線状領域２０２と第２線状領域２０３により区切られた複数の領域がそれぞれ個別に上面２１側へと凸状に撓み凸状領域を形成する。その結果、回路基板２全体の撓みを抑制し薄型化できるとともに、回路基板の電極と各半導体チップのバンプとの接続部の応力を低減し、信頼性に優れたメモリカードを実現できる。
この場合、一般に、メモリカードにおいて回路基板に貫通穴などを有する場合、異物などが回路基板の実装面側に浸入することを防止するために貫通穴の封止が必要となる。しかし、本実施の形態のメモリカード１ａは、カバー部７１のインサート成形時に、複数の貫通穴２５を熱可塑性樹脂で埋めて、封止することができる。その結果、貫通穴２５の封止工程を必要としないため、メモリカード１ａの製造を簡素化できる。
なお、本実施の形態では、複数の貫通穴２５を単なる穴として説明したが、これに限られない。例えば、複数の貫通穴の全て、または一部を回路基板２の上面２１と下面２２（図２と図３参照）を電気的に接続するスルーホールとして用いてもよい。これにより、回路基板の上下面の接続に対する利便性が向上する。
（第３の実施の形態）
以下に、本発明の第３の実施の形態におけるメモリカード１ｂについて、図５Ａを用いて説明する。図５Ａは、本発明の第３の実施の形態におけるメモリカード１ｂの構成を示す平面図である。
図５Ａに示すメモリカード１ｂは、回路基板２の第１線状領域２０２に第１剛性低減部として１つの長円形の貫通穴２６と、第２線状領域２０３に第２剛性低減部として２つの長円形の貫通穴２６を設けた点で、図１から図３に示すメモリカード１とは異なる。他の構成要素は同様であるので、同じ符号を付して説明する。なお、本実施の形態では、回路基板２に設けた貫通穴２６の開口形状として、長円形を例に説明するが、これに限られない。貫通穴２６の開口形状として、例えば矩形や楕円形などの各種形状でもよく、同様の効果が得られる。
すなわち、図５Ａに示すように、メモリカード１ｂでは、第１線状領域２０２の第１剛性低減部と第２線状領域２０３の第２剛性低減部として貫通穴２６を形成して、第１剛性低減部と第２剛性低減部で回路基板２の剛性を低下させるものである。このとき、貫通穴は、例えばエッチング加工、レーザ加工、切削加工や打ち抜き加工などにより形成される。これにより、第１の実施の形態と同様に、回路基板２上の第１線状領域２０２と第２線状領域２０３により区切られた複数の領域がそれぞれ個別に上面２１側へと凸状に撓み凸状領域を形成する。その結果、回路基板２全体の撓みを抑制し薄型化できる。さらに、回路基板の電極と各半導体チップのバンプとの接続部の応力を低減し、接続の信頼性に優れたメモリカードを実現できる。
以下、本発明の第３の実施の形態におけるメモリカードの別の例について、図５Ｂを用いて説明する。
図５Ｂは、本発明の第３の実施の形態におけるメモリカードの別の例の構成を示す平面図である。
図５Ｂに示すメモリカード１ｃは、回路基板２の第１線状領域２０２と第２線状領域２０３とが交差する領域に、第１剛性低減部および第２剛性低減部として十字型の貫通穴２６を設けるものである。これにより、メモリカード１ｂと同様の効果が得られる。
なお、十字型の貫通穴２６に代えて、例えばＴ字型の貫通穴を、回路基板２の第１線状領域２０２の第１剛性低減部および第２線状領域２０３の第２剛性低減部として設けてもよい。
（第４の実施の形態）
以下に、本発明の第４の実施の形態におけるメモリカード１ｄについて、図６を用いて説明する。図６は、本発明の第４の実施の形態におけるメモリカード１ｄの構成を示す平面図である。
図６に示すメモリカード１ｄは、回路基板２の第１線状領域２０２の第１剛性低減部と第２線状領域２０３の第２剛性低減部として、第１溝や第２溝に変えて、回路基板２の第１線状領域２０２と第２線状領域２０３で対向する端面から、対向する方向に一対の切り欠き２７を設けた点で、図１から図３に示すメモリカード１とは異なる。他の構成要素は同様であるので、同じ符号を付して説明する。
すなわち、図６に示すように、メモリカード１ｄでは、第１線状領域２０２の第１剛性低減部と第２線状領域２０３の第２剛性低減部として、それぞれに対向する一対の切り欠き２７を形成して、第１剛性低減部と第２剛性低減部で回路基板２の剛性を低下させるものである。このとき、切り欠きは、例えばエッチング加工、レーザ加工、切削加工や打ち抜き加工などにより形成される。これにより、第１の実施の形態と同様に、回路基板２上の第１線状領域２０２と第２線状領域２０３により区切られた複数の領域がそれぞれ個別に上面２１側へと凸状に撓み凸状領域を形成する。その結果、回路基板２全体の撓みを抑制し薄型化できる。さらに、回路基板の電極と各半導体チップのバンプとの接続部の応力を低減し、信頼性に優れたメモリカード１ｄを実現できる。
なお、本実施の形態では、対向する一対の切り欠きの片方のみが、第１半導体チップを実装する領域に切り込まれた状態で示したが、これに限られない。例えば、全ての切り欠きが第１半導体チップを実装する領域に切り込まれていてもよい。これにより、回路基板の撓みをさらに低減できる。
（第５の実施の形態）
以下に、本発明の第５の実施の形態におけるメモリカード１ｅについて、図７を用いて説明する。図７は、本発明の第５の実施の形態におけるメモリカード１ｅの構成を示す平面図である。
図７に示すメモリカード１ｅは、回路基板２の第１線状領域２０２の第１剛性低減部と第２線状領域２０３の第２剛性低減部として、第１溝や第２溝に変えて、回路基板２の第１線状領域２０２と第２線状領域２０３に、１つの切り欠き２７を設けた点で、図１から図３に示すメモリカード１とは異なる。他の構成要素は同様であるので、同じ符号を付して説明する。
すなわち、図７に示すように、メモリカード１ｅでは、第１線状領域２０２の第１剛性低減部と第２線状領域２０３の第２剛性低減部として、１つの切り欠き２７を形成して、第１剛性低減部と第２剛性低減部で回路基板２の剛性を低下させるものである。これにより、第１の実施の形態と同様に、回路基板２全体の撓みを抑制することができる。
また、本実施の形態のメモリカード１ｅの構成は、第４の実施の形態のように互いに対向する一対の切り欠き２７（図６参照）を形成するスペースがない場合や、一対の切り欠き２７を形成すると回路基板２の剛性が過剰に低下してしまう場合などに特に適するものである。
なお、本実施の形態では、第１線状領域２０２と第２線状領域２０３で回路基板の対向する端面において、片方の端面に１つの切り欠き２７を形成した例で説明したが、これに限られない。例えば、他方の端面に１つの切り欠き２７を形成してもよい。しかし、大きい形状の半導体チップが実装される領域に近い回路基板の端面に切り欠きを形成することが、剛性低減効果を大きくする上で好ましい。
（第６の実施の形態）
以下に、本発明の第６の実施の形態におけるメモリカード１ｆについて説明する。図８は本発明の第６の実施の形態におけるメモリカード１ｆの構成を示す平面図で、図９は図８のメモリカード１ｆの９−９線断面図である。
本実施の形態では、メモリカード１ｆとして、ミニＳＤメモリカード（ｍｉｎｉ ｓｅｃｕｒｅ ｄｉｇｉｔａｌ ｍｅｍｏｒｙ ｃａｒｄ）を例に説明する。通常、メモリカード１ｆの長さと幅（図８中の左右方向と上下方向の大きさ）および厚さ（図９中の上下方向の大きさ）は、それぞれ、２１．５ｍｍ、２０ｍｍおよび１．４ｍｍである。
図８と図９に示すように、メモリカード１ｆは、図１から図３に示すメモリカード１と同様に、略矩形状の回路基板２と、バンプ３３を挟んで回路基板２の上面２１上に実装された第１半導体チップ３と、第１半導体チップ３に隣接するとともにバンプ５３を挟んで回路基板２の上面２１上に実装された第２半導体チップ５と、第１半導体チップ３および第２半導体チップ５と回路基板２との間にそれぞれ介在する封止樹脂層４１、４２と、回路基板２の上面２１にはんだを用いて実装される抵抗やコンデンサなどの微細なチップ部品６と、回路基板２の上面２１に第１半導体チップ３、第２半導体チップ５、封止樹脂層４１、４２およびチップ部品６を覆うカバー部７１および回路基板２の下面２２の一部を覆うカバー部７２を備える。
ここで、カバー部７１、７２は、例えばエポキシ樹脂などの樹脂材料により形成された成型部品である。図９に示すように、カバー部７１は、回路基板２に実装された第１半導体チップ３と、第２半導体チップ５と、封止樹脂層４１、４２およびチップ部品６を収容する凹部７１１を備えている。そして、カバー部７１の凹部７１１の開口と回路基板２の上面２１とを対向させて、カバー部７１が回路基板２に取り付けられている。
回路基板２は、第１の実施の形態と同様に、主にガラスエポキシ樹脂で形成され、図９に示すように、第１半導体チップ３と、第２半導体チップ５およびチップ部品６がそれぞれ接合される電極２１１、２１２、２１３をその上面２１に備えている。そして、回路基板２は、外部の電子機器と接続するために複数の外部電極２２１をその下面２２に備えている。
また、本実施の形態では、回路基板２の上面２１に、図８と図９に示すように、隣接して配置された第１半導体チップ３と第２半導体チップ５との間を通って幅方向に伸びる直線状の第１溝２３ａが第１線状領域２０２の第１剛性低減部として形成されている。このとき、第１溝２３ａの断面形状は、図９に示すように、幅および深さが、例えば５０μｍの略半楕円形であるが、図面中では第１溝２３ａの幅および深さを実際よりも大きく描いている。なお、第１溝２３ａの断面形状は、半円形や三角形、矩形などの形状でもよく、例えばエッチング加工、レーザ加工や切削加工などにより形成される。
そして、第１半導体チップ３と第２半導体チップ５は、第１の実施の形態と同様に、主にシリコン材料で形成されたベアチップであり、一般にガラスエポキシ樹脂からなる回路基板２よりも、その熱膨張率が小さい。さらに、例えば第１半導体チップ３は各種情報を記憶するメモリチップであり、第２半導体チップ５は第１半導体チップ３を制御するコントロールチップなどである。
このとき、メモリカード１ｆは、第１半導体チップ３と第２半導体チップ５が熱圧着により回路基板２に接合されるため、接合後の温度の下降により、回路基板２がその上面２１側へと凸状に撓む。しかし、メモリカード１ｆは、第１剛性低減部である第１溝２３ａにより、その位置で回路基板２の剛性が低下しているため、図９に示すように、回路基板２の第１溝２３ａの両側の領域がそれぞれ個別に上面２１側へと凸状に撓んで複数の凸状領域２０１が形成される。そして、複数の凸状領域２０１により、第１の実施の形態と同様に、回路基板２全体の撓みが抑制される。
なお、本実施の形態のメモリカード１ｆでは、カバー部７１、７２が成型部品であるため、第１の実施の形態のメモリカード１のようにインサート成形でカバー部７１を回路基板２上に形成することにより、回路基板２の撓みを矯正するという効果はあまり期待できない。したがって、回路基板２全体の撓みを抑制できるメモリカード１ｆの構成は、成型部品のカバー部７１、７２により形成される限られた空間内に回路基板２を内蔵するメモリカードに適している。
また、本実施の形態では、隣接する半導体チップ間に溝を設けた例で説明したが、これに限られない。例えば、回路基板２の上面２１において、第１半導体チップ３や第２半導体チップ５が実装される領域に、第１溝２３ａに垂直な長手方向に伸びるもう１つの溝を第２剛性低減部として形成してもよい。すなわち、少なくとも第１半導体チップ３や第２半導体チップ５に対向する第２線状領域を設け、第２線状領域に第２剛性低減部として第２溝を形成してもよい。これにより、凸状領域の数をさらに増やし、回路基板２全体の撓みをより一層抑制することができる。
また、本実施の形態では、第１溝２３ａを設けた例のみで説明したが、これに限られない。例えば、第１半導体チップ３や第２半導体チップ５が実装され、回路基板２の温度が常温まで下降した後に、第１溝２３ａに樹脂などを充填して硬化させてもよい。これにより、回路基板２の第１溝２３ａによる剛性低下を補償して、回路基板２の剛性を向上させ、外部負荷による変形などに強いメモリカードが実現できる。
（第７の実施の形態）
以下に、本発明の第７の実施の形態におけるメモリカード１ｇについて、図１０を用いて説明する。図１０は、本発明の第７の実施の形態におけるメモリカード１ｇの構成を示す断面図である。
図１０に示すメモリカード１ｇは、第１半導体チップ３を回路基板２の上面２１に接着剤や両面接着テープなどで接合し、第１半導体チップ３の上面３１（回路基板２側とは反対側の面）に第２半導体チップ５を接着剤や両面接着テープなどで接合した点で、第１の実施の形態とは異なる。他の構成要素は図１から図３と同様であるため、同じ符号を付して説明する。
すなわち、図１０に示すように、メモリカード１ｇでは、第１半導体チップ３と第２半導体チップ５はバンプを備えていない。そのため、各半導体チップの電極は、例えば金ワイヤなどのワイヤボンディングにより回路基板２上の電極と電気的に接続されている。
上記構成のメモリカード１ｇでは、積層された第１半導体チップ３と第２半導体チップ５を回路基板２に接合する場合、回路基板２上の同一箇所に対して加熱を伴う半導体チップの押圧を２回行うことになる。そのため、各半導体チップを個別に回路基板２に積層する場合に比べて、複数回の熱履歴により回路基板２の撓みが大きくなる。しかし、第１剛性低減部を備えた回路基板２により、その全体的な撓みを抑制することができるので、複数の半導体チップを積層して大きな撓みを生じるメモリカードにも適している。
本実施の形態のメモリカード１ｇによれば、第１の実施の形態と同様に、第１半導体チップ３と重なる第１線状領域２０２に第１溝２３ｂを形成することにより、回路基板２に複数の凸状領域２０１を形成して回路基板２全体の撓みを抑制することができる。
なお、本実施の形態では、回路基板の上面に第１剛性低減部として第１溝を設けた例で説明したが、これに限られない。例えば、回路基板２の上面２１において、第１半導体チップ３が実装される領域に、第１溝２３ｂに垂直な長手方向に伸びるもう１つの溝を第２剛性低減部として形成してもよい。すなわち、少なくとも第１半導体チップ３や第２半導体チップ５に対向する第２線状領域を設け、第２線状領域に第２剛性低減部として第２溝を形成してもよい。これにより、凸状領域の数をさらに増やし、回路基板２全体の撓みをより一層抑制することができる。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。
例えば、第１の実施の形態のメモリカード１では、第１溝２３および第２溝２４のいずれか一方、または両方をともに下面２２に形成してもよい。また、第１溝２３や第２溝２４は、必ずしも回路基板２の一方の端面から対向する他方の端面までの全長に亘って形成する必要はない。さらに、第１溝２３や第２溝２４は、回路基板２の長手方向および幅方向に対して傾斜して設けてもよい。
また、第１の実施の形態のメモリカード１では、回路基板２の全体的な撓みを抑制するという観点からは、第１溝２３と第２溝２４をともに形成することが好ましいが、これに限られない。例えば、第１溝２３と第２溝２４の一方だけで撓みの抑制が十分である場合（例えば、メモリカード１の全体的な厚さを規格内の大きさにすることができる場合）には、第１溝２３または第２溝２４の一方だけを回路基板２の上面２１または下面２２に形成してもよい。逆に、回路基板２の撓みをさらに抑制する必要がある場合には、例えば第１溝２３と第２溝２４に加えて、第１溝２３と第２溝２４との交点を中心とする放射状に複数の溝を回路基板２に形成してもよい。
また、第６の実施の形態や第７の実施の形態のメモリカードに、第１溝に代えて、貫通穴、複数の貫通穴の配列、切り欠き、または、互いに対向する一対の切り欠きを第１線状領域２０２に形成してもよい。さらに、上記実施の形態のメモリカードでは、溝、貫通穴、複数の貫通穴の配列、切り欠き、および、互いに対向する一対の切り欠きのうちの複数を組み合わせて線状領域に形成してもよい。
また、第１の実施の形態から第５の実施の形態および第７の実施の形態のメモリカードにおいて、線状領域を第１半導体チップ３と対向しない回路基板の領域は設けてもよい。しかし、回路基板２の全体的な撓みを抑制するという観点から、線状領域を第１半導体チップ３と対向する領域の回路基板上に設けることが好ましい。
なお、上記各実施の形態では、第１半導体チップ３や第２半導体チップ５を、ワイヤボンディングや封止樹脂剤を介した圧接により実装する例で説明したが、これに限られない。例えば、異方導電性樹脂フィルムや異方導電性樹脂ペースト、非導電性樹脂ペーストなどを介してフリップチップ実装してもよく、はんだ接合によりフリップチップ実装してもよい。
また、上記各実施の形態では、第１半導体チップ３と第２半導体チップ５をメモリチップとコントロールチップを例に説明したが、これに限られない。例えば、ＡＳＩＣなどの他のベアチップを第１半導体チップ３と第２半導体チップ５として用いてもよい。さらに、第１半導体チップ３と第２半導体チップ５として２つのメモリチップを積層して、回路基板２の他の領域に実装したコントロールチップにより２つのメモリチップを制御する構成としてもよい。また、第１の実施の形態から第５の実施の形態では、第２半導体チップ５として、情報の記憶と他のメモリチップを制御するメモリ・コントローラ兼用チップを回路基板２に実装してもよい。このとき、半導体チップは、部分的に半導体機能を利用したチップであれば、全体が半導体機能を有するチップでなくてもよい。
また、第１の実施の形態から第５の実施の形態および第７の実施の形態においては、カバー部７１を成型部品で構成し回路基板２に取り付けてもよい。
また、第６の実施の形態においては、カバー部７１、７２を、例えば熱可塑性樹脂や熱硬化性樹脂などによるインサート成形により形成してもよい。
また、上記各実施の形態を、ＳＤカード以外の他のカード型記録媒体に適用してもよく、同様の効果が得られる。
本発明は、情報を記録する、特に薄型化が要望されるメモリカードなどの技術分野に有用である。
本発明の第１の実施の形態におけるメモリカードの構成を示す平面図 図１のメモリカードの２−２線断面図 図１のメモリカードの３−３線断面図 本発明の第２の実施の形態におけるメモリカードの構成を示す平面図 本発明の第３の実施の形態におけるメモリカードの構成を示す平面図 本発明の第３の実施の形態におけるメモリカードの別の例の構成を示す平面図 本発明の第４の実施の形態におけるメモリカードの構成を示す平面図 本発明の第５の実施の形態におけるメモリカードの構成を示す平面図 本発明の第６の実施の形態におけるメモリカードの構成を示す平面図 図８のメモリカードの９−９線断面図 本発明の第７の実施の形態におけるメモリカードの構成を示す断面図
符号の説明
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ メモリカード
２ 回路基板
３ 半導体チップ（第１半導体チップ）
５ 半導体チップ（第２半導体チップ）
６ チップ部品
２１，３１ 上面
２２ 下面
２３，２３ａ，２３ｂ 第１溝
２４ 第２溝
２５，２６ 貫通穴
２７ 切り欠き
３３，５３ バンプ
４１，４２ 封止樹脂層
７１，７２ カバー部
２０１ 凸状領域
２０２ 第１線状領域（線状領域）
２０３ 第２線状領域
２１１，２１２，２１３ 電極
２２１ 外部電極
７１１ 凹部

Claims (4)

  1. メモリカードであって、
    半導体チップと、
    前記半導体チップが主面側に実装され、前記主面と前記主面に反対側の面とに形成された溝を有する回路基板と、
    前記回路基板の前記主面側に前記半導体チップを覆うカバー部と、
    を少なくとも備え、
    前記溝の数は、前記反対側の面より、前記主面に多いことを特徴とするメモリカード。
  2. 前記主面の溝が、少なくとも前記半導体チップと対向していること特徴とする請求項１に記載のメモリカード。
  3. 前記カバー部が、前記回路基板上において前記半導体チップを覆いつつ成形された熱可塑性樹脂であることを特徴とする請求項１または２に記載のメモリカード。
  4. 前記カバー部が、前記半導体チップを収容する凹部を有するとともに前記凹部の開口を前記回路基板に向けて前記回路基板に取り付けられた成型部品であることを特徴とする請求項１から３のいずれか１項に記載のメモリカード。
JP2008512131A 2006-04-21 2007-04-18 メモリカード Expired - Fee Related JP4867990B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008512131A JP4867990B2 (ja) 2006-04-21 2007-04-18 メモリカード

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006117587 2006-04-21
JP2006117587 2006-04-21
PCT/JP2007/058398 WO2007123143A1 (ja) 2006-04-21 2007-04-18 メモリカード
JP2008512131A JP4867990B2 (ja) 2006-04-21 2007-04-18 メモリカード

Publications (2)

Publication Number Publication Date
JPWO2007123143A1 JPWO2007123143A1 (ja) 2009-09-03
JP4867990B2 true JP4867990B2 (ja) 2012-02-01

Family

ID=38625043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008512131A Expired - Fee Related JP4867990B2 (ja) 2006-04-21 2007-04-18 メモリカード

Country Status (4)

Country Link
US (1) US8599571B2 (ja)
JP (1) JP4867990B2 (ja)
CN (1) CN101405752B (ja)
WO (1) WO2007123143A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013025540A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体記憶装置
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
US20150257300A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Electronic device
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
JP6935923B2 (ja) * 2018-06-04 2021-09-15 エネックス株式会社 プリンタ用メモリ装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428598A (ja) * 1990-05-25 1992-01-31 Citizen Watch Co Ltd メモリカードの製造方法
JPH10233463A (ja) * 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
JP2000151060A (ja) * 1998-11-09 2000-05-30 Fujitsu Ten Ltd 電子部品の実装構造
JP2002198631A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Works Ltd 電子デバイスの車載用実装構造
JP2002279386A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 携帯可能電子媒体
JP2002289979A (ja) * 2001-03-26 2002-10-04 Towa Corp 電子部品及びその製造装置
JP2004133516A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2005057090A (ja) * 2003-08-05 2005-03-03 Ricoh Co Ltd プリント配線基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289186A (ja) 1988-05-16 1989-11-21 Toyo Commun Equip Co Ltd プリント基板
CH682280A5 (ja) 1991-06-14 1993-08-13 Asea Brown Boveri
JP2553102Y2 (ja) * 1991-08-23 1997-11-05 日本電気株式会社 チップ部品搭載配線基板
JPH05335715A (ja) 1992-05-29 1993-12-17 Mitsubishi Electric Corp 半導体パッケージのプリント配線板への実装構造
JPH08197878A (ja) 1995-01-30 1996-08-06 Oki Electric Ind Co Ltd Ｉｃカード
JP2674586B2 (ja) 1995-10-25 1997-11-12 日本電気株式会社 プリント配線基板の実装構造
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2001257464A (ja) 2000-03-14 2001-09-21 Matsushita Electric Works Ltd 電子デバイス搭載プリント配線板蒸着膜の形成方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
CN1866277A (zh) * 2001-04-02 2006-11-22 株式会社日立制作所 存储卡
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP4171246B2 (ja) * 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
JP2004259746A (ja) 2003-02-24 2004-09-16 Mitsubishi Materials Corp 表面実装用基板及びアンテナ装置
JP2005011212A (ja) 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd Ｉｃカードおよびその製造方法
US7971791B2 (en) * 2003-07-03 2011-07-05 Renesas Electronics Corporation Multi-function card device
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428598A (ja) * 1990-05-25 1992-01-31 Citizen Watch Co Ltd メモリカードの製造方法
JPH10233463A (ja) * 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
JP2000151060A (ja) * 1998-11-09 2000-05-30 Fujitsu Ten Ltd 電子部品の実装構造
JP2002198631A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Works Ltd 電子デバイスの車載用実装構造
JP2002279386A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 携帯可能電子媒体
JP2002289979A (ja) * 2001-03-26 2002-10-04 Towa Corp 電子部品及びその製造装置
JP2004133516A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2005057090A (ja) * 2003-08-05 2005-03-03 Ricoh Co Ltd プリント配線基板

Also Published As

Publication number Publication date
WO2007123143A1 (ja) 2007-11-01
US8599571B2 (en) 2013-12-03
CN101405752A (zh) 2009-04-08
JPWO2007123143A1 (ja) 2009-09-03
CN101405752B (zh) 2012-05-09
US20100084762A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4867990B2 (ja) メモリカード
JP5337110B2 (ja) 半導体記憶装置
TWI442325B (zh) Semiconductor memory device and manufacturing method thereof
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP4766053B2 (ja) Ｓｄメモリカードおよびｓｄメモリカードの製造方法
JP5215244B2 (ja) 半導体装置
JP4946872B2 (ja) メモリカードの製造方法
JP7042713B2 (ja) 半導体装置
US20100187690A1 (en) Semiconductor device
KR20030051276A (ko) 반도체 장치 및 그 제조 방법
KR20120018800A (ko) 반도체 장치
JP2009278064A (ja) 半導体装置とその製造方法
US10187975B2 (en) Multilayer substrate and electronic device
JP2014022738A (ja) 半導体パッケージ及びその製造方法
KR101486423B1 (ko) 반도체 패키지
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP2008113894A (ja) 半導体装置及び、電子装置
JP2011023709A (ja) 半導体装置及びその製造方法
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP4716836B2 (ja) 半導体装置
JP4952353B2 (ja) チップモジュールおよびメモリカード
JP7158199B2 (ja) 半導体装置
JP2012227320A (ja) 半導体装置
JPWO2012086107A1 (ja) 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees