CN101405752A - 存储卡 - Google Patents

存储卡 Download PDF

Info

Publication number
CN101405752A
CN101405752A CN200780009890.0A CN200780009890A CN101405752A CN 101405752 A CN101405752 A CN 101405752A CN 200780009890 A CN200780009890 A CN 200780009890A CN 101405752 A CN101405752 A CN 101405752A
Authority
CN
China
Prior art keywords
circuit substrate
semi
conductor chip
storage card
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780009890.0A
Other languages
English (en)
Other versions
CN101405752B (zh
Inventor
西川英信
光明寺大道
岩本笃信
山田博之
武田修一
近藤繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101405752A publication Critical patent/CN101405752A/zh
Application granted granted Critical
Publication of CN101405752B publication Critical patent/CN101405752B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

一种存储卡(1)，至少具备：半导体芯片(3)；电路基板(2)，在其主面(21)侧安装有半导体芯片(3)，具有至少在主面(21)或主面的相反侧的面(22)的线状区域所形成的刚性降低部(23)；和覆盖部(71)，在电路基板(2)的主面(21)侧覆盖半导体芯片(3)，电路基板(2)具有通过刚性降低部(23)向主面(21)侧弯曲成凸状的多个凸状区域(201)。

Description

存储卡
技术领域
本发明涉及存储卡。
背景技术
近几年，作为存储信息的存储媒介之一，使用内置了存储芯片的存储卡。存储卡，便携性强，所以作为便携式信息终端、便携电话机等便携式电子设备的存储媒介受到广泛使用。而且，便携式电子设备，从提高便携性的角度出发，每年都在向小型化及薄型化发展，与之相伴随，要求存储卡的小型化及薄型化。
为了满足该要求，在存储卡的制造中，使用金属引线等的引线键合工艺(wire bonding)连接并安装存储芯片的电极和电路基板上的电极。具体地讲，例如，首先，通过粘接剂、两面粘接胶带，在粘接于引线框架(leadframe)上的存储芯片上，稍微偏移地层叠另一个存储芯片。接着，将两个存储芯片的电极及粘接于引线框架上的控制芯片的电极通过金属引线连接于引线框架。由此，公开了使存储卡薄型化的技术(例如，参照专利文献1)。
此外，通过树脂材料，将存储芯片和控制芯片采用倒装芯片安装的方法等安装于电路基板上。
然而，如专利文献1的存储卡所示，一般来讲，很多情况下，存储芯片和控制芯片由硅材料形成，电路基板由玻璃环氧树脂形成。而且，玻璃环氧树脂比硅的热膨胀率大，所以如果从接合时的温度下降到常温，则电路基板比存储卡收缩得多。但是，由于对电路基板的安装面上接合存储芯片，所以能够抑制安装面处的收缩。其结果是，电路基板，向存储芯片的安装面侧弯曲成凸状，电路基板的厚度增厚相等程度，所以关于存储卡的薄型化，这是一个课题。另外，通过例如热压接等，在加热状态下将存储芯片接合于平坦的电路基板后，使电路基板及存储芯片的温度下降至常温，所以接合时的温度越高，电路基板的弯曲越明显。即，电路基板和存储芯片接合时的温度与常温的差越大，电路基板的弯曲量越大。
另外，将存储芯片通过粘接剂接合于电路基板的情况下，由于与粘接剂的凝固相伴随的收缩，有时电路基板会向安装面侧弯曲成凸状。这起因于存储芯片和电路基板的刚性差，对于刚性小的电路基板，这种影响会产生得较大。
此外，电路基板的安装面侧的收缩通过存储芯片抑制，所以在其结合部即电极中存在较大应力。其结果是，由于使用环境下的热过程、外部负荷，使得接合强度下降、容易出现剥离等，在可靠性方面，这是一个课题。
如上所述，存储芯片与电路基板、粘接剂之间的热膨胀系数差、收缩量的差导致发生存储卡的弯曲、连接可靠性的下降等，成为较大问题。
专利文献1：日本特开2004-13738号公报
发明内容
本发明的存储卡，至少具备：半导体芯片；电路基板，其主面侧安装有半导体芯片，具有至少在主面或主面的相反侧的面的线状区域所形成的刚性降低部；和覆盖部，在电路基板的主面侧覆盖半导体芯片，电路基板，具有由于刚性降低部而向主面侧弯曲成凸状的多个凸状区域。
由于该构成，能够实现抑制了电路基板的弯曲的薄型存储卡。此外，可以得到减小半导体芯片和电路基板的应力(尤其连接的凸起和电极间)、连接等的可靠性优良的存储卡。
附图说明
图1是表示本发明的第1实施方式中存储卡的构成的俯视图。
图2是图1的存储卡的2-2线剖视图。
图3是图1的存储卡的3-3线剖视图。
图4是表示本发明的第2实施方式中存储卡的构成的俯视图。
图5A是表示本发明的第3实施方式中存储卡的构成的俯视图。
图5B是表示本发明的第3实施方式中存储卡的另一例的构成的俯视图。
图6是表示本发明的第4实施方式中存储卡的构成的俯视图。
图7是表示本发明的第5实施方式中存储卡的构成的俯视图。
图8是表示本发明的第6实施方式中存储卡的构成的俯视图。
图9是图8的存储卡的9-9线剖视图。
图10是表示本发明的第7实施方式中存储卡的构成的剖视图。
符号说明
1、1a、1b、1c、1d、1e、1f、1g存储卡
2电路基板
3半导体芯片(第1半导体芯片)
5半导体芯片(第2半导体芯片)
6芯片部件
21、31上表面
22下表面
23、23a、23b第1槽
24第2槽
25、26贯通孔
27缺口
33、53凸起
41、42密封树脂层
71、72覆盖部
201凸状区域
202第1线状区域(线状区域)
203第2线状区域
211、212、213电极
221外部电极
711凹部
具体实施方式
以下，参照附图对本发明的实施方式中的存储卡进行说明。
(第1实施方式)
图1是表示本发明的第1实施方式中存储卡1的构成的俯视图。图2是图1的存储卡1的2-2线剖视图，图3是图1的存储卡1的3-3线剖视图。在图1中，为了容易理解存储卡1的内部构造，对覆盖部71用虚线仅表示轮廓，对用于半导体芯片的安装的密封树脂层省略图示(从图4到图8也同样)。此外，图2和图3中，将电路基板2的弯曲表示得比实际大(图9和图10也同样)。
在本实施形态中，作为存储卡1，以微型SD存储卡(micro securedigital memory card，微型安全数字存储卡)为例进行说明。通常，存储卡1的长度和宽度(图1中的左右方向和上下方向的大小)以及厚度(图2和图3中的上下方向的大小)，分别是15mm、11mm及1mm。此外，为方便起见，将图2和图3中的上侧及下侧分别作为存储卡1的上侧及下侧进行说明。以下的各实施方式中也同样。此外，以下，以作为线状区域具有第1线状区域和第2线状区域、作为刚性降低部具有第1刚性降低部和第2刚性降低部、作为半导体芯片具有第1半导体芯片和第2半导体芯片的构成的存储卡为例进行说明。
如图1到图3所示，存储卡1，具备大致矩形状的电路基板2、夹着球凸起(即所谓“钉状(stud)凸起”，以下简写为“凸起”)33安装于电路基板2的上侧的主面(以下记为“上表面”)21上的第1半导体芯片3、夹着凸起53安装于电路基板2的上表面21上的第2半导体芯片5、介于第1半导体芯片3及第2半导体芯片5、与电路基板2之间的密封树脂层41和42、使用焊料安装于电路基板2的上表面21的电阻器、电容器等的微小的芯片部件6、以及在电路基板2的上表面21覆盖第1半导体芯片3、第2半导体芯片5、密封树脂层41、42及芯片部件6的覆盖部71。在此，覆盖部71，在电路基板2的上表面21，以例如通过热塑性树脂等的插入(insert)成形被覆第1半导体芯片3等的方式而形成。
电路基板2，主要由玻璃环氧树脂形成，如图2和图3所示，在其上表面21具备接合了第1半导体芯片3的电极211、接合了第2半导体芯片5的电极212、以及接合芯片部件6的电极213。此外，在电路基板2的下侧的主面(以下记为“下表面”。)22，具备用于连接外部的电子设备的多个外部电极221。此时，外部电极221，通过从电路基板2的下表面22连通到上表面21的通孔(through hole)(没有图示)，与设置于上表面21上的布线电连接。
此外，如图1和图2所示，在电路基板2的上表面21，在沿着安装第1半导体芯片3的宽度方向(图1中的上下方向)延伸的直线状的第1线状区域202，作为第1刚性降低部形成第1槽23。同样，如图1和图3所示，在沿着与安装第1半导体芯片3的第1槽23垂直的长度方向(即图1中的左右方向)延伸的直线状的第2线状区域203，作为第2刚性降低部形成第2槽24。另外，在图2和图3中，将第1槽23和第2槽24的宽度和深度表示得比实际大。
在此，优选，第1槽23和第2槽24，至少在电路基板2的上表面21与第1半导体芯片3相对的区域的大约中心(即长度方向及宽度方向的中央)互相垂直而设置，不过没有特别限定。此时，第1槽23和第2槽24的剖面形状，如图2和图3所示，以宽度和深度为例如50μm的大致半椭圆形而形成。另外，第1槽23和第2槽24的剖面形状，除了大致半椭圆形以外，也可以是半圆形、三角形、矩形等的形状。而且，第1槽23和第2槽24等，通过例如蚀刻加工、激光加工、切削加工等而形成。
此外，第1半导体芯片3和第2半导体芯片5，是主要由硅材料形成的裸芯片，与一般由玻璃环氧树脂形成的电路基板2相比，其热膨胀率(热膨胀系数)较小。具体地讲，第1半导体芯片3和第2半导体芯片5的热膨胀率为约2ppm/℃～3ppm/℃，电路基板2的热膨胀率为约15ppm/℃。
此时，例如第1半导体芯片3是存储各种信息的存储芯片，第2半导体芯片5是控制第1半导体芯片3的控制芯片等。而且，第1半导体芯片3具备在电极上形成的凸起33，凸起33通过密封树脂层41接合(包括保持接触的状态)于电路基板2的电极211。同样地，第2半导体芯片5具备在电极上形成的凸起53，凸起53通过密封树脂层42接合(包括保持接触的状态)于电路基板2的电极212。此时，密封树脂层41、42，通过将作为例如膜状的树脂材料的非导电性树脂膜(NCF(Non-ConductiveFilm))贴附于电路基板2的上表面21而形成。
而且，在本实施方式的存储卡1的制造中，首先，将第1半导体芯片3和第2半导体芯片5，例如通过NCF一边按压于电路基板2，一边加热到约190～200℃，进行热压接。由此，NCF被加热、固化，形成密封树脂层41、42，第1半导体芯片3和第2半导体芯片5与电路基板2接合。
接着，第1半导体芯片3和第2半导体芯片5，热压接到以平坦的状态由安装装置保持的电路基板2后，各半导体芯片和电路基板2的温度下降至常温(约25℃)。此时，存储卡1，由于温度下降，第1半导体芯片3、第2半导体芯片5和电路基板2相应于各自的热膨胀率而收缩。而且，如上所述，第1半导体芯片3和第2半导体芯片5的热膨胀率小于电路基板2的热膨胀率，所以电路基板2比第1半导体芯片3和第2半导体芯片5收缩得多。但是，电路基板2的上表面21，有第1半导体芯片3和第2半导体芯片5接合，所以其收缩被抑制。另一方面，电路基板2的下表面22没有被限制，所以随着温度下降而收缩。由此，电路基板2向上表面21侧弯曲成凸状。
另外，第2半导体芯片5比第1半导体芯片3的形状小，所以第2半导体芯片5附近的电路基板2的弯曲，比第1半导体芯片3附近的电路基板2的弯曲小。
此时，在如以往构成那样，在电路基板上没有形成作为第1刚性降低部的第1槽和作为第2刚性降低部的第2槽的情况下，电路基板的第1半导体芯片附近的电路基板，会以与第1半导体芯片的大致中心相对的位置为顶点，弯曲成放射状(球面状)。此外，没有安装第1半导体芯片和第2半导体芯片的电路基板的其他区域，也随着上述弯曲而弯曲，结果整个电路基板大幅弯曲。
相对于这一点，本实施方式的存储卡1，通过设置于电路基板2的上表面21的第1刚性降低部的第1槽23，电路基板2的刚性在第1槽23的位置减小。其结果是，如图2所示，电路基板2的第1槽23的两侧的区域分别独立地向其上表面21侧弯曲成凸状。
此外，通过设置于电路基板2的上表面21的第2刚性降低部的第2槽24，电路基板2的刚性在第2槽24的位置减小。由此，如图3所示，电路基板2的第2槽24的两侧的区域分别独立地向其上表面21侧弯曲成凸状。
即，在电路基板2中，通过第1槽23和第2槽24划分的多个(上述情况为四个)区域分别独立弯曲。因此，与在没有设置第1槽和第2槽的电路基板中整体一体地弯曲的情况相比，能够抑制电路基板2的整体性弯曲(从电路基板2的弯曲的顶点到弯曲的下端为止的厚度方向上的距离)。
具体地讲，存储卡1中，即使安装与电路基板2热膨装率不同的第1半导体芯片3，通过第1槽和第2槽，由于第1半导体芯片3的安装而产生的电路基板2的朝向上表面21侧的凸状弯曲，作为被分割的状态的多个凸状区域201而形成。而且，通过多个凸状区域201，能够抑制电路基板2整体的弯曲。在此，如果假定电路基板2的弯曲曲率相同，通过例如两个凸状区域的分割，弯曲量能够减少到1/2左右。其结果是，电路基板2的实质性厚度变薄，能够使存储卡1薄型化。
此外，通过第1槽23和第2槽24，由与作为密封树脂层的例如NCF等的固化相伴随的收缩所引起的电路基板2的弯曲，也同样能够抑制。由此，使用例如热膨胀率大致相同、刚性率不同的半导体芯片和电路基板构成存储卡的情况下，即使使用热膨胀率不同的密封树脂层，也能够缓和电路基板的弯曲。
本实施方式的存储卡1，形成有第1槽23的第1线状区域202，配置在与第1半导体芯片3重叠的位置(特别在长度方向上的第1半导体芯片3的中央附近的位置)。由此，在没有设置第1槽23的情况下产生的弯曲的顶点附近，使电路基板2的刚性降低，能够抑制起因于第1半导体芯片3的安装的弯曲。同样地，形成有第2槽24的第2线状区域203，与第1线状区域202垂直，且配置在与第1半导体芯片3重叠的位置(特别在宽度方向上的第1半导体芯片3的中央附近的位置)。由此，在没有设置第2槽24的情况下产生的弯曲的顶点附近，使电路基板2的刚性降低，能够进一步抑制起因于第1半导体芯片3的安装的弯曲。
此外，本实施方式的存储卡1，将由于电路基板和半导体芯片的收缩量的差而在半导体芯片的凸起和电路基板的电极间的接合部所产生的应力，通过各刚性降低部，进行缓和/减低，是连接等的可靠性优良的存储卡。
此外，本实施方式的存储卡1，在通过热塑性树脂进行的覆盖部71的插入成形时，能在将电路基板2按压于模具的状态下形成覆盖部71，所以能够进一步抑制电路基板2的弯曲。另外，在覆盖部71的插入成形时，第1槽23和第2槽24通过热塑性树脂而埋设。由此，补偿第1槽23和第2槽24引起的刚性降低，提高电路基板2的刚性、特别是弯曲刚性，能够实现耐变形的存储卡。
另外，本实施方式中，以在电路基板设置了作为第1刚性降低部的第1槽和作为第2刚性降低部的第2槽的例子进行了说明，不过不限于此，也可以是只设置其中一个。此外，以第1槽和第2槽垂直的构成进行了说明，不过也可以形成为以任意角度交叉的构成。另外，还可以在多个线状区域设置多个槽。
此外，本实施方式中，以在电路基板使作为第1刚性降低部的第1槽和作为第2刚性降低部的第2槽，在与形状较大的第1半导体芯片相对的区域内垂直(交叉)的例子进行了说明，不过不限于此。例如，交叉的位置如果是在电路基板内，则可以是任意位置。
此外，本实施方式中，以将第1刚性降低部的第1槽和作为第2刚性降低部的第2槽形成于电路基板的上表面的例子进行了说明，不过不限于此。例如，可以设置在电路基板的下表面，也可以设置在两面。此时，不必在电路基板的上表面及下表面的相同位置设置第1刚性降低部和第2刚性降低部，不过优选各刚性降低部的数量，设置在主面较多。由此，能够使电路基板更容易向半导体芯片侧弯曲成凸状。
(第2实施方式)
以下，用图4对本发明的第2实施方式中的存储卡1a进行说明。图4是表示本发明的第2实施方式中存储卡1a的构成的俯视图。
如图4所示的存储卡1a，作为电路基板2的第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，替代第1槽和第2槽，例如排列多个圆形的贯通孔25而构成这一点，与从图1到图3所示的存储卡1不同。其他构成要素相同，所以附加相同的符号进行说明。另外，在本实施方式中，作为贯通电路基板2的贯通孔25的开口形状，以圆形为例进行说明，不过不限于此。例如，作为贯通孔25的开口形状，也能采用矩形和椭圆形等各种形状，也能够获得同样的效果。
即，如图4所示，作为存储卡1a的第1线状区域202的第1刚性降低部、第2线状区域203的第2刚性降低部，形成多个贯通孔25，通过第1刚性降低部和第2刚性降低部，使电路基板2的刚性减小。此时，贯通孔，通过例如蚀刻加工、激光加工、切削加工、冲孔加工等而形成。
由此，与第1实施方式同样地，由电路基板2上的第1线状区域202和第2线状区域203划分的多个区域分别独立地向上表面21侧弯曲成凸状，形成凸状区域。其结果是，能够抑制电路基板2整体的弯曲，进行薄型化，并且能减小电路基板的电极和各半导体芯片的凸起的连接部的应力，能够实现可靠性优良的存储卡。
这种情况下，一般来讲，在存储卡中电路基板具有贯通孔等的情况下，为了防止异物等进入电路基板的安装面侧，所以需要密封贯通孔。但是，本实施方式的存储卡1a，在覆盖部71的插入成形时，能够通过热塑性树脂填埋多个贯通孔25而密封。其结果是，没有必要进行贯通孔25的密封工序，所以能够简化存储卡1a的制造。
另外，本实施方式中，将多个贯通孔25作为单纯的孔进行了说明，不过不限于此。例如，多个贯通孔的全部或一部分可以作为电连接电路基板2的上表面21和下表面22(参照图2和图3)的通孔(through hole)而使用。由此，提高电路基板的上下表面的连接的便利性。
(第3实施方式)
以下，用图5A对本发明的第3实施方式中的存储卡1b进行说明。图5A是表示本发明的第3实施方式中的存储卡1b的构成的俯视图。
如图5A所示的存储卡1b，在电路基板2的第1线状区域202作为第1刚性降低部设置一个长圆形的贯通孔26、以及在第2线状区域203作为第2刚性降低部设置两个长圆形的贯通孔26这一点，与从图1到图3所示的存储卡1不同。其他构成要素相同，所以附加相同的符号进行说明。另外，在本实施方式中，作为设置于电路基板2的贯通孔26的开口形状，以长圆形为例进行说明，不过不限于此。作为贯通孔26的开口形状，例如可以采用矩形、椭圆形等各种形状，也能够获得同样的效果。
即，如图5A所示，在存储卡1b中，作为第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，形成贯通孔26，通过第1刚性降低部和第2刚性降低部，使电路基板2的刚性降低。此时，贯通孔，通过例如蚀刻加工、激光加工、切削加工、冲孔加工等而形成。由此，与第1实施方式同样地，由电路基板2上的第1线状区域202和第2线状区域203划分的多个区域分别独立地向上表面21侧弯曲成凸状，形成凸状区域。其结果是，能够抑制电路基板2整体的弯曲，进行薄型化。此外，能够减小电路基板的电极和各半导体芯片的凸起的连接部的应力，实现可靠性优良的存储卡。
以下，用图5B对本发明的第3实施方式中的存储卡的另一例进行说明。
图5B是表示本发明的第3实施方式中的存储卡的另一例的构成的俯视图。
如图5B所示的存储卡1c，在电路基板2的第1线状区域202与第2线状区域203交叉的区域，作为第1刚性降低部和第2刚性降低部，设置十字型的贯通孔26。由此，能够获得与存储卡1b同样的效果。
另外，作为电路基板2的第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，可以设置例如T型的贯通孔，来替代十字型的贯通孔26。
(第4实施方式)
以下，用图6对本发明的第4实施方式中的存储卡1d进行说明。图6是表示本发明的第4实施方式中的存储卡1d的构成的俯视图。
如图6所示的存储卡1d，作为电路基板2的第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，在电路基板2的第1线状区域202和第2线状区域203，从相对的端面、在相对的方向上设置一对缺口27，来替代第1槽和第2槽这一点，与从图1到图3所示的存储卡1不同。其他构成要素相同，所以附加相同的符号进行说明。
即，如图6所示，在存储卡1d中，作为第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，形成分别相对的一对缺口27，通过第1刚性降低部和第2刚性降低部，使电路基板2的刚性降低。此时，缺口通过例如蚀刻加工、激光加工、切削加工、冲孔加工等而形成。由此，与第1实施方式同样地，电路基板2上的由第1线状区域202和第2线状区域203划分的多个区域分别独立地向上表面21侧弯曲成凸状，形成凸状区域。其结果是，能够抑制电路基板2整体的弯曲，进行薄型化。此外，能够减小电路基板的电极和各半导体芯片的凸起的连接部的应力，实现可靠性优良的存储卡1d。
另外，本实施方式中，以相对的一对缺口中只有一个进入了安装第1半导体芯片的区域的状态进行表示，不过不限于此。例如，也可以是所有的缺口都进入安装第1半导体芯片的区域。由此，能进一步减小电路基板的弯曲。
(第5实施方式)
以下，用图7对本发明的第5实施方式中的存储卡1e进行说明。图7是表示本发明的第5实施方式中存储卡1e的构成的俯视图。
如图7所示的存储卡1e，作为电路基板2的第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，在电路基板2的第1线状区域202和第2线状区域203设置一个缺口27，来替代第1槽和第2槽这一点，与从图1到图3所示的存储卡1不同。其他构成要素相同，所以附加相同的符号进行说明。
即，如图7所示，在存储卡1e中，作为第1线状区域202的第1刚性降低部和第2线状区域203的第2刚性降低部，形成一个缺口27，通过第1刚性降低部和第2刚性降低部，使电路基板2的刚性降低。由此，与第1实施方式同样地，能够抑制电路基板2整体的弯曲。
此外，本实施方式的存储卡1e的构成，特别适合没有空间形成如第4实施方式那样互相相对的一对缺口27(参照图6)的情况、如果形成一对缺口27则电路基板2的刚性会过度降低的情况等。
另外，本实施方式中，以在第1线状区域202和第2线状区域203，在电路基板的相对的端面中的一个端面形成一个缺口27的例子进行了说明，不过不限于此。例如，也可以在另一个端面形成一个缺口27。但是，优选，在离安装较大形状的半导体芯片的区域较近的电路基板的端面形成缺口，能够使刚性减低效果更好。
(第6实施方式)
以下，对本发明的第6实施方式中的存储卡1f进行说明。图8是表示本发明的第6实施方式中的存储卡1f的构成的俯视图，图9是图8的存储卡1f的9-9线剖视图。
在本实施方式中，作为存储卡1f，以微型SD存储卡(mini secure digitalmemory card)为例进行说明。通常，存储卡1f的长度、宽度(图8中的左右方向和上下方向的大小)及厚度(图9中的上下方向的大小)，分别为21.5mm、20mm及1.4mm。
如图8和图9所示，存储卡1f，与如图1到图3所示的存储卡1同样地，具备大致矩形状的电路基板2、夹着凸起33安装于电路基板2的上表面21上的第1半导体芯片3、与第1半导体芯片3相邻并夹着凸起53安装于电路基板2的上表面21上的第2半导体芯片5、分别介于第1半导体芯片3、第2半导体芯片5与电路基板2之间的密封树脂层41、42、使用焊料安装于电路基板2的上表面21的电阻器、电容器等的微小的芯片部件6、在电路基板2的上表面21覆盖第1半导体芯片3、第2半导体芯片5、密封树脂层41、42及芯片部件6的覆盖部71及覆盖电路基板2的下表面22的一部分的覆盖部72。
在此，覆盖部71、72，是通过例如环氧树脂等的树脂材料形成的成型部件。如图9所示，覆盖部71，具备对安装于电路基板2的第1半导体芯片3、第2半导体芯片5、密封树脂层41、42及芯片部件6进行收置的凹部711。而且，使覆盖部71的凹部711的开口和电路基板2的上表面21相对，覆盖部71安装于电路基板2。
电路基板2，与第1实施方式同样地，主要由玻璃环氧树脂形成，如图9所示，在其上表面21具备分别接合第1半导体芯片3、第2半导体芯片5和芯片部件6的电极211、212、213。而且，电路基板2，为连接外部的电子设备，在其下表面22具备多个外部电极221。
此外，在本实施方式中，在电路基板2的上表面21，如图8和图9所示，通过相邻配置的第1半导体芯片3和第2半导体芯片5之间、且在宽度方向上延伸的直线状的第1槽23a，作为第1线状区域202的第1刚性降低部而形成。此时，第1槽23a的剖面形状，如图9所示，是宽度和深度为例如50μm的大致半椭圆形，图中将第1槽23a的宽度和深度表示得比实际大。另外，第1槽23a的剖面形状，也可以是半圆形、三角形、矩形等的形状，通过例如蚀刻加工、激光加工、切削加工等而形成。
此外，第1半导体芯片3和第2半导体芯片5，与第1实施方式同样地，是主要由硅材料形成的裸芯片，与一般由玻璃环氧树脂形成的电路基板2相比，其热膨胀率较小。另外，例如第1半导体芯片3是存储各种信息的存储芯片，第2半导体芯片5是控制第1半导体芯片3的控制芯片等。
此时，存储卡1f中，第1半导体芯片3和第2半导体芯片5通过热压接接合于电路基板2，所以由于接合后温度的下降，电路基板2会向其上表面21侧弯曲成凸状。但是，存储卡1f，通过作为第1刚性降低部的第1槽23a，在其位置处，电路基板2的刚性降低，所以如图9所示，电路基板2的第1槽23a的两侧的区域，分别独立地向上表面21侧弯曲成凸状，形成多个凸状区域201。而且，通过多个凸状区域201，与第1实施方式同样地，能够抑制电路基板2整体的弯曲。
另外，本实施方式的存储卡1f中，覆盖部71、72是成型部件，所以不怎么具有如第1实施方式的存储卡1那样通过以插入成形的方式在电路基板2上形成覆盖部71所实现的矫正电路基板2的弯曲的效果。因而，能够抑制电路基板2整体的弯曲的存储卡1f的构成，适合在由成型部件的覆盖部71、72所形成的有限空间内内置电路基板2的存储卡。
此外，在本实施方式中，以在相邻的半导体芯片间设置槽的例子进行了说明，不过不限于此。例如，也可以在电路基板2的上表面21，在安装第1半导体芯片3、第2半导体芯片5的区域，形成在与第1槽23a垂直的长度方向上延伸的另一个槽，作为第2刚性降低部。即，也可以设置至少与第1半导体芯片3、第2半导体芯片5相对的第2线状区域，在第2线状区域形成第2槽作为第2刚性降低部。由此，进一步增加凸状区域的数量，能够更进一步抑制电路基板2整体的弯曲。
此外，在本实施方式中，仅以设置了第1槽23a的例子进行了说明，不过不限于此。例如也可以在安装第1半导体芯片3和第2半导体芯片5、电路基板2的温度下降到常温后，对第1槽23a填充树脂等并使其固化。由此，补偿电路基板2的由第1槽23a引起的刚性降低，提高电路基板2的刚性，能够实现对由外部负荷引起的变形等承受能力强的存储卡。
(第7实施方式)
以下，用图10对本发明的第7实施方式中的存储卡1g进行说明。图10是表示本发明的第7实施方式中的存储卡1g的构成的俯视图。
如图10所示的存储卡1g，将第1半导体芯片3通过粘接剂、两面粘接胶带等接合于电路基板2的上表面21，将第2半导体芯片5通过粘接剂、两面粘接胶带等接合于第1半导体芯片3的上表面31(与电路基板2侧相反的一侧的面)这一点，与第1实施方式不同。其他构成要素与图1到图3相同，所以附加相同的符号进行说明。
即，如图10所示，在存储卡1g中，第1半导体芯片3和第2半导体芯片5不具备凸起。所以，各半导体芯片的电极，通过例如金属引线等的引线键合工艺与电路基板2上的电极电连接。
上述构成的存储卡1g中，将层叠了的第1半导体芯片3和第2半导体芯片5接合于电路基板2的情况下，对电路基板2上的同一处，进行两次与加热相伴随的半导体芯片的按压。因此，与将各半导体芯片独立地层叠于电路基板2的情况相比，由于多次的热过程，电路基板2的弯曲变大。但是，通过具备第1刚性降低部的电路基板2，能够抑制其整体的弯曲，所以也适合层叠多个半导体芯片而产生较大弯曲的存储卡。
根据本实施方式的存储卡1g，与第1实施方式同样地，通过在与第1半导体芯片3重叠的第1线状区域202形成第1槽23b，在电路基板2形成多个凸状区域201，能够抑制电路基板2整体的弯曲。
另外，在本实施方式中，以在电路基板的上表面设置第1槽作为第1刚性降低部的例子进行了说明，不过不限于此。例如，也可以在电路基板2的上表面21，在安装第1半导体芯片3的区域，形成在与第1槽23b垂直的长度方向上延伸的另一个槽，作为第2刚性降低部。即，也可以设置至少与第1半导体芯片3、第2半导体芯片5相对的第2线状区域，在第2线状区域形成第2槽作为第2刚性降低部。由此，进一步增加凸状区域的数量，能够更进一步抑制电路基板2整体的弯曲。
以上对本发明的实施方式进行了说明，不过本发明不限于上述实施方式，能够进行各种变更。
例如，在第1实施方式的存储卡1中，也可以在下表面22形成第1槽23及第2槽24中的任何一方，或两方。此外，第1槽23及第2槽24，并不一定必须形成为贯穿从电路基板2的一个端面到相对的另一个端面为止的全长。此外，第1槽23及第2槽24，也可以相对电路基板2的长度方向及宽度方向倾斜进行设置。
此外，在第1实施方式的存储卡1中，从抑制电路基板2的整体弯曲的角度出发，优选形成第1槽23及第2槽24双方，不过不限于此。例如，在仅通过第1槽23及第2槽24的其中一个能够充分抑制弯曲的情况下(例如，能够使存储卡1的整体厚度为规格内的大小的情况)，可以在电路基板2的上表面21或下表面22仅形成第1槽23或第2槽24的其中一个。相反，在需要进一步抑制电路基板2的弯曲的情况下，例如除了第1槽23及第2槽24之外，还可以在电路基板2按以第1槽23和第2槽24的交点为中心的放射状形成多个槽。
此外，在第6实施方式、第7实施方式的存储卡中，也可以在第1线状区域202形成贯通孔、多个贯通孔的排列、缺口或互相相对的一对缺口，来替代第1槽。另外，上述实施方式的存储卡中，也可以组合槽、贯通孔、多个贯通孔的排列、缺口及互相相对的一对缺口中的多个，形成于线状区域。
此外，从第1实施方式到第5实施方式及第7实施方式的存储卡中，在与第1半导体芯片3不相对的电路基板的区域也可以设置线状区域。但是，从抑制电路基板2的整体的弯曲的角度出发，优选，将线状区域设置于与第1半导体芯片3相对的区域的电路基板上。
另外，在上述各实施方式中，以将第1半导体芯片3和第2半导体芯片5利用通过引线键合、密封树脂剂的压接进行安装的例子进行了说明，不过不限于此。例如，可以通过各向异性导电性树脂膜、各向异性导电性树脂膏状物、非导电性树脂膏状物等进行倒装芯片安装，也可以通过焊料接合进行倒装芯片安装。
此外，在上述各实施方式中，以存储芯片和控制芯片为例说明了第1半导体芯片3和第2半导体芯片5，不过不限于此。例如，可以将ASIC等其他裸芯片作为第1半导体芯片3和第2半导体芯片5使用。而且，作为第1半导体芯片3和第2半导体芯片5，可以是层叠两个存储芯片，通过安装在电路基板2的其他区域的控制芯片来控制两个存储芯片的构成。此外，从第1实施方式到第5实施方式中，作为第2半导体芯片5，可以将存储信息和控制其他存储芯片的存储/控制并用芯片，安装于电路基板2。此时，半导体芯片，只要是部分利用半导体功能的芯片，则可以不是整体具有半导体功能的芯片。
此外，从第1实施方式到第5实施方式及第7实施方式中，也可以通过成型部件构成覆盖部71，安装于电路基板2。
此外，在第6实施方式中，覆盖部71、72，可以通过例如热塑性树脂、热固化性树脂等进行的插入成形而形成。
此外，也可以将上述各实施方式适用于SD卡以外的其他卡片型存储媒介，也能够得到同样的效果。
本发明对存储信息、特别是希望薄型化的存储卡等技术领域有用。

Claims (8)

1.一种存储卡，其特征在于，至少具备：
半导体芯片，
电路基板，其中，在主面侧安装有所述半导体芯片，具有至少在所述主面或所述主面的相反侧的面的线状区域所形成的刚性降低部，以及
覆盖部，其在所述电路基板的所述主面侧覆盖所述半导体芯片；
所述电路基板，具有通过所述刚性降低部向所述主面侧弯曲成凸状的多个凸状区域。
2.如权利要求1所述的存储卡，其特征在于，所述线状区域，至少与所述半导体芯片相对。
3.如权利要求1所述的存储卡，其特征在于，所述刚性降低部，由槽、贯通孔及缺口中的至少一种构成。
4.如权利要求1所述的存储卡，其特征在于，将所述线状区域作为第1线状区域，将所述刚性降低部作为第1刚性降低部，在所述电路基板，在与所述第1线状区域垂直并至少与所述半导体芯片相对的第2线状区域，还具有在所述主面或所述主面的相反侧的所述面所形成的第2刚性降低部。
5.如权利要求4所述的存储卡，其特征在于，所述第2刚性降低部，由槽、贯通孔及缺口中的至少一种构成。
6.如权利要求1所述的存储卡，其特征在于，还具备与所述半导体芯片相邻地安装于所述电路基板上的另一个半导体芯片，
至少所述线状区域，位于所述半导体芯片和所述另一个半导体芯片之间。
7.如权利要求1所述的存储卡，其特征在于，所述覆盖部，是在所述电路基板上以覆盖所述半导体芯片的方式成形的热塑性树脂。
8.如权利要求1所述的存储卡，其特征在于，所述覆盖部，是具有容纳所述半导体芯片的凹部并将所述凹部的开口面向所述电路基板而安装于所述电路基板的成型部件。
CN200780009890.0A 2006-04-21 2007-04-18 存储卡 Expired - Fee Related CN101405752B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006117587 2006-04-21
JP117587/2006 2006-04-21
PCT/JP2007/058398 WO2007123143A1 (ja) 2006-04-21 2007-04-18 メモリカード

Publications (2)

Publication Number Publication Date
CN101405752A true CN101405752A (zh) 2009-04-08
CN101405752B CN101405752B (zh) 2012-05-09

Family

ID=38625043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780009890.0A Expired - Fee Related CN101405752B (zh) 2006-04-21 2007-04-18 存储卡

Country Status (4)

Country Link
US (1) US8599571B2 (zh)
JP (1) JP4867990B2 (zh)
CN (1) CN101405752B (zh)
WO (1) WO2007123143A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013025540A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体記憶装置
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
US20150257300A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Electronic device
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
JP6935923B2 (ja) * 2018-06-04 2021-09-15 エネックス株式会社 プリンタ用メモリ装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289186A (ja) 1988-05-16 1989-11-21 Toyo Commun Equip Co Ltd プリント基板
JPH0428598A (ja) 1990-05-25 1992-01-31 Citizen Watch Co Ltd メモリカードの製造方法
CH682280A5 (zh) 1991-06-14 1993-08-13 Asea Brown Boveri
JP2553102Y2 (ja) * 1991-08-23 1997-11-05 日本電気株式会社 チップ部品搭載配線基板
JPH05335715A (ja) 1992-05-29 1993-12-17 Mitsubishi Electric Corp 半導体パッケージのプリント配線板への実装構造
JPH08197878A (ja) 1995-01-30 1996-08-06 Oki Electric Ind Co Ltd Ｉｃカード
JP2674586B2 (ja) 1995-10-25 1997-11-12 日本電気株式会社 プリント配線基板の実装構造
JPH10233463A (ja) * 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
JP2000151060A (ja) 1998-11-09 2000-05-30 Fujitsu Ten Ltd 電子部品の実装構造
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2001257464A (ja) 2000-03-14 2001-09-21 Matsushita Electric Works Ltd 電子デバイス搭載プリント配線板蒸着膜の形成方法
JP2002198631A (ja) 2000-12-25 2002-07-12 Matsushita Electric Works Ltd 電子デバイスの車載用実装構造
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP2002279386A (ja) 2001-03-19 2002-09-27 Toshiba Corp 携帯可能電子媒体
JP2002289979A (ja) 2001-03-26 2002-10-04 Towa Corp 電子部品及びその製造装置
EP1788512A1 (en) * 2001-04-02 2007-05-23 Hitachi, Ltd. A semiconductor device and a method of manufacturing the same
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP4171246B2 (ja) 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
JP3866178B2 (ja) 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
JP2004259746A (ja) 2003-02-24 2004-09-16 Mitsubishi Materials Corp 表面実装用基板及びアンテナ装置
JP2005011212A (ja) 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd Ｉｃカードおよびその製造方法
CN100390818C (zh) * 2003-07-03 2008-05-28 株式会社瑞萨科技 多功能卡装置
JP2005057090A (ja) 2003-08-05 2005-03-03 Ricoh Co Ltd プリント配線基板
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture

Also Published As

Publication number Publication date
JP4867990B2 (ja) 2012-02-01
US8599571B2 (en) 2013-12-03
JPWO2007123143A1 (ja) 2009-09-03
WO2007123143A1 (ja) 2007-11-01
CN101405752B (zh) 2012-05-09
US20100084762A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
CN101405752B (zh) 存储卡
KR101285907B1 (ko) 전자식 인터페이스 장치 및 그 제조 방법과 시스템
US11222861B2 (en) Dual-interface IC card module
US7777317B2 (en) Card and manufacturing method
CN106611212B (zh) 双接口ic卡
CN101375299B (zh) 存储卡及存储卡的制造方法
CN100359682C (zh) 电子标签及其制造方法
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
CN101371268A (zh) 存储卡以及存储卡的制造方法
JP4284021B2 (ja) 携帯データサポート
US6031724A (en) IC card and method of manufacturing the same
US6374486B1 (en) Smart card and process for manufacturing the same
US20100133672A1 (en) Dual-sided substate integrated circuit package including a leadframe having leads with increased thickness
KR100833314B1 (ko) 칩 모듈 및 칩 카드 제조를 위한 칩 카드모듈
US20060285301A1 (en) Method for making a pre-laminated inlet
JP4287378B2 (ja) アクセス可能なコンポーネントを含むスマートカードおよびその製造方法
TWI591902B (zh) Semiconductor device
US20080153203A1 (en) Semiconductor device manufacturing method
JP3877988B2 (ja) 半導体装置
KR100895815B1 (ko) 반도체 패키지 및 이의 제조 방법
EP1776661B1 (en) Module base unit with strain relief means
TWI545850B (zh) Semiconductor device
KR20160142220A (ko) 반도체 패키지 및 그 제조 방법
CN111696945B (zh) 半导体装置
US11895777B2 (en) Flexible inlay and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20150418

EXPY Termination of patent right or utility model