TWI591902B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI591902B
TWI591902B TW105106187A TW105106187A TWI591902B TW I591902 B TWI591902 B TW I591902B TW 105106187 A TW105106187 A TW 105106187A TW 105106187 A TW105106187 A TW 105106187A TW I591902 B TWI591902 B TW I591902B
Authority
TW
Taiwan
Prior art keywords
frame
semiconductor device
circuit board
connection
slot
Prior art date
Application number
TW105106187A
Other languages
English (en)
Other versions
TW201711292A (zh
Inventor
Hirotaka Sato
Hideko Mukaida
Satoshi Tsukiyama
Katsuhiko Oyama
Akiko Fujimaki
Yoshiyuki Kosaka
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201711292A publication Critical patent/TW201711292A/zh
Application granted granted Critical
Publication of TWI591902B publication Critical patent/TWI591902B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/40—Securing contact members in or to a base or case; Insulating of contact members
    • H01R13/405—Securing in non-demountable manner, e.g. moulding, riveting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

半導體裝置 [相關申請案]
本申請案享有以日本專利申請案2015-180896號(申請日：2015年9月14日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態涉及半導體裝置。
作為連接電腦等資訊機器與周邊機器時之連接標準之一而眾所周知的是USB(Universal Serial Bus：USB(通用串列匯流排))。於利用USB之連接中，藉由包含雄型連接器(亦稱為插槽)及雌型連接器(亦稱為插口)之USB連接器而連接資訊機器與周邊機器，藉此不僅能夠進行資料之傳輸，而且例如亦能夠自資訊機器獲得周邊機器之動作所必需之電源、或經由USB集線器而連接複數個機器。
作為能夠利用USB傳輸資料之半導體裝置之一而可列舉插槽一體型之半導體裝置。於插槽一體型之半導體裝置中，例如將自插槽延伸之連接端子與電路基板之連接焊墊經由焊料電性連接。然而，當對連接端子與連接焊墊之間之連接部施加力時，存在因連接端子之變形而產生插槽與電路基板之間之連接不良之情形。
本發明之實施形態提供一種能夠抑制插槽與電路基板之間之連接不良之產生之半導體裝置。
實施形態之半導體裝置為藉由與插口連接而能夠利用USB傳輸資料之半導體裝置。半導體裝置包括：電路基板，其具備配線基板及搭載於配線基板之半導體晶片，該配線基板具有包含第一連接焊墊之複數個連接焊墊；插槽，其具備第一框體及連接端子，該第一框體具備：具有包含第一面及位於第一面之相反側之第二面之外周面之框體部、由外周面包圍之中空部、及自框體部向與第一面或第二面不同之方向延伸之突起，該連接端子係自中空部之內部朝外部延伸且電性連接於第一連接焊墊；及第二框體，其一方面覆蓋電路基板、一方面與第一面及第二面相接，且具有與突起嵌合之插入孔。
1‧‧‧框體
1a‧‧‧開口部
2‧‧‧電路基板
3‧‧‧插槽
5‧‧‧焊料
10‧‧‧半導體裝置
11‧‧‧框體部
11a‧‧‧插入孔
11b‧‧‧槽
12‧‧‧框體部
21‧‧‧配線基板
21a‧‧‧面
21b‧‧‧面
22‧‧‧記憶體晶片
23‧‧‧控制器晶片
24‧‧‧密封樹脂層
31‧‧‧框體
31a~31d‧‧‧面
31e‧‧‧固定用突起
32‧‧‧端子部
211‧‧‧連接焊墊
311‧‧‧中空部
321‧‧‧絕緣部
322‧‧‧連接端子
圖1係表示半導體裝置之構造例之側視模式圖。
圖2係表示半導體裝置之構造例之俯視模式圖。
圖3係表示插槽之構造例之模式圖。
圖4係表示半導體裝置之其他構造例之側視模式圖。
圖5係表示半導體裝置之其他構造例之俯視模式圖。
圖6係用以說明半導體裝置之製造方法例之圖。
圖7係用以說明半導體裝置之製造方法例之圖。
以下，參照圖式對實施形態進行說明。再者，圖式為模式性之圖式，例如存在厚度與平面尺寸之關係、各層之厚度之比率等與現實不同之情形。又，於實施形態中，對實質上同一構成要素附上同一符號並省略說明。
圖1為半導體裝置之側視模式圖。圖2係半導體裝置之俯視模式圖。圖1及圖2所示之半導體裝置10包括框體1、電路基板2、及插槽3。再者，於圖1及圖2中，為方便起見而未圖示一部分構成要素。
框體1以覆蓋電路基板2之方式設置。框體1具有絕緣性，例如由 聚氯乙烯等合成樹脂等形成。框體1包括：框體部11，其具有插入孔11a與槽11b；及框體部12，其以於與框體部11之間具有於內壁具有插入孔11a及槽11b之開口部1a之方式結合於框體部11。換言之，開口部1a之內壁具有：第一內壁部，其具有插入孔11a；及第二內壁部，其具有於開口部1a之深度方向上設置於較第一內壁部之位置更深之位置之槽11b。插入孔11a之平面形狀為矩形狀，但並不限定於此，亦可為圓形。插入孔11a亦可為貫通孔。又，插入孔11a亦可作為與槽11b連續之一個開口部而設置。
電路基板2以不重疊於插入孔11a之全部之方式設置於開口部1a之第二內壁部。對於電路基板2，圖1及圖2所示之電路基板2為SiP(System in a Package：SiP(系統級封裝))，但並不限定於此。電路基板2亦可與開口部1a之內壁相接並固定。
電路基板2包括：配線基板21，其具有面21a及位於面21a之相反側之面21b；記憶體晶片22，其搭載於面21a上；控制器晶片23，其搭載於面21a上，經由配線基板21而與記憶體晶片22電性連接；及密封樹脂層24，其密封記憶體晶片22及控制器晶片23。電路基板2係藉由例如於利用密封樹脂層24密封配線基板21上之記憶體晶片22及控制器晶片23之後進行封裝切割而形成。藉此，面21a之全體亦可被密封樹脂層24覆蓋。
配線基板21具有設置於面21a上之複數個連接焊墊、及設置於面21b上即位於記憶體晶片22及控制器晶片23之搭載面之相反側之面、且包含連接焊墊211之複數個連接焊墊。記憶體晶片22與控制器晶片23經由設置於面21a及面21b上之複數個連接焊墊而電性連接。面21a上之連接焊墊例如能夠經由貫通配線基板21之通孔而與面21b上之連接焊墊電性連接。作為配線基板21，能夠使用例如具有具備設置於表面之連接焊墊之配線層之玻璃環氧樹脂等樹脂基板等。
記憶體晶片22具有例如積層有複數個之半導體晶片。複數個半導體晶片經由接著層而以一部分重疊之方式相互接著。複數個半導體晶片藉由利用打線接合來連接設置於各個半導體晶片之電極而電性連接。作為半導體晶片，能夠使用例如NAND閃速記憶體等具有記憶元件之記憶體晶片等。此時，半導體晶片除具備記憶胞以外，還可具備解碼器等。
控制器晶片23控制記憶體晶片22中所記憶之資料之寫入及讀出動作之執行。於控制器晶片23使用半導體晶片，例如藉由利用打線接合來連接設置於半導體晶片之電極焊墊與設置於配線基板21之連接焊墊而與配線基板21電性連接。
作為記憶體晶片22及控制器晶片23與配線基板21之連接方法，並不限定於打線接合，亦可使用倒裝晶片接合或捲帶自動接合等無導線接合。又，亦可使用使記憶體晶片22與控制器晶片23積層於配線基板21之面21a之TSV(Through Silicon Via：TSV(矽通孔))方式等三維安裝構造。
電路基板2亦可具有其他半導體晶片或被動零件來代替記憶體晶片22及控制器晶片23。又，記憶體晶片22與控制器晶片23之位置亦可顛倒。
密封樹脂層24係以覆蓋記憶體晶片22及控制器晶片23之方式設置於配線基板21之面21a上。密封樹脂層24含有SiO2等無機填充材料。又，無機填充材料除含有SiO2以外，亦可含有例如氫氧化鋁、碳酸鋁、氧化鋁、氮化硼、氧化鈦、或鈦酸鋇等。無機填充材料例如為粒狀，具有調整密封樹脂層24之黏度或硬度等之功能。密封樹脂層24中之無機填充材料之含量例如為60%以上且90%以下。作為密封樹脂層24，可使用例如無機填充材料與絕緣性之有機樹脂材料之混合物。作為有機樹脂材料舉出例如環氧樹脂。
作為密封樹脂層24之形成方法，列舉例如使用無機填充材料與有機樹脂等之混合物之轉注成形法、壓縮模塑法、射出成形法、片狀模塑法、或樹脂點膠法等。
圖3係表示插槽之構造例之模式圖。圖3所示之插槽3具備框體31、及端子部32。作為插槽3，舉出例如構成USB2.0或USB3.0之連接器之插槽。於USB標準之一即USB3.0中，能夠一面保持與USB2.0之相容性，一面進行具有USB2.0之10倍以上之傳輸速度之高速傳輸。再者，插槽3亦可構成除USB2.0及USB3.0以外之USB標準之連接器。
框體31具有：外周面，其包含面31a(下表面)、位於面31a之相反側之面31b(上表面)、沿與面31a或面31b垂直之方向設置之面31c(左側面)、及位於面31c之相反側之面31d(右側面)；中空部311，其由外周面包圍，且於插槽3之長度方向延伸；及固定用突起31e，其自框體31向與面31a或面31b不同之方向延伸。再者，框體31之外周面亦可具有5面以上之面。
圖3中，固定用突起31e係於插槽3之基端(面31b之基端)分別設置於面31c側及面31d側。固定用突起31e係自面31b沿著與面31b垂直之方向(向下方向)延伸。再者，固定用突起31e亦可例如以自面31a向下方向突出之方式設置。
固定用突起31e如圖1及圖2所示般與插入孔11a嵌合。此時，框體部11與面31a相接，且框體部12與面31b相接。藉此，插槽3自上下方向被夾入。於圖1之框體部11中，框體部11與面31a之接觸部之厚度及框體部11與面31b之接觸部之厚度，薄於固定用突起31e與插入孔11a之嵌合部之厚度。藉此，能夠使半導體裝置10變薄。再者，固定用突起31e亦可埋入於框體部11。
端子部32具有例如聚氯乙烯等合成樹脂等之絕緣部321、及設置於絕緣部321上之複數個連接端子322。作為連接端子322，能夠使用 例如銅等。又，作為連接端子322，亦可使用例如銅合金(例如鈹銅、磷青銅、鈷銅)或鎳合金(例如鈹鎳)等材料。
複數個連接端子322之各者自插槽3之前端沿基端設置，且自中空部311之內部延伸至外部。連接端子322之一端於插槽3之前端側之中空部311內露出。複數個連接端子322具有作為能夠連接於插口之外部連接端子之功能。
於插槽3之基端，連接端子之322之另一端如圖1及圖2所示般，經由焊料5而與連接焊墊211電性連接。連接端子322自中空部311之內部延伸至外部，且與第一連接焊墊電性連接。再者，連接端子322亦可具有：外部連接端子，其設置於中空部311之內部；及內部連接端子，其與該外部連接端子電性連接，延伸至中空部311之外部，且經由焊料5而與連接焊墊211電性連接。
於將半導體裝置10連接於插口之情形下，於插槽3之前端側之中空部311內露出之連接端子322接觸於插口之連接端子。藉此，能夠於半導體裝置10與包括插口之資訊機器之間利用USB進行資料傳輸。
作為連接端子322，設置有電源端子(VBUS)、用於差動信號即通常傳輸用之資料信號之信號端子(D+、D-)、及接地端子(GND)等利用USB2.0或USB3.0傳輸資料所必需之連接端子、或用於差動信號即高速傳輸用之發送資料信號之信號端子(SSTX+、SSTX-)、用於差動信號即高速傳輸用之接收資料信號之信號端子(SSRX+、SSRX-)等利用USB3.0之高速傳輸所必需之連接端子等。圖3中，作為一例而圖示有電源端子(VBUS)、用於通常傳輸用之資料信號之信號端子(D+、D-)、及接地端子(GND)之4個連接端子322。
於將連接端子322之一部分電性連接於配線基板21之連接焊墊211之情形下或將插槽3自身電性連接於配線基板21之情形下，例如藉由SMT(Surface Mount Technology：SMT(表面安裝技術))等焊料接合而 進行接合。然而，SMT等焊料接合因成本較高而當焊料接合部位增加時製造成本會相應地變高。如此，於能夠利用USB傳輸資料之半導體裝置中，需要儘量減少焊料接合部位而能夠低價地製造之構造。
於上述半導體裝置中，代替於電路基板而於框體設置插入孔，且使插槽之固定用突起嵌合於插入孔，藉此固定插槽。假設於固定電路基板與插槽之情形下，為了提高固定強度而必須利用採用SMT之焊料接合來將電路基板與插槽機械性地連接。又，在於密封樹脂層形成插入孔之情形下，存在密封狀態惡化等問題。藉此，藉由使插槽之固定用突起嵌合於框體之插入孔來固定插槽，而能夠一面抑制利用SMT之焊料接合部位之增加，一面固定插槽。藉此，例如能夠降低製造成本。又，由於無需於電路基板設置插入孔，因此能夠保持密封狀態，又能夠使電路基板變小。
又，於使插槽嵌合固定於框體之情形下，當嵌合部僅為單方向時，例如會對插槽施加外力，從而對插槽之連接端子與電路基板之連接焊墊之間之連接部施加力。藉此，存在因連接端子之變形而產生插槽與電路基板之間之連接不良之情形。
於上述半導體裝置中，使插槽嵌合於框體，並且框體與插槽之框體部之第一面及位於第一面之相反側之第二面相接。能夠藉由框體而自複數個方向支持插槽，因此能夠抑制插槽之連接端子與電路基板之連接焊墊之間之連接不良之產生。
半導體裝置10之構造並不限定於上述構造。圖4係表示半導體裝置之其他構造例之側視模式圖。圖5係表示半導體裝置之其他構造例之俯視模式圖。
圖4及圖5所示之半導體裝置與圖1及圖2所示之半導體裝置相比，框體1與面31c及面31d相接之構成不同。即，框體1係以與面31a及面31d相接且包圍外周面之包含基端之一部分(框體31之包含基端之 一部分)之方式設置。
於上述半導體裝置中，使插槽嵌合於框體，並且框體係接於插槽之框體部之第一面、第一面之相反側之第二面、及與第一面或第二面垂直地設置之第三面。藉由框體能夠自複數個方向支持插槽，因此能夠抑制插槽之連接端子與電路基板之連接焊墊之間之連接不良之產生。
其次，參照圖6及圖7對上述半導體裝置之製造方法例進行說明。圖6及圖7係用以說明半導體裝置之製造方法例之圖。
於上述半導體裝置之製造方法例中，如圖6所示般，準備具有插入孔11a、槽11b、及用以支持插槽3之區域11c之框體部11。框體部11例如係藉由將樹脂灌入至金屬模具中並使其固化而成形為所需形狀。區域11c設置於較插入孔11a更靠框體部11之前端側。槽11b設置於較插入孔11a更靠框體部11之基端側。
其次，將電路基板2載置於槽11b上。又，準備插槽3，一面使面31a接觸於區域11c，一面使固定用突起31e與插入孔11a嵌合而將插槽3之一部分載置於框體部11上。進而，將連接端子322之基端藉由例如SMT等焊料接合而經由焊料5電性連接於連接焊墊211。
亦可藉由嵌入成形而固定框體部11與插槽3。嵌入成形係指將樹脂注入至插入於金屬模具內之金屬零件之周圍而使金屬與樹脂一體化之成形方法。此時，固定用突起31e係以埋入於框體部11之方式固定。
繼而，如圖7所示般，準備具有用以支持插槽3之區域12a之框體部12。框體部12例如係藉由將樹脂灌入至金屬模具中並使其固化而形成為所需之形狀。區域12a設置於框體部12之前端側。再者，亦可與框體部11同樣地於框體部12設置槽，一面使框體部11之槽11b與框體部12之槽對向一面使框體部11與框體部12結合。
其次，以於框體部11與框體部12之間形成於側壁具有插入孔11a之開口部之方式使框體部12結合於框體部11。此時，亦可使用例如卡扣等使框體部11與框體部12結合。於使用卡扣之結合方法中，於框體部11及框體部12之一者設置凸部，且於另一者設置凹部，藉由利用材料之彈性將凸部嵌入並卡止於凹部中而使框體部11與框體部12結合。又，亦可使用接著劑等將框體部11與框體部12相互貼合。藉由上述步驟而能夠製造半導體裝置10。
再者，各實施形態係作為例而提示者，並未意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，且能夠於不脫離發明主旨之範圍進行各種省略、替換、變更。該等實施形態及其變化皆包含於發明之範圍及主旨中，並且包含於申請專利範圍中所記載之發明及其均等之範圍。
1‧‧‧框體
1a‧‧‧開口部
2‧‧‧電路基板
3‧‧‧插槽
5‧‧‧焊料
10‧‧‧半導體裝置
11‧‧‧框體部
11a‧‧‧插入孔
12‧‧‧框體部
21‧‧‧配線基板
21a‧‧‧面
21b‧‧‧面
22‧‧‧記憶體晶片
23‧‧‧控制器晶片
24‧‧‧密封樹脂層
31‧‧‧框體
31a、31b‧‧‧面
31e‧‧‧固定用突起
211‧‧‧連接焊墊
322‧‧‧連接端子

Claims (5)

  1. 一種半導體裝置，其係藉由與插口連接而能夠進行資料傳輸者，且包括：電路基板，其具備配線基板及搭載於上述配線基板之半導體晶片，該配線基板具有包含第一連接焊墊之複數個連接焊墊；插槽，其具備第一框體及連接端子，該第一框體具有：包含具有第一面及位於上述第一面之相反側之第二面之外周面之框體部、由上述外周面包圍之中空部、及自上述框體部向與上述第一面或上述第二面不同之方向延伸之突起，該連接端子係自上述中空部之內部朝外部延伸，且電性連接於上述第一連接焊墊；及第二框體，其一方面覆蓋上述電路基板、一方面與上述第一面及上述第二面相接，且具有與上述突起嵌合之插入孔。
  2. 如請求項1之半導體裝置，其中上述電路基板進而具備密封上述半導體晶片之密封樹脂層，且上述第一連接焊墊設置於上述配線基板之位於上述半導體晶片之搭載面之相反側之面。
  3. 如請求項2之半導體裝置，其中上述連接端子經由焊料而與上述第一連接焊墊電性連接。
  4. 如請求項1至3中任一項之半導體裝置，其中上述第二框體具有：第一框體部，其與上述第一面相接，且具有上述插入孔；及第二框體部，其與上述第二面相接，且以於與上述第一框體部之間具有於內壁具有上述插入孔之開口部之方式結合於上述第一框體部；且 上述電路基板設置於上述開口部。
  5. 如請求項1至3中任一項之半導體裝置，其中上述外周面進而包含沿與上述第一面或上述第二面垂直設置之第三面，且上述第二框體係以與上述第一面至上述第三面相接而包圍上述外周面之一部分之方式設置。
TW105106187A 2015-09-14 2016-03-01 Semiconductor device TWI591902B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180896A JP6495791B2 (ja) 2015-09-14 2015-09-14 半導体装置

Publications (2)

Publication Number Publication Date
TW201711292A TW201711292A (zh) 2017-03-16
TWI591902B true TWI591902B (zh) 2017-07-11

Family

ID=58358062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106187A TWI591902B (zh) 2015-09-14 2016-03-01 Semiconductor device

Country Status (3)

Country Link
JP (1) JP6495791B2 (zh)
CN (1) CN106532298B (zh)
TW (1) TWI591902B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550180C (zh) * 2005-09-16 2009-10-14 株式会社东芝 半导体存储装置及使用它的usb存储器装置
US7581967B2 (en) * 2006-08-16 2009-09-01 Sandisk Corporation Connector with ESD protection
US7540786B1 (en) * 2008-04-17 2009-06-02 Hon Hai Precision Ind. Co., Ltd. Flash memory device with improved contact arrangement
US7862377B2 (en) * 2008-11-18 2011-01-04 Kingston Technology Corporation USB connector and method of manufacture
CN201608336U (zh) * 2010-01-29 2010-10-13 蔡添庆 一种u盘使用的usb连接器
CN201708305U (zh) * 2010-04-30 2011-01-12 富士康(昆山)电脑接插件有限公司 移动存储装置及其电连接器
CN202206683U (zh) * 2011-09-22 2012-04-25 深圳市正耀科技有限公司 改进的u盘组装结构
CN202797347U (zh) * 2011-11-29 2013-03-13 蔡周贤 具有套接壳的电连接公头
TWM459553U (zh) * 2013-03-20 2013-08-11 Zk Tek Technologies Co Ltd Ｕｓｂ連接器改良結構
CN203193014U (zh) * 2013-04-25 2013-09-11 常熟精微康电子元件有限公司 移动存储装置及其连接器
CN203950966U (zh) * 2014-05-04 2014-11-19 东莞市卡盟连接器有限公司 一种连接器端口

Also Published As

Publication number Publication date
TW201711292A (zh) 2017-03-16
JP2017058755A (ja) 2017-03-23
JP6495791B2 (ja) 2019-04-03
CN106532298B (zh) 2019-06-07
CN106532298A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
US8946566B2 (en) Heterogeneous encapsulation
CN101405752A (zh) 存储卡
TWM343230U (en) Space minimized flash drive
TWI615916B (zh) 半導體裝置之製造方法及半導體裝置
TWI588948B (zh) Flat pin type semiconductor device
TWI591902B (zh) Semiconductor device
TWI645622B (zh) Usb裝置及其製造方法
CN109616802B (zh) 半导体装置及插头用端子零件的制造方法
TWI651897B (zh) Usb裝置及其製造方法
JP6334342B2 (ja) 半導体装置
EP2426624A1 (en) A USB device structure
US9633923B2 (en) Electronic device module and manufacturing method thereof
TWI550785B (zh) 晶片封裝結構
KR101118236B1 (ko) 초고속 유에스비 프로토콜에 적합한 씨오비 타입 휴대용 메모리 장치
TWI569515B (zh) Method for manufacturing terminal parts for semiconductor devices and plugs
TWI812972B (zh) Ｕｓｂ記憶體及其製造方法
KR101173023B1 (ko) 브릿지 ｐｃｂ 및 이를 이용한 스택 다이 반도체 장치
JP2012069743A (ja) 半導体装置及びその製造方法
CN102403305A (zh) 一种usb装置结构