TWI550785B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI550785B
TWI550785B TW103117179A TW103117179A TWI550785B TW I550785 B TWI550785 B TW I550785B TW 103117179 A TW103117179 A TW 103117179A TW 103117179 A TW103117179 A TW 103117179A TW I550785 B TWI550785 B TW I550785B
Authority
TW
Taiwan
Prior art keywords
package structure
circuit board
flexible circuit
chip package
pins
Prior art date
Application number
TW103117179A
Other languages
English (en)
Other versions
TW201543623A (zh
Inventor
陳崇龍
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW103117179A priority Critical patent/TWI550785B/zh
Priority to CN201410320050.8A priority patent/CN105097761B/zh
Publication of TW201543623A publication Critical patent/TW201543623A/zh
Application granted granted Critical
Publication of TWI550785B publication Critical patent/TWI550785B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

晶片封裝結構
本發明是有關於一種半導體封裝結構,且特別是有關於一種晶片封裝結構。
由於晶圓製造技術的日新月異,使得積體電路(IC)產業有突飛猛進的發展趨勢,所生產的IC更加輕薄短小化、功能複雜化、高腳數化、高頻化以及多元化。在此發展趨勢下,薄膜覆晶(chip on film,COF)封裝滿足了其封裝需求。
薄膜覆晶封裝是一種將晶粒覆晶接合(flip-chip bonding)在軟性線路基材上的技術。也就是可將驅動積體電路及其電子零件直接安裝於薄膜上,省去傳統的印刷電路板,使封裝結構可達到更輕薄短小的目的。因此,薄膜覆晶封裝可具有細小間距以及良好的可撓性,使其在尺寸安定性、線路高密度、耐燃性、環保等需求上有很好的表現。薄膜覆晶封裝的應用範圍以手機以及液晶顯示器等產品為主。目前業界已開始研發將薄膜覆晶封裝應用於其他技術領域或產品的技術。
圖1繪示了薄膜覆晶封裝應用於連接器插頭的習知作法 的示意圖。請參照圖1,晶片封裝結構200是透過將載板210直接貼附於可撓性線路板220的下表面所形成,晶片則設置於可撓性線路板220上並與其電性連接,如此配置之晶片封裝結構200可應用於連接器的插頭,以與相配合的連接器插槽電性連接。然而,如此配置的可撓性線路板220僅以貼附的方式設置於載板210的一表面上,因此,此種晶片封裝結構200若應用於連接器的插頭,在經過多次的插拔後即可能發生如圖1圈圍的部份所示的現象,也就是可撓性線路板220的邊緣處被掀起而與載板脫離。因此,此種晶片封裝結構200應用於連接器的結構可靠度不佳。
因此,如何將薄膜覆晶封裝妥善應用至連接器的製作上以充分利用其特點,仍是現今產業技術人員極欲研究的課題之一。
本發明提供一種晶片封裝結構,其可應用於連接器的製作,且使用其之產品的生產良率較高。
本發明的晶片封裝結構,其包括一載板、一可撓性線路板以及至少一晶片。載板包括一上表面以及一相對於上表面的下表面。可撓性線路板具有一第一表面、相對第一表面的一第二表面以及多個引腳。引腳位於第一表面上並使可撓性線路板區分為一線路區以及一無線路區。可撓性線路板透過彎折無線路區而以第二表面分別貼附載板的上表面及下表面,其中上表面對應線路區且下表面對應無線路區。可撓性線路板具有一厚度為T1,無線 路區於彎折處具有一最小厚度為T2,其中最小厚度T2小於厚度T1。晶片設置於線路區並與引腳電性連接。
在本發明的一實施例中,上述的最小厚度T2小於或等於3/4的厚度T1。
在本發明的一實施例中,上述的無線路區具有一溝槽,溝槽位於無線路區的彎折處。
在本發明的一實施例中,上述的最小厚度T2等於厚度T1與溝槽之一深度D的差值。
在本發明的一實施例中,上述的溝槽沿可撓性線路板的寬度方向延伸。
在本發明的一實施例中,上述的溝槽的一剖面形狀為U型、V型或矩型。
在本發明的一實施例中,上述的溝槽的一剖面形狀為多個U型、多個V型或多個矩型。
在本發明的一實施例中,上述的溝槽包括多個不連續的凹穴,且上述的不連續的凹穴沿可撓性線路板的寬度方向排列。
在本發明的一實施例中,上述的各引腳分別具有一內接腳與一外接腳。內接腳與晶片連接。部分之外接腳鄰近線路區與無線路區之交界且外接腳於第二表面之投影覆蓋載板。
在本發明的一實施例中,上述的可撓性線路板更具有一防銲層。防銲層位於第一表面上並且局部覆蓋引腳,其中各外接腳至少局部暴露於防銲層之外。
基於上述,本發明的晶片封裝結構將晶片以及引腳設置於可撓性線路板的線路區而形成薄膜覆晶封裝結構,並透過彎折可撓性線路板的無線路區來包覆載板,以使彎折後的可撓性線路板分別貼附載板的上下表面。如此配置之晶片封裝結構可直接以可撓性線路板和載板形成連接器的插頭,且可撓性線路板上外露的外接腳可用以與相配合的連接器插槽電性連接。因此,應用此晶片封裝結構的連接器具有薄膜覆晶封裝結構的高線路密度及良好可撓性等特點。並且,由於本發明的晶片封裝結構是透過彎折可撓性線路板而包覆載板所形成,提升了可撓性線路板與載板的結合可靠度,使晶片封裝結構在應用於連接器的插頭時,不會因為多次插拔而導致可撓性線路板的邊緣處與載板脫離的問題。
此外,本發明透過將可撓性線路板於彎折處的厚度縮減,弱化可撓性線路板於彎折處的剛性,降低可撓性線路板對於彎折的排斥力(即彈性回復力),以使彎折後的可撓性線路板得以更緊密地貼附載板的上表面及下表面。如此,即可減少可撓性線路板的彎折後未能與載板緊密貼合而導致晶片封裝結構彎折處的整體厚度超出連接器插頭所需規格的問題,以及晶片封裝結構上之接腳與連接器插槽中的線路對位偏移的問題,進而避免後續製程或應用上的困難。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧晶片封裝結構
110‧‧‧載板
112‧‧‧上表面
114‧‧‧下表面
120‧‧‧可撓性線路板
122‧‧‧第一表面
124‧‧‧第二表面
126‧‧‧引腳
126a‧‧‧外接腳
126b‧‧‧內接腳
128‧‧‧溝槽
130‧‧‧晶片
140‧‧‧防銲層
D1‧‧‧寬度方向
R1‧‧‧線路區
R2‧‧‧無線路區
T1‧‧‧厚度
T2‧‧‧最小厚度
D‧‧‧深度
圖1繪示薄膜覆晶封裝應用於連接器的習知作法的示意圖。
圖2是依照本發明的一實施例的一種晶片封裝結構的局部剖面示意圖。
圖3是依照本發明的一實施例的一種可撓性線路板的俯視示意圖。
圖4是依照本發明的一實施例的一種晶片封裝結構應用於連接器的插頭的示意圖。
圖5是依照本發明的另一實施例的一種可撓性線路板的俯視示意圖。
圖6、圖6A及圖6B是依照本發明的不同實施例的可撓性線路板的剖面示意圖。
圖7、圖7A及圖7B是依照本發明的不同實施例的可撓性線路板的剖面示意圖。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。並且,在下列各實施 例中,相同或相似的元件將採用相同或相似的標號。
圖2是依照本發明的一實施例的一種晶片封裝結構的局部剖面示意圖。圖3是依照本發明的一實施例的一種可撓性線路板的俯視示意圖。圖4是依照本發明的一實施例的一種晶片封裝結構應用於連接器的插頭的示意圖。請同時參照圖2至圖4,本實施例的晶片封裝結構100包括一載板110、一可撓性線路板120以及至少一晶片130。載板110如圖2所示包括一上表面112以及相對於上表面112的一下表面114,而可撓性線路板120則具有一第一表面122、相對於第一表面122的一第二表面124以及多個引腳126。引腳126位於第一表面122上,以將可撓性線路板120區分為如圖3所示的一線路區R1以及一無線路區R2。晶片130則設置於線路區R1並與引腳126電性連接,而形成薄膜覆晶(chip on film,COF)封裝結構。
在本實施例中,各引腳126包括一內接腳126b與一外接腳126a。內接腳126b與晶片130連接並電性連接對應的外接腳126a,使晶片130得以經由外接腳126a而與外部電子元件電性連接。部分之外接腳126a如圖3所示鄰近線路區R1與無線路區R2之交界。在本實施例中,可撓性線路板120更可具有一防銲層140。防銲層140位於第一表面122上並且局部覆蓋引腳126,其中,各外接腳126a至少局部暴露於防銲層140之外,以適於與外部電子元件電性連接,更具體而言,鄰近線路區R1與無線路區R2之交界處的外引腳126a暴露於防銲層140之外。
承上述,可撓性線路板120如圖2所示透過彎折無線路區R2而以其第二表面124分別貼附載板110的上表面112及下表面114,其中,上表面112對應線路區R1,而下表面114則對應無線路區R2。外接腳126a於第二表面124上的正投影則如圖2所示覆蓋載板110。如此配置之晶片封裝結構100可如圖4所示應用於通用串列匯流排(Universal Serial Bus,USB)等連接器的插頭,其外接腳126a可用以與相配合的連接器插槽400電性連接。因此,應用此晶片封裝結構100的連接器可具有薄膜覆晶封裝結構的高線路密度及良好可撓性等特點。此外,使用本實施例之晶片封裝結構100的連接器更可包括一殼體(未繪示),用以包覆局部的晶片封裝結構100並至少暴露出部份外接腳126a,使晶片封裝結構100的晶片130得以受到殼體的保護並經由外接腳126a而與外部電子元件電性連接。
承上述,在本實施例中,可撓性線路板120具有一厚度為T1,而可撓性線路板120的無線路區R2於彎折處具有一最小厚度為T2,其中最小厚度T2小於可撓性線路板120的厚度T1,具體而言,無線路區R2於彎折處的最小厚度T2可小於或等於3/4的可撓性線路板120的厚度T1。如此,透過將可撓性線路板120的彎折處厚度縮減,可降低可撓性線路板120對於彎折的排斥力(也就是可撓性線路板120的彈性回復力),以使彎折後的可撓性線路板120可緊密地貼附於載板110的上表面112及下表面114。如此,即可減少可撓性線路板120彎折後未能與載板110緊密貼 合而導致晶片封裝結構100於可撓性線路板120彎折處的整體厚度超出連接器插頭所需規格的問題,以及晶片封裝結構100上之接腳與連接器插槽中的線路對位偏移的問題,進而避免後續製程或應用上的困難。
圖5是依照本發明的另一實施例的一種可撓性線路板的俯視示意圖。圖6、圖6A及圖6B是依照本發明的不同實施例的可撓性線路板的剖面示意圖。在此須說明的是,圖6、圖6A及圖6B繪示了不同實施例的可撓性線路板120未彎折前的局部剖面示意圖,其剖面方向係垂直於如圖3所示的可撓性線路板120的寬度方向D1。請先同時參照圖3、圖5及圖6,在一實施例中,可撓性線路板120可如圖3所示具有一溝槽128,其位於無線路區R2的彎折處。溝槽128可例如位於第二表面124,並沿可撓性線路板120的寬度方向D1延伸。在另一實施例中,溝槽128亦可如圖5所示為多個不連續的凹穴,且所述的不連續的凹穴沿可撓性線路板120之寬度方向D1排列。並且,溝槽128可如圖6所示具有一深度D,可撓性線路板120的無線路區R2於彎折處的最小厚度T2等於可撓性線路板120的厚度T1與溝槽128之深度D的差值。此外,在圖6所示的實施例中,溝槽128的剖面形狀為矩型。當然,在本發明的其他實施例中,溝槽128的剖面形狀亦可如圖6A所示而呈U型,或是如圖6B所示的呈V型。上述的實施例僅用以舉例說明,任何所屬技術領域中具有通常知識者可自行依產品的實際需求對溝槽128的形狀做調整。如此配置,使得可撓性 線路板120於彎折處的厚度縮減,以降低可撓性線路板120對於彎折的排斥力(也就是可撓性線路板120的彈性回復力),進而達到彎折後的可撓性線路板120緊密地貼附載板110的上表面112及下表面114的效果。
圖7、圖7A及圖7B是依照本發明的不同實施例的可撓性線路板的剖面示意圖。在此必須說明的是,圖7、圖7A及圖7B之可撓性線路板120與圖6所示之可撓性線路板120相似,因此,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。以下將針對下述實施例之可撓性線路板120與前述實施例之可撓性線路板120的差異做說明。
請參照圖7至圖7B,可撓性線路板120的溝槽128的剖面形狀除了如圖6、圖6A及圖6B所繪示的呈單一幾何形狀外,溝槽128的剖面形狀亦可由多個幾何形狀所組合而成。舉例而言,溝槽128的剖面形狀可如圖7所示包括多個U型,也就是說,溝槽128可由多個U型溝槽所組成。此外,溝槽128的剖面形狀亦可如圖7A所示包括多個V型,亦即,溝槽128可由多個V型溝槽所組成。同樣地,溝槽128的剖面形狀可如圖7B所示而呈多個矩型,也就是溝槽128可由多個剖面呈矩型的溝槽所組成。同樣地,圖7至圖7B所繪示的溝槽128可為沿可撓性線路板120之寬度方向D1延伸的長型溝槽,亦可為沿可撓性線路板120之寬度方 向D1排列的多個不連續的凹穴。當然,本實施例僅用以舉例說明,任何所屬技術領域中具有通常知識者可自行依產品的實際需求對溝槽128的形狀做調整。只要溝槽128的設計可使可撓性線路板120的厚度於其彎折處縮減而降低可撓性線路板120對於彎折的排斥力(也就是可撓性線路板120的彈性回復力),進而達到彎折後的可撓性線路板120緊密地貼附載板110的上表面112及下表面114的效果,即為本發明所欲保護的範圍。
綜上所述,本發明的晶片封裝結構將可撓性線路板區分為線路區以及無線路區,以將晶片以及引腳設置於可撓性線路板的線路區而形成薄膜覆晶封裝結構,並透過彎折無線路區來包覆載板,以使彎折後的可撓性線路板分別貼附載板的上下表面。如此配置之晶片封裝結構可直接以可撓性線路板和載板形成連接器的插頭,且可撓性線路板上外露的外接腳可用以與相配合的連接器插槽電性連接。因此,應用此晶片封裝結構的連接器具有薄膜覆晶封裝結構的高線路密度及良好可撓性等特點。並且,由於本發明的晶片封裝結構是透過彎折可撓性線路板而包覆載板所形成,提升了可撓性線路板與載板的結合可靠度,使晶片封裝結構在應用於連接器的插頭時,不會因為多次插拔而導致可撓性線路板的邊緣處與載板脫離的問題。
此外,本發明透過將可撓性線路板於彎折處的厚度縮減,弱化可撓性線路板於彎折處的剛性,降低可撓性線路板對於彎折的排斥力(即彈性回復力),以使彎折後的可撓性線路板得以 更緊密地貼附載板的上表面及下表面。如此,即可減少可撓性線路板彎折後未能與載板緊密貼合而導致晶片封裝結構彎折處的整體厚度超出連接器插頭所需規格的問題,以及晶片封裝結構上之接腳與連接器插槽中的線路對位偏移的問題,進而避免後續製程或應用上的困難。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧晶片封裝結構
110‧‧‧載板
112‧‧‧上表面
114‧‧‧下表面
120‧‧‧可撓性線路板
122‧‧‧第一表面
124‧‧‧第二表面
126‧‧‧引腳
126a‧‧‧外接腳
128‧‧‧溝槽
T1‧‧‧厚度
T2‧‧‧最小厚度
140‧‧‧防銲層

Claims (10)

  1. 一種晶片封裝結構,包括:一載板,包括一上表面以及相對於該上表面的一下表面;一可撓性線路板,具有一第一表面、相對於該第一表面的一第二表面以及多個引腳,該些引腳位於該第一表面上,使該可撓性線路板區分為一線路區以及一無線路區,該可撓性線路板透過彎折該無線路區而以該第二表面分別貼附該載板的該上表面及該下表面,其中該上表面對應該線路區且該下表面對應該無線路區,且該可撓性線路板具有一厚度為T1,該無線路區於彎折處具有一最小厚度為T2,其中該最小厚度T2小於該厚度T1;以及至少一晶片,設置於該線路區並與該些引腳電性連接。
  2. 如申請專利範圍第1項所述的晶片封裝結構,其中該最小厚度T2小於或等於3/4的該厚度T1。
  3. 如申請專利範圍第1項所述的晶片封裝結構,其中該無線路區具有一溝槽,該溝槽位於該無線路區的彎折處。
  4. 如申請專利範圍第3項所述的晶片封裝結構,其中該最小厚度T2等於該厚度T1與該溝槽之一深度D的差值。
  5. 如申請專利範圍第3項所述的晶片封裝結構,其中該溝槽包括多個不連續的凹穴,該些不連續的凹穴沿該可撓性線路板之寬度方向排列。
  6. 如申請專利範圍第3項所述的晶片封裝結構,其中該溝槽沿該可撓性線路板的寬度方向延伸。
  7. 如申請專利範圍第5項所述的晶片封裝結構,其中該溝槽的一剖面形狀為U型、V型或矩型。
  8. 如申請專利範圍第6項所述的晶片封裝結構,其中該溝槽的一剖面形狀為多個U型、多個V型或多個矩型。
  9. 如申請專利範圍第1項所述的晶片封裝結構,其中各該引腳分別具有一內接腳與一外接腳,該些內接腳與該晶片連接,部分之該些外接腳鄰近該線路區與該無線路區之交界且該些外接腳於該第二表面之投影覆蓋該載板。
  10. 如申請專利範圍第9項所述的晶片封裝結構,其中該可撓性線路板更具有一防銲層,該防銲層位於該第一表面上並且局部覆蓋該些引腳,其中各該外接腳至少局部暴露於該防銲層之外。
TW103117179A 2014-05-15 2014-05-15 晶片封裝結構 TWI550785B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103117179A TWI550785B (zh) 2014-05-15 2014-05-15 晶片封裝結構
CN201410320050.8A CN105097761B (zh) 2014-05-15 2014-07-07 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117179A TWI550785B (zh) 2014-05-15 2014-05-15 晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201543623A TW201543623A (zh) 2015-11-16
TWI550785B true TWI550785B (zh) 2016-09-21

Family

ID=54577856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117179A TWI550785B (zh) 2014-05-15 2014-05-15 晶片封裝結構

Country Status (2)

Country Link
CN (1) CN105097761B (zh)
TW (1) TWI550785B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201919166A (zh) * 2017-11-09 2019-05-16 瑞鼎科技股份有限公司 薄膜覆晶封裝結構
TWI773257B (zh) * 2021-04-20 2022-08-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201244598A (en) * 2011-04-22 2012-11-01 Walton Advanced Eng Inc Thin carrier device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP2005056952A (ja) * 2003-07-31 2005-03-03 Optrex Corp 回路基板の接続構造
CN1783467A (zh) * 2004-11-29 2006-06-07 晶强电子股份有限公司 电子封装体及其软性电路板
CN100459123C (zh) * 2005-09-08 2009-02-04 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201244598A (en) * 2011-04-22 2012-11-01 Walton Advanced Eng Inc Thin carrier device

Also Published As

Publication number Publication date
CN105097761A (zh) 2015-11-25
CN105097761B (zh) 2018-02-06
TW201543623A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US9848518B2 (en) Integrated power module packaging structure
TWI724189B (zh) 膜產品及膜封裝
TWI567603B (zh) 觸控顯示裝置
US20090267224A1 (en) Circuit device including rotated stacked die
US6899544B2 (en) Integrated circuit device and wiring board
KR102228461B1 (ko) 반도체 패키지 장치
US20140117506A1 (en) Semiconductor device and method of manufacturing the same
CN104037142A (zh) 封装对准结构及其形成方法
CN107204293B (zh) 半导体装置的制造方法及半导体装置
TWI550785B (zh) 晶片封裝結構
TW201724568A (zh) 用於晶片接合之基準標記
KR20110088885A (ko) 핀 모듈을 포함하는 usb 장치
TW201814865A (zh) 薄膜覆晶封裝結構
KR20110098679A (ko) 노출된 컨덕터를 구비한 집적회로 패키징 시스템 및 그 제조 방법
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
TWI267972B (en) Substrate with slot
TWI645622B (zh) Usb裝置及其製造方法
CN110383440A (zh) 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法
TWI591902B (zh) Semiconductor device
TWI435667B (zh) 印刷電路板組件
JP6334342B2 (ja) 半導体装置
CN210807810U (zh) 电路板和电子装置
TW202002210A (zh) 帶狀配線基板以及半導體裝置