CN1783467A - 电子封装体及其软性电路板 - Google Patents

电子封装体及其软性电路板 Download PDF

Info

Publication number
CN1783467A
CN1783467A CN 200410095553 CN200410095553A CN1783467A CN 1783467 A CN1783467 A CN 1783467A CN 200410095553 CN200410095553 CN 200410095553 CN 200410095553 A CN200410095553 A CN 200410095553A CN 1783467 A CN1783467 A CN 1783467A
Authority
CN
China
Prior art keywords
circuit board
flexible circuit
line layer
chip
packing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200410095553
Other languages
English (en)
Inventor
胡迪群
黄志恭
吴建男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGQIANG ELECTRONIC CO Ltd
Original Assignee
JINGQIANG ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGQIANG ELECTRONIC CO Ltd filed Critical JINGQIANG ELECTRONIC CO Ltd
Priority to CN 200410095553 priority Critical patent/CN1783467A/zh
Publication of CN1783467A publication Critical patent/CN1783467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本发明是关于一种电子封装体及其软性电路板，该电子封装体，包括一软性电路板与一芯片。该软性电路板具有一软性基材与一线路层，其中软性基材具有一第一表面与相对于第一表面的一第二表面。线路层是配置在软性基材的第一表面上，且在软性基材的第二表面上已形成至少一凹槽，而软性基材适于沿着凹槽而弯折。此外，芯片是配置在软性电路板上，且芯片是与软性电路板的线路层相电性连接。

Description

电子封装体及其软性电路板
技术领域
本发明涉及一种电子封装体(electronic package)，特别是涉及一种易于弯折的电子封装体及其软性电路板(flexible printed circuit board，FPC board)。
背景技术
现今的信息社会下，人类对电子产品的依赖性与日俱增。为因应现今电子产品高速度、高效能、且轻薄短小的要求，具有可饶曲特性的软性电路板已逐渐应用于各种电子装置中，例如笔记本电脑(Notebook PC)、行动电话(Cell Phone)、数码相机(digital camera)、个人数码助理器(PersonalDigital Assistant，PDA)、印表机(printer)与光碟机(disk player)等。值得注意的是，软性电路板不仅作为电性连接之用，更可用于承载芯片或其他电子元件。
举例而言，薄膜型芯片封装体(chip on film package，COF package)与贴带自动接合封装体(tape automatic bonding package，TAB package)均使用软性电路板，以承载芯片。特别地，由于软性电路板能够弯折的缘故，因此在立体型态的组装结构中，薄膜型芯片封装体与贴带自动接合封装体的重要性也就日渐增加。值得注意的是，有时候软性电路板必须弯折才能够贴附于物体表面，然而软性电路板具有一定的弹性，导致软性电路板无法完全贴合于物体表面。换言之，当软性电路板需要弯折才能贴附于物体的两个不平行的表面时，软性电路板与物体的这些表面之间就可能会产生间隙，因而无法满足产品的设计需求。
由此可见，上述现有的电子封装体及其软性电路板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决电子封装体及其软性电路板存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的电子封装体及其软性电路板存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的电子封装体及其软性电路板，能够改进一般现有的电子封装体及其软性电路板，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的电子封装体存在的缺陷，而提供一种新型结构的电子封装体，所要解决的技术问题是使其软性电路板是易于弯折，从而更加适于实用，且具有产业上的利用价值。
本发明的另一目的在于，克服现有的软性电路板存在的缺陷，而提供一种新型结构的软性电路板，所要解决的技术问题是使其易于弯折，从而更加适于实用。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
基于上述目的或其他目的，本发明提出一种电子封装体，其包括一软性电路板与一芯片。此软性电路板具有一软性基材(flexible substrate)与至少一线路层，其中软性基材具有一第一表面与相对于第一表面的一第二表面。线路层是配置在软性基材的第一表面上，且在软性基材的第二表面上已形成至少一凹槽(groove)，而软性基材适于沿着凹槽而弯折。此外，芯片是配置在软性电路板上，且芯片是与软性电路板的线路层电性连接。
依照本发明的较佳实施例所述，软性电路板例如更包括图案化的一覆盖层(covering layer)，其是至少局部地覆盖线路层。此外，软性电路板例如更包括一金属保护层(metal protection layer)，其是配置于线路层的未受覆盖层所覆盖的局部表面。
依照本发明的较佳实施例所述，芯片是采用覆晶接合方式(Flip Chip)电性连接至软性电路板的线路层。此外，电子封装体例如更包括一底胶(underfill)，其是充填至芯片与软性电路板之间。
依照本发明的较佳实施例所述，芯片是采用贴带自动接合方式(tapeautomated bonding，TAB)电性连接至软性电路板的线路层。此外，电子封装体例如更包括一封胶(molding compound)，其是包覆芯片与部分线路层。
基于上述目的或其他目的，本发明提出一种软性电路板，其包括一软性基材与一线路层，其中软性基材具有一第一表面、相对于第一表面的一第二表面与至少一凹槽(groove)。此外，凹槽是位于软性基材的第二表面上，且软性基材适于沿着凹槽而弯折。另外，线路层是配置在软性基材的第一表面上。
依照本发明的较佳实施例所述，软性电路板例如更包括图案化的一覆盖层，其是至少局部地覆盖线路层。此外，软性电路板例如更包括一金属保护层，其是配置于线路层的未受覆盖层所覆盖的局部表面。
基于上述，本发明的软性电路板的一表面具有一凹槽，因此本发明的软性电路板较易沿着此凹槽来弯折，用以提高软性电路板的本身的组装便利性。此外，本发明的电子封装体是使用此种表面具有凹槽的软性电路板，因此本发明的电子封装体较易沿着此凹槽来弯折，以便于应用至立体型态的组装结构中。
经由上述可知，本发明是关于一种电子封装体及其软性电路板，该电子封装体，包括一软性电路板与一芯片。该软性电路板具有一软性基材与一线路层，其中软性基材具有一第一表面与相对于第一表面的一第二表面。线路层是配置在软性基材的第一表面上，且在软性基材的第二表面上已形成至少一凹槽，而软性基材适于沿着凹槽而弯折。此外，芯片是配置在软性电路板上，且芯片是与软性电路板的线路层相电性连接。
借由上述技术方案，本发明电子封装体及其软性电路板至少具有下列优点：
一、相较于现有技术，本发明的软性电路板具有凹槽，因此本发明的软性电路板不仅较易沿着凹槽而弯折，更具有较佳的组装便利性。
二、本发明的电子封装体使用此种具有凹槽的软性电路板，因此本发明的电子封装体较易弯折成所需的角度，以便于应用至立体型态的组装结构中。
综上所述，本发明的特殊结构的电子封装体，其软性电路板是易于弯折，本发明特殊结构的软性电路板，其是易于弯折。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的电子封装体及其软性电路板具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举多个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明一较佳实施例的一种软性电路板的剖面结构示意图。
图2A是本发明一较佳实施例的一种电子封装体的剖面结构示意图。
图2B是本发明另一较佳实施例的一种电子封装体的剖面结构示意图。
100：软性电路板                110：软性基材
110a：第一表面                 110b：第二表面上
110c：凹槽                     112：开孔
120：线路层                    122：内引脚
130：金属保护层                140：覆盖层
150：粘着层                    200、300：电子封装体
210、310：芯片                 212、312：凸块
220：底胶                      320：封胶
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电子封装体及其软性电路板其具体实施方式、结构、特征及其功效，详细说明如后。
图1是本发明一较佳实施例的一种软性电路板的剖面结构示意图。请参阅图1所示，软性电路板100包括一软性基材110与一线路层120，其中线路层120是配置在软性基材110的第一表面110a上。此外，线路层120的材质例如是铜或其他导电材质，而软性基材110的材质例如是聚酰亚胺(polyimide)、聚酯树脂(polyester resin)或其他适当的软性绝缘材质。另外，在软性基材110的第二表面110b上已形成至少一凹槽110c，而软性基材110则适于沿着凹槽110c而弯折(如虚线所示)。
承上所述，当软性电路板100需要弯折才能贴附于物体表面上时，凹槽110c的设计便可使得软性电路板100的本身较易贴合于物体表面。举例而言，如果软性电路板100需要与物体表面完全贴合，则凹槽110c的设计便可使得软性电路板100较易弯折而贴合于物体表面。此外，凹槽110c的蜿蜒于第二表面110b的轨迹可为一直线或一曲线。另外，凹槽110c的深度与数量也亦可依据软性电路板100的弯折要求而具有不同的设计。有关于应用此软性电路板100的电子封装体将是详述如后。
图2A是本发明一较佳实施例的一种电子封装体的剖面结构示意图。请参阅图2A所示，软性电路板100例如是应用至一薄膜型芯片封装体(COFpackage)。电子封装体200包括一芯片210、一软性电路板100与一底胶220，其中芯片210是配置在软性电路板100上，且芯片210是与软性电路板100的线路层120相电性连接。为了避免线路层120发生氧化而影响到讯号的传输品质，软性电路板100例如更包括一金属保护层130与一覆盖层140，其中覆盖层140是至少局部地覆盖在线路层120上，而金属保护层130则配置在线路层120的未受覆盖层140所覆盖的局部表面上。
举例而言，芯片210例如具有多个凸块(bump)212，其是位于芯片210的一主动表面(active surface)上，且芯片210是藉由这些凸块212来电性连接至线路层120所形成的多个接合垫。换言之，芯片210是采用覆晶接合方式(Flip Chip)来电性连接至软性电路板100的线路层120。此外，底胶220是充填至芯片210与软性电路板110之间，用以保护这些凸块212。值得一提的是，由于软性电路板110的第二面100b具有一凹槽110c，因此此种电子封装体200的软性电路板100较易沿着凹槽110c来弯折(如虚线所示)，以便于应用至立体型态的组装结构中。
基于上述，芯片210并不限定采用图2A的覆晶接合方式来电性连接至软性电路板100的线路层120，而芯片210亦例如是采用贴带自动接合方式(TAB)电性连接至软性电路板100的线路层120，其是详述如后。
图2B是本发明的另一较佳实施例的一种电子封装体的剖面结构示意图。请参阅图2B所示，电子封装体300包括一芯片310、一软性电路板100与一封胶320，其中软性电路板100具有一开孔112，而软性电路板100的线路层120形成多个内引脚(inner lead)122是延伸至开孔112内。在软性电路板100之中，覆盖层140是至少局部地覆盖在金属保护层130与线路层120上，而金属保护层130则配置在线路层120的未受覆盖层140所覆盖的局部表面上。此外，在线路层120与软性基材110之间是配置有一粘着层150，以使线路层120与软性基材110连接。
芯片310具有多个凸块312，而芯片310是藉由这些凸块312来电性连接至线路层120的这些内引脚122。换言之，芯片310是采用贴带自动接合方式(TAB)电性连接至软性电路板100的线路层120。另外，封胶320是包覆芯片310与局部的线路层120。值得一提的是，由于软性电路板100具有凹槽110c，因此软性电路板100的本身较易沿着凹槽110c来弯折(如虚线所示)，以便于紧密地贴合于物体表面上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种电子封装体，其特征在于其包括：
一软性电路板，具有一软性基材与一线路层，其中该软性基材具有一第一表面与相对于该第一表面的一第二表面，而该线路层是配置在该软性基材的该第一表面上，且在该软性基材的该第二表面上已形成至少一凹槽，而该软性基材适于沿着该凹槽而弯折；以及
一芯片，配置在该软性电路板上，且该芯片是与该软性电路板的该线路层电性连接。
2、根据权利要求1所述的电子封装体，其特征在于其中所述的软性电路板更包括图案化的一覆盖层，至少局部地覆盖该线路层。
3、根据权利要求2所述的电子封装体，其特征在于其中所述的软性电路板更包括一金属保护层，配置在该线路层的未受该覆盖层所覆盖的局部表面。
4、根据权利要求1所述的电子封装体，其特征在于其中所述的芯片是采用覆晶接合方式(Flip Chip)电性连接至该软性电路板的该线路层。
5、根据权利要求4所述的电子封装体，其特征在于更包括一底胶(underfill)，充填至该芯片与该软性电路板之间。
6、根据权利要求1所述的电子封装体，其特征在于其中所述的芯片是采用贴带自动接合方式(TAB)电性连接至该软性电路板的该线路层。
7、根据权利要求6所述的电子封装体，其特征在于更包括一封胶(molding compound)，包覆该芯片与部分该线路层。
8、一种软性电路板，其特征在于其包括：
一软性基材，具有一第一表面、相对于该第一表面的一第二表面与至少一凹槽(groove)，其中该凹槽是位于该第二表面上，且该软性基材适于沿着该凹槽而弯折；以及
一线路层，配置在该软性基材的该第一表面上。
9、根据权利要求8所述的软性电路板，其特征在于更包括图案化的一覆盖层，至少局部地覆盖该线路层。
10、根据权利要求8所述的软性电路板，其特征在于更包括一金属保护层，配置在该线路层的未受该覆盖层所覆盖的局部表面。
CN 200410095553 2004-11-29 2004-11-29 电子封装体及其软性电路板 Pending CN1783467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410095553 CN1783467A (zh) 2004-11-29 2004-11-29 电子封装体及其软性电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410095553 CN1783467A (zh) 2004-11-29 2004-11-29 电子封装体及其软性电路板

Publications (1)

Publication Number Publication Date
CN1783467A true CN1783467A (zh) 2006-06-07

Family

ID=36773414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410095553 Pending CN1783467A (zh) 2004-11-29 2004-11-29 电子封装体及其软性电路板

Country Status (1)

Country Link
CN (1) CN1783467A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097761A (zh) * 2014-05-15 2015-11-25 南茂科技股份有限公司 芯片封装结构
CN109768022A (zh) * 2017-11-09 2019-05-17 瑞鼎科技股份有限公司 薄膜覆晶封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097761A (zh) * 2014-05-15 2015-11-25 南茂科技股份有限公司 芯片封装结构
CN105097761B (zh) * 2014-05-15 2018-02-06 南茂科技股份有限公司 芯片封装结构
CN109768022A (zh) * 2017-11-09 2019-05-17 瑞鼎科技股份有限公司 薄膜覆晶封装结构

Similar Documents

Publication Publication Date Title
TWI499028B (zh) 具有偏移堆疊晶粒之積體電路封裝件系統
US8765529B2 (en) Semiconductor device and method for manufacturing the same
US8514587B2 (en) Conductive structure
US20080055291A1 (en) Chip film package and display panel assembly having the same
US6583834B1 (en) Adhesive, liquid crystal device, process for manufacturing liquid crystal device, and electronic equipment
CN109459895A (zh) 显示面板和显示装置
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
US20180206330A1 (en) Electromagnetic shielding protection film and fpc
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
CN1461182A (zh) 刚性挠性基板及使用该基板的照相机
CN1783467A (zh) 电子封装体及其软性电路板
CN100350608C (zh) 多芯片封装体
CN101075596A (zh) 可堆叠式半导体封装结构及其制造方法
JP2005129752A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4214416B2 (ja) 接着方法及び液晶装置の製造方法
WO2009044695A1 (ja) 電子部品の実装方法等
CN210298194U (zh) 层叠线路板、摄像模组以及移动终端
JP3876993B2 (ja) 接着構造、液晶装置、及び電子機器
CN101340775A (zh) 软性电路板及其制造方法
JP2006054359A (ja) 半導体装置
CN110416436B (zh) 一种薄膜封装结构、显示装置及封装方法
US20130277850A1 (en) Electronic device
CN201422195Y (zh) 用于软硬结合板的保护膜
CN101350336A (zh) 芯片封装结构
US20040201089A1 (en) Semiconductor devices and manufacturing methods therefore

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication