CN101350336A - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN101350336A CN101350336A CN 200710043992 CN200710043992A CN101350336A CN 101350336 A CN101350336 A CN 101350336A CN 200710043992 CN200710043992 CN 200710043992 CN 200710043992 A CN200710043992 A CN 200710043992A CN 101350336 A CN101350336 A CN 101350336A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging structure
- pin
- carrier
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000000084 colloidal system Substances 0.000 claims description 6
- 238000012856 packing Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000000059 patterning Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000003466 welding Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开了一种芯片封装结构包括承载器以及芯片。承载器具有多个引脚,而且至少部分的这些引脚具有突起部。芯片配置于承载器上,而芯片具有多个与这些引脚接合的导电凸块,且至少部分的这些导电凸块具有凹陷,并且当这些导电凸块与这些引脚接合时,这些突起部嵌入这些凹陷中。上述的芯片封装结构可增加导电凸块与引脚之间的接触面积,进而使得引脚与导电凸块之间接合力增加。
Description
技术领域
本发明是有关于一种芯片封装结构,且特别是有关于一种可靠性(reliability)高的芯片封装结构。
背景技术
印刷电路板有多种不同类型,有些为刚性电路板,有些则为可挠性电路板(Flexible Printed Circuitry,FPC)。可挠性电路板不但可以做为挠曲功能的电缆(Cable),还可应用在许多连续性动态(Dynamic)弯折的产品上,目前运用于液晶显示器驱动IC的封装及移动电子产品上尤其广泛,例如:软硬式磁盘机、笔记本电脑、光盘机、手机、数码相机等,因为其具有动态连结、可挠曲性与薄化的特性,故大量地采用可挠性电路板作为素材。而目前可挠性电路板与芯片的接合是运用卷带式自动接合(Tape Automatic Bonding,TAB)封装技术来达成,其中又分成卷带承载封装(Tape Carrier Package,TCP)及薄膜覆晶封装(Chip-On-Film,COF)。
图1为现有卷带承载封装结构的剖面图。请参照图1,卷带承载封装结构100包括卷带式承载器(tape carrier)102、芯片104以及封装胶体106。卷带式承载器102包括可挠性基材102a、多个引脚102b以及焊罩层102c,而卷带式承载器102的可挠性基材102a具有开口OP1。由图1可知,引脚102b是配置于可挠性基材102a的其中一个表面上,且引脚102b会延伸至开口OP1内。此外,焊罩层102c配置于可挠性基材102a上以覆盖住引脚102b的部分区域。芯片104通过其上的导电凸块104a与卷带式承载器102上的这些引脚102b接合。封装胶体106包覆芯片104、导电凸块104a以及承载器102的部份区域。
图2为现有薄膜覆晶封装结构的剖面图。薄膜覆晶封装结构200包括可挠性电路薄膜(flexible circuit film)202、芯片204以及封装胶体206。可挠性电路薄膜202包括可挠性基材202a、多个引脚202b以及焊罩层202c。由图2可知,引脚202b是配置在可挠性基材202a的其中一个表面上,而焊罩层202c则是配置在可挠性基材202a上以覆盖住引脚202b的部分区域,焊罩层202c并具有一开口OP2显露出引脚202b内端以供芯片204接合之用。芯片204通过其上的导电凸块204a与可挠性基材202a上的引脚202b相接合。
然而,这些引脚102b、202b与这些导电凸块104a、204a之间易有接合强度不足的情形发生,以致于引脚102b、202b与导电凸块104a、204a之间产生剥离的现象,进而导致卷带承载封装结构100与薄膜覆晶封装结构200的制造良率下降。
发明内容
本发明提供一种芯片封装结构,可有效地加强引脚与导电凸块之间的接合力。
本发明提出的一种芯片封装结构包括承载器以及芯片。承载器具有多个引脚,而且至少部分的这些引脚具有突起部。芯片配置于承载器上,而芯片具有多个与这些引脚接合的导电凸块,且至少部分的这些导电凸块具有凹陷,并且当这些导电凸块与这些引脚接合时,这些突起部嵌入这些凹陷中。
所述的芯片封装结构中,承载器包括可挠性电路薄膜或卷带式承载器。
所述的芯片封装结构中,引脚可以是铜引脚。
所述的芯片封装结构中,引脚可以是外表面披覆有锡层的铜引脚。
所述的芯片封装结构中,这些导电凸块可为金凸块。
所述的芯片封装结构中,各突起部可以是多边形柱体、圆柱体或椭圆柱体。
所述的芯片封装结构中,芯片封装结构还包括一封装胶体,其包覆芯片、这些导电凸块以及承载器的部分区域。
综上所述,本发明可增加导电凸块与引脚之间的接触面积,进而使得引脚与导电凸块之间接合力增加。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为现有卷带承载封装结构的剖面图。
图2为现有薄膜覆晶封装结构的剖面图。
图3A~图3C为本发明一实施例的芯片封装结构的封装流程的剖面图。
图4A~图4E、图4C’以及图4D’为铜引脚的制作流程图。
具体实施方式
图3A~图3C为本发明一实施例的芯片封装结构的封装流程的剖面图,而图4A~图4E、图4C’以及图4D’为铜引脚的制作流程图。
请参照图3A,首先提供一承载器302,此承载器302例如是卷带式承载器或可挠性电路薄膜。图3A中所绘示出的承载器302是以可挠性电路薄膜为例子,本实施例的承载器302包括一可挠性基材302a、多个位于可挠性基材302a上的引脚302b以及一覆盖住引脚302b部分区域的焊罩层302c。焊罩层302c具有一开口OP3显露出引脚302b内端。由图3A可知,至少部分的引脚302b内端上具有突起部P。在本实施例中,引脚302b可以是铜引脚或者是外表面披覆有锡层的铜引脚。此外,突起部P可以是多边形柱体、圆柱体、椭圆柱体或其他突起形状。
接下来以铜引脚的制作流程为例作说明,请参照图4A,可先在可挠性基材302a上形成一铜箔层302b’,之后再于铜箔层302b’上形成图案化光刻胶层PR1。接着,请参照图4B,以此图案化光刻胶层PR1为罩幕将部分的铜箔层302b’移除以形成引脚302b,之后再将图案化光刻胶层PR1移除。值得注意的是,在形成的引脚302b内端上形成一突起部P的方法例如有下列两种方法。
其中一种方法如图4C至图4E所示。请参照图4C,首先形成一图案化光刻胶层PR2于引脚302b上以定义出突起部的位置,也就是说,图案化光刻胶层PR2覆盖住大部分的引脚302b,且图案化光刻胶层PR2具有开口OP’以将欲形成突起部的位置暴露出来。然后,请参照图4D,借由电镀的方式将突起部P形成于图案化光刻胶层PR2的开口OP’中。之后,请参照图4E,移除图案化光刻胶层PR2。
另一种方法如图4C’至图4E所示。请参照图4C’,首先形成一图案化光刻胶层PR3于引脚302b上以定义出突起部的位置,也就是说,图案化光刻胶层PR3覆盖住欲形成突起部的位置。然后,请参照图4D’,以图案化光刻胶层PR3为罩幕部分蚀刻未被图案化光刻胶层PR3所覆盖的引脚302b,以于图案化光刻胶层PR3下方形成一突起部P。之后,请参照图4E,移除图案化光刻胶层PR3。
接着,请参考图3B,提供一芯片304,并在芯片304上形成多个能够与这些引脚302b接合的导电凸块304a,而且至少部分的这些导电凸块304a具有凹陷C。在本实施例中,导电凸块304a可以是金凸块或是其他材质的导电凸块。形成导电凸块304a的方法例如是先借由一般常见的凸块制程(bumpingprocess)制作出接合表面平坦的导电凸块,之后再借由微影蚀刻制程于导电凸块304a上制作凹陷C。
之后,请参考图3C,将芯片304配置于承载器302上使这些导电凸块304a与这些引脚302b接合,并且使这些突起部P嵌入这些凹陷C中。然后,在可挠性基材302a上形成一封装胶体306以包覆芯片304、导电凸块304a以及承载器302的部份区域。
综上所述,由于本发明的导电凸块可借由其上的凹陷与引脚上的突起部相嵌合,因此可增加导电凸块与引脚之间的接触面积,进而使得引脚与导电凸块之间接合力增加。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (7)
1.一种芯片封装结构,其特征在于,包括:
一承载器,具有多个引脚,其中至少部分该些引脚具有一突起部;以及
一芯片,配置于该承载器上,其中该芯片具有多个与该些引脚接合的导电凸块,且至少部分该些导电凸块具有一凹陷,当该些导电凸块与该些引脚接合时,该些突起部嵌入该些凹陷中。
2.如权利要求1所述的芯片封装结构,其特征在于,该承载器包括可挠性电路薄膜或卷带式承载器。
3.如权利要求1所述的芯片封装结构,其特征在于,各该引脚包括铜引脚。
4.如权利要求1所述的芯片封装结构,其特征在于,各该引脚包括外表面披覆有锡层的铜引脚。
5.如权利要求1所述的芯片封装结构,其特征在于,该些导电凸块包括金凸块。
6.如权利要求1所述的芯片封装结构,其特征在于,各该突起部包括多边形柱体、圆柱体或椭圆柱体。
7.如权利要求1所述的芯片封装结构,其特征在于,还包括一封装胶体,包覆该芯片、该些导电凸块以及该承载器的部分区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710043992 CN101350336A (zh) | 2007-07-19 | 2007-07-19 | 芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710043992 CN101350336A (zh) | 2007-07-19 | 2007-07-19 | 芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101350336A true CN101350336A (zh) | 2009-01-21 |
Family
ID=40269047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710043992 Pending CN101350336A (zh) | 2007-07-19 | 2007-07-19 | 芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101350336A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102332435A (zh) * | 2010-07-13 | 2012-01-25 | 台湾积体电路制造股份有限公司 | 电子元件及其制作方法 |
CN106960833A (zh) * | 2016-01-11 | 2017-07-18 | 爱思开海力士有限公司 | 具有凸块接合结构的半导体封装 |
CN113345879A (zh) * | 2021-05-31 | 2021-09-03 | Tcl华星光电技术有限公司 | 微型led显示面板 |
-
2007
- 2007-07-19 CN CN 200710043992 patent/CN101350336A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102332435A (zh) * | 2010-07-13 | 2012-01-25 | 台湾积体电路制造股份有限公司 | 电子元件及其制作方法 |
CN102332435B (zh) * | 2010-07-13 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 电子元件及其制作方法 |
CN106960833A (zh) * | 2016-01-11 | 2017-07-18 | 爱思开海力士有限公司 | 具有凸块接合结构的半导体封装 |
CN106960833B (zh) * | 2016-01-11 | 2019-09-06 | 爱思开海力士有限公司 | 具有凸块接合结构的半导体封装 |
TWI692850B (zh) * | 2016-01-11 | 2020-05-01 | 南韓商愛思開海力士有限公司 | 具有凸塊接合結構的半導體封裝 |
CN113345879A (zh) * | 2021-05-31 | 2021-09-03 | Tcl华星光电技术有限公司 | 微型led显示面板 |
CN113345879B (zh) * | 2021-05-31 | 2022-07-12 | Tcl华星光电技术有限公司 | 微型led显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8023282B2 (en) | Hybrid structure of multi-layer substrates and manufacture method thereof | |
JP3163419B2 (ja) | 電子部品の製造方法 | |
US20200118989A1 (en) | Light emitting device package structure and manufacturing method thereof | |
US7291037B2 (en) | Flexible circuit board | |
KR100399379B1 (ko) | 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 | |
US7687312B2 (en) | Method of manufacturing hybrid structure of multi-layer substrates | |
US8987060B2 (en) | Method for making circuit board | |
EP3430469B1 (en) | Flexible circuit board, array substrate, fabricating method thereof, and display apparatus | |
CN101350336A (zh) | 芯片封装结构 | |
CN101399261A (zh) | 半导体封装件及其制造方法 | |
KR20120084752A (ko) | 다층 연성기판의 금속층 구조 및 그 제조방법 | |
CN111326640B (zh) | 在发光二极管载板形成开窗的方法 | |
CN201655793U (zh) | 可挠性电路板 | |
US20130240254A1 (en) | Printed circuit board and method for manufacturing printed circuit board | |
JPWO2007058108A1 (ja) | 異方導電接着剤 | |
JP3010738U (ja) | 折り曲げ可能なtab用テープ | |
TWI394499B (zh) | 可撓性電路板 | |
KR20120004088A (ko) | 인쇄회로기판 제조 방법 | |
US9674955B2 (en) | Tape carrier package, method of manufacturing the same and chip package | |
CN111081693B (zh) | 发光组件封装结构及其制造方法 | |
KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
JPH08167676A (ja) | 半導体装置 | |
KR101503044B1 (ko) | Pcb제품 및 그 제조방법 | |
CN115460804A (zh) | 一种超薄四层软板的加工方法 | |
CN100390618C (zh) | 载具和电接合结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090121 |