CN101399261A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN101399261A
CN101399261A CNA2008102131204A CN200810213120A CN101399261A CN 101399261 A CN101399261 A CN 101399261A CN A2008102131204 A CNA2008102131204 A CN A2008102131204A CN 200810213120 A CN200810213120 A CN 200810213120A CN 101399261 A CN101399261 A CN 101399261A
Authority
CN
China
Prior art keywords
main unit
substrate
packaging part
semiconductor package
welding disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008102131204A
Other languages
English (en)
Inventor
宋仁相
姜仁九
金敬万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101399261A publication Critical patent/CN101399261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体装置及其制造方法，更具体地讲，提供了一种半导体封装件及其制造方法。该半导体封装件包括第一封装件、第二封装件和连接单元，其中，第一封装件包括第一基底、堆叠在第一基底上的至少一个第一半导体芯片和暴露在第一基底的顶表面上的第一导电焊盘；第二封装件设置在第一封装件的下方，使得第二封装件包括第二基底、至少一个第二半导体芯片和暴露在第二基底的底表面上的第二导电焊盘；连接单元从第一导电焊盘延伸到第二导电焊盘，使得连接单元覆盖第一封装件的侧表面和第二封装件的侧表面，以将第一封装件电连接到第二封装件。

Description

半导体封装件及其制造方法
本申请要求于2007年9月28日提交到韩国知识产权局的第10-2007-0098403号韩国专利申请的优先权，该申请的公开通过引用全部包含于此。
技术领域
本发明涉及一种半导体装置及其制造方法，更具体地讲，涉及一种半导体封装件及其制造方法。
背景技术
近来，已经增加了堆叠有多个封装件的层叠封装(PoP)产品的制造，以迎合对移动电子装置的微型化和期望的功能性的需求。传统地，执行一种功能的一个半导体封装件安装在每个移动电子装置中。另外，为了实现高容量及多功能的产品，例如，越来越多地制造通过堆叠执行不同功能的多个封装件、以一个封装件大小执行两种以上封装件功能的产品。
图1A至图1C是传统PoP结构的剖视图。更具体地讲，图1A是传统PoP结构的上封装件10a的剖视图，图1B是传统PoP结构的下封装件10b的剖视图。
参照图1A，在上封装件10a中，通过将粘合层(adhesion layer)13a设置在半导体芯片12a与基底11a之间而将一个以上的半导体芯片12a堆叠在基底11a上。半导体芯片12a通过键合布线14a电连接到基底11a。密封半导体芯片12a和键合布线14a的密封构件15a形成在基底11a的整个顶表面上。焊球16a形成在基底11a的底表面上，从而使基底11a电连接到上封装件10a外部的外部元件。
参照图1B，在下封装件10b中，通过将粘合层13b设置在半导体芯片12b与基底11b之间而将一个以上的半导体芯片12b堆叠在基底11b上。半导体芯片12b通过键合布线14b电连接到基底11b。密封半导体芯片12b和键合布线14b的密封构件15b形成在基底11b的顶表面上。如果半导体芯片12b的尺寸小，则密封构件15b不会覆盖基底11b的整个顶表面。焊球16b形成在基底11b的底表面上，从而使基底11b电连接到下封装件10b外部的外部元件。
图1C是传统PoP结构的剖视图。
参照图1C，上封装件10a堆叠在下封装件10b上。由于传统PoP的整体高度增大，所以将上封装件10a堆叠在下封装件10b上是不利的。通过使上封装件10a的焊球16a与下封装件10b的基底11b的顶表面接触，上封装件110a和下封装件110b彼此电连接。另外，下封装件110b的焊球116b可以电连接到外部元件。因此，由上封装件110a的位于下封装件110b的基底1111b上的焊球116a来支撑上封装件110a，因而，整体结构在结构方面较弱。即，由于外部撞击或外部重量，会导致在下封装件110b的基底1111b内发生裂纹或弯曲现象。
图2A是在传统PoP结构中产生的裂纹的电子显微镜图片，图2B是在传统PoP结构中的弯曲现象的拍摄图像。
参照图2A，该图表明由于外部撞击而导致在下封装件基底的A_1区域中出现裂纹。参照图2B，该图表明有外部撞击时在下封装件基底的A_2区域中出现弯曲。
为了防止基底出现裂纹和弯曲，可以增大下封装件的基底厚度，或者可以形成密封构件来覆盖下封装件基底的整个顶表面；然而，这些方法会增大整个传统PoP的整体高度，这是不期望的。
发明内容
为了解决上述和/或其他问题，本发明提供了一种整体高度减小的半导体封装件和一种制造该半导体封装件的方法，该半导体封装件可以防止下封装件的基底出现裂纹和弯曲。
根据本发明的一个方面，提供了一种半导体封装件，该半导体封装件包括第一封装件、第二封装件和连接单元，其中，第一封装件包括第一基底、堆叠在第一基底上的至少一个第一半导体芯片和暴露在第一基底的顶表面上的第一导电焊盘；第二封装件设置在第一封装件的下方，使得第二封装件包括第二基底、至少一个第二半导体芯片和暴露在第二基底的底表面上的第二导电焊盘；连接单元从第一导电焊盘延伸到第二导电焊盘，使得连接单元覆盖第一封装件的侧表面和第二封装件的侧表面，以将第一封装件电连接到第二封装件。
附图说明
通过参照附图来详细描述本发明的示例性实施例，本发明的上述和其他特征和优点将变得更加清楚，在附图中：
图1A是传统层叠封装(PoP)结构的上封装件的剖视图；
图1B是传统PoP结构的下封装件的剖视图；
图1C是传统PoP结构的剖视图；
图2A是在传统PoP结构中产生的裂纹的拍摄图像；
图2B是在传统PoP结构中的弯曲现象的拍摄图像；
图3A是根据本发明实施例的半导体封装结构的下封装件的剖视图；
图3B是根据本发明实施例的沿着图3A中的3b-3b线截取的仰视图；
图4A是根据本发明实施例的半导体封装结构的上封装件的剖视图；
图4B是根据本发明实施例的沿着图4A中的4b-4b线截取的俯视图；
图5A是根据本发明实施例的半导体封装件的一部分的剖视图；
图5B是根据本发明实施例的半导体封装件的剖视图；
图6A和图6B分别是根据本发明实施例的半导体封装件的连接单元的剖视图和平面图。
具体实施方式
现在，将参照附图来更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，不应该被解释为局限于在此阐述的实施例；相反，提供这些实施例使本公开将是彻底和完全的，并将向本领域的技术人员充分地传达本发明的构思。在附图中，为了清晰起见，夸大了层和区域的厚度。
附图中的相同标号表示相同的元件，因而将省略对相同元件的描述。还应该理解的是，当层被称作“在”另一层或基底“上”时，该层可以直接在另一层或基底上，或者也可以存在中间层。另外，在这里可以使用空间相对术语，如“在...下面”或“下面的”等，用来轻松地描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其它元件或特征“下面”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在...下面”可以包括“在...上面”和“在...下面”两种方位。
图3A是根据本发明实施例的半导体封装结构的下封装件1100a的剖视图。图3B是根据本发明实施例的半导体封装结构的下封装件1100a的仰视图。
参照图3A，在下封装件1100a中，通过将粘合层1130a设置在半导体芯片1120a与基底11110a之间而将一个以上的半导体芯片1120a顺序地堆叠在基底11110a上。为了解释的方便起见，基底11110a的长边方向被限定为沿着x方向，基底11110a的高度方向被限定为沿着y方向。在这种情况下，基底110a的短边方向被限定为沿着z方向。半导体芯片120a通过键合布线140a电连接到基底110a。密封构件150a形成在基底110a上来包封半导体芯片120a和键合布线140a。在下封装件100a中，密封构件150a可以形成为基本覆盖基底110a的整个顶表面，这与在图1C中示出的现有技术不同。例如，在图1C的现有技术中，如果下封装件10b的密封构件15b覆盖基底11b的一部分顶表面，则作用于上封装件10a的外部重量集中在基底11b的没有被密封构件15b覆盖的这部分上。结果，现有技术的半导体封装件在结构方面较弱。密封构件150a可以是作为环氧基的环氧模塑料(epoxy mold compound，EMC)。基底110a可以是印刷电路板(PCB)或电路带(circuit tape)。形成在基底110a的底表面上的诸如焊球160a的外部连接端将基底110a电连接到外部元件或外部装置。
参照沿着图3A中的3b-3b线截取的仰视图图3B，第二导电焊盘115a形成在基底110a的下表面上。第二导电焊盘115a可以通过基底110a电连接到半导体芯片120a。另外，第二导电焊盘115a可以电连接到外部元件或外部装置(例如，上封装件)。沿着基底110a的短边设置第二导电焊盘115a，其中，基底110a的短边被限定为垂直于图3A中所示的x方向和y方向的z方向。
图4A是根据本发明实施例的半导体封装结构的上封装件100b的剖视图。图4B是沿着根据本发明实施例的图4A中的4b-4b线截取的俯视图。
参照图4A，在上封装件100b中，通过将粘合层130b设置在半导体芯片120b与基底110b之间而将一个以上的半导体芯片120b顺序地堆叠在基底110b上。为了解释的方便起见，基底110b的长边方向被限定为沿着x方向，基底110b的高度方向被限定为沿着y方向。在这种情况下，基底110b的短边方向被限定为沿着z方向(参照图4B)。半导体芯片120b通过键合布线140b电连接到基底110b。密封构件150b形成在基底110b上来密封半导体芯片120b和键合布线140b。在上封装件100b中，与下封装件100a中的密封构件150a不同，密封构件150b被形成为没有覆盖基底110b的整个顶表面，而是覆盖基底110b的一部分顶表面。密封构件150b可以是作为环氧基的环氧模塑料(EMC)。基底110b可以是印刷电路板(PCB)或电路带。此外，要注意的是，并没有在基底110b的底表面上形成用于将基底110b电连接到下封装件100a的焊球。
参照沿着图4A中的4b-4b线截取的俯视图图4B，第一导电焊盘115b在基底110b的顶表面上的形成方式是，沿着z方向设置第一导电焊盘115b。第一导电焊盘115b可以通过基底110b电连接到半导体芯片120b。另外，第一导电焊盘115b可以电连接到外部元件或外部装置(例如，下封装件)。第一导电焊盘115b沿着基底110b的短边设置，基底110b的短边被限定为垂直于图4A中所示的x方向和y方向的z方向。
图5A是根据本发明实施例的半导体封装件的一部分的剖视图。图5B是根据本发明实施例的半导体封装件的剖视图。
参照图5A，图4A的上封装件100b堆叠在图3A的下封装件100a上。根据本发明的本实施例，上封装件100b的基底110b直接接触下封装件100a的密封构件150a。然而，根据本发明的另一实施例，在上封装件100b的基底110b与下封装件100a的密封构件150a之间可以设置粘合层(未示出)。
参照图5B，将上封装件100b与下封装件100a电连接的连接单元180设置在上封装件100b和下封装件100a的侧面上。更具体地讲，连接单元180延伸，以相应地覆盖上封装件100b的第一导电焊盘115b(图4B)、上封装件100b的基底110b的侧表面、下封装件100a的密封构件150a的侧表面、下封装件100a的基底110a的侧表面和下封装件100a的第二导电焊盘115a(图3B)。以这种方式，上封装件100b的第一导电焊盘115b可以电连接到下封装件100a的第二导电焊盘115a。
图6A是连接单元180的剖视图。参照图6A，连接单元180包括第一主体单元180a、第二主体单元180b、第三主体单元180c及设置在第一主体单元180a和第三主体单元180c上的电极焊盘180d。(连接单元180具有三个主体单元，即，第一主体单元180a、第二主体单元180b和第三主体单元180c，使得第一主体单元180a覆盖上封装件100b的第一导电焊盘115b，第二主体单元180b覆盖上封装件100b的基底110b的侧表面、下封装件100a的密封构件150a的侧表面和下封装件100a的基底110a的侧表面，第三主体单元180c相应地覆盖下封装件100a的第二导电焊盘115a。)第一主体单元180a的电极焊盘180d由导电材料形成，并设置成与上封装件100b的第一导电焊盘115b接触；第三主体单元180c的电极焊盘180d由导电材料形成，并设置成与下封装件100a的第二导电焊盘115a接触。第一主体单元180a的电极焊盘180d和第三主体单元180c的电极焊盘180d通过形成在第一主体单元180a、第二主体单元180b和第三主体单元180c中的布线(未示出)彼此电连接。因此，即使在上封装件100b和下封装件100a之间没有焊球，上封装件100b和下封装件100a也可以彼此电连接。
第一主体单元180a沿着x方向延伸，以接触上封装件100b的基底110b的顶表面；第二主体单元180b沿着y方向延伸，以接触上封装件100b的侧表面和下封装件100a的侧表面；第三主体单元180c沿着x方向延伸，以接触下封装件100a的基底110a的底表面。更具体地讲，第二主体单元180b接触上封装件100b的基底110b的侧表面、密封构件150a的侧表面和下封装件100a的基底110a的侧表面。另外，连接单元180还可以包括置于上封装件100b的第一导电焊盘115b和第一主体单元180a的电极焊盘180d之间的焊球180e。此外，连接单元180还可以包括置于下封装件100a的第二导电焊盘115a和第三主体单元180c的电极焊盘180d之间的焊球180e。如果连接单元180包括这样的焊球180e，则可以通过向焊球180e施加热和/或物理压力而使上封装件100b的第一导电焊盘115b附于第一主体单元180a的电极焊盘180d，可以通过向焊球180e施加热和/或物理压力而使下封装件100a的第二导电焊盘115a附于第三主体单元180c的电极焊盘180d。本领域的技术人员应该明白，第一主体单元180a的电极焊盘180d可以通过直接接触而电连接到上封装件100b的第一导电焊盘115b，第三主体单元180c的电极焊盘180d可以通过直接接触而电连接到下封装件100a的第二导电焊盘115a。还可以利用其它各种方法使连接单元180与上封装件100b和下封装件100a结合。
作为将连接单元180连接到上封装件100b和下封装件100a的示例，在将上封装件100b堆叠在下封装件100a上之后，可以通过使装配好的连接单元180附于上封装件100b的侧面和下封装件100a的侧面，而使连接单元180与上封装件100b和下封装件100a结合。在这种情况下，连接单元180的第一主体单元180a、第二主体单元180b和第三主体单元180c可以由弹性材料形成。即，第一主体单元180a、第二主体单元180b和第三主体单元180c可以具有弹性，从而通过使连接单元180附于上封装件100b的侧面和下封装件100a的侧面，第一主体单元180a可以接触上封装件100b的基底110b的顶表面，第三主体单元180c可以接触下封装件100a的基底110a的底表面。第一主体单元180a与第三主体单元180c之间的间隙H2与第二主体单元180c的高度基本相同，并且可以基本等于上封装件100b的基底110b的高度、上封装件100b的第一导电焊盘115b的高度、下封装件100a的第二导电焊盘115a的高度、密封构件150a的高度与下封装件100a的基底110a的高度之和(累积地，图5A中的H1)。
作为将连接单元180连接到上封装件100b和下封装件100a的另一示例，在将上封装件100b堆叠在下封装件100a上之后，可以利用诸如喷镀、涂覆和/或沉积的传统方法，顺序地形成第一主体单元180a和第三主体单元180c的电极焊盘180d、第一主体单元180a、第二主体单元180b和第三主体单元180c。在这种情况下，第一主体单元180a、第二主体单元180b和第三主体单元180c不是由弹性材料形成的。
图6B是从图6A中的箭头6b表示的方向看到的连接单元180的平面图。另外，下封装件100a的第二导电焊盘115a沿着短边方向(z方向)设置在下封装件100a的基底110a的底表面上，上封装件100b的第一导电焊盘115b沿着上封装件100b的基底110b的顶表面的短边方向(z方向)设置(参照图4B)，使得第一导电焊盘115b对应于第二导电焊盘115a。在这种情况下，第一主体单元180a的电极焊盘180d和/或焊球180e彼此平行地设置，且第三主体单元180c的电极焊盘180d和/或焊球180e彼此平行地设置，从而第一主体单元180a的电极焊盘180d和/或焊球180e接触第一导电焊盘115b，第三主体单元180c的电极焊盘180d和/或焊球180e接触第二导电焊盘115a。在z方向上，第一主体单元180a的宽度W3可以与下封装件100a的基底110a的宽度W1(参照图3B)基本相同，和/或与上封装件100b的基底110b的宽度W2(参照图4B)基本相同。
根据本发明的一个方面，提供了一种半导体封装件，该半导体封装件包括第一封装件、第二封装件和连接单元，其中，第一封装件包括第一基底、堆叠在第一基底上的至少一个第一半导体芯片和暴露在第一基底的顶表面上的第一导电焊盘；第二封装件设置在第一封装件的下方，使得第二封装件包括第二基底、至少一个第二半导体芯片和暴露在第二基底的底表面上的第二导电焊盘；连接单元从第一导电焊盘延伸到第二导电焊盘，使得连接单元覆盖第一封装件的侧表面和第二封装件的侧表面，以将第一封装件电连接到第二封装件。
连接单元可包括第一主体单元、第二主体单元、第三主体单元以及形成在第一主体单元和第三主体单元上的电极焊盘。第一主体单元的电极焊盘和第三主体单元的电极焊盘可以由导电材料形成，并设置成分别接触第一导电焊盘和第二导电焊盘。第一主体单元的电极焊盘和第三主体单元的电极焊盘可以通过形成在第一主体单元、第二主体单元和第三主体单元中的布线电连接。
连接单元还可以包括置于第一导电焊盘和第一主体单元的电极焊盘之间的焊球。连接单元还可以包括置于第二导电焊盘和第三主体单元的电极焊盘之间的焊球。第一主体单元、第二主体单元和第三主体单元可以由弹性材料形成。
第一封装件还可以包括第一密封构件，该第一密封构件密封第一半导体芯片、暴露第一导电焊盘并形成在第一基底的一部分上；第二封装件还包括第二密封构件，该第二密封构件密封第二半导体芯片，并形成在第二基底上。
第二密封构件可以密封第二基底的整个顶表面。第一基底可以直接接触第二密封构件。半导体封装件还可以包括置于第一基底和第二密封构件之间的粘合层。
尽管已经参照本发明的示例性实施例具体示出和描述了本发明，但是本领域的普通技术人员应该明白，在不脱离由权利要求书限定的本发明的精神和范围的情况下，可以在此做出各种形式上和细节上的改变。

Claims (16)

1、一种半导体封装件，所述半导体封装件包括：
第一封装件，包括第一基底、堆叠在第一基底上的至少一个第一半导体芯片和设置在第一基底的顶表面上的第一导电焊盘；
第二封装件，设置在第一封装件的下方，第二封装件包括第二基底、至少一个第二半导体芯片和设置在第二基底的底表面上的第二导电焊盘；
连接单元，从第一导电焊盘延伸到第二导电焊盘，使得连接单元覆盖第一封装件的侧表面和第二封装件的侧表面，并将第一封装件电连接到第二封装件。
2、如权利要求1所述的半导体封装件，其中，连接单元包括第一主体单元、第二主体单元、第三主体单元以及设置在第一主体单元和第三主体单元上的电极焊盘。
3、如权利要求2所述的半导体封装件，其中，第一主体单元的电极焊盘和第三主体单元的电极焊盘包含导电材料，并设置成分别接触第一导电焊盘和第二导电焊盘。
4、如权利要求3所述的半导体封装件，其中，第一主体单元的电极焊盘和第三主体单元的电极焊盘通过设置在第一主体单元、第二主体单元和第三主体单元中的布线电连接。
5、如权利要求2所述的半导体封装件，其中，连接单元还包括置于第一主体单元的电极焊盘和第一导电焊盘之间的焊球。
6、如权利要求2所述的半导体封装件，其中，连接单元还包括置于第二导电焊盘和第三主体单元的电极焊盘之间的焊球。
7、如权利要求2所述的半导体封装件，其中，第一主体单元、第二主体单元和第三主体单元包含弹性材料。
8、如权利要求2所述的半导体封装件，其中，第一主体单元的电极焊盘直接接触第一导电焊盘，第三主体单元的电极焊盘直接接触第二导电焊盘。
9、如权利要求1所述的半导体封装件，其中，连接单元包括：
第一主体单元，接触第一基底的顶表面；
第二主体单元，接触第一基底的侧表面和第二封装件的侧表面；
第三主体单元，接触第二基底的底表面。
10、如权利要求1所述的半导体封装件，其中，设置在第一基底的顶表面上的第一导电焊盘分别对应于第二基底的底表面上的第二导电焊盘。
11、如权利要求10所述的半导体封装件，其中，连接单元包括第一主体单元、第二主体单元、第三主体单元以及形成在第一主体单元和第三主体单元上的电极焊盘，使得第一主体单元的电极焊盘接触第一导电焊盘，第三主体单元的电极焊盘接触第二导电焊盘。
12、如权利要求1所述的半导体封装件，其中，第一封装件还包括第一密封构件，所述第一密封构件密封第一半导体芯片、暴露第一导电焊盘并设置在第一基底的一部分上；第二封装件还包括第二密封构件，所述第二密封构件密封第二半导体芯片，并设置在第二基底上。
13、如权利要求12所述的半导体封装件，其中，第一基底直接接触第二密封构件。
14、如权利要求12所述的半导体封装件，还包括置于第一基底和第二密封构件之间的粘合层。
15、如权利要求12所述的半导体封装件，其中，第二密封构件密封第二基底的整个顶表面。
16、如权利要求1所述的半导体封装件，其中，第一基底和第二基底中的至少一个为印刷电路板或电路带。
CNA2008102131204A 2007-09-28 2008-09-12 半导体封装件及其制造方法 Pending CN101399261A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070098403 2007-09-28
KR1020070098403A KR20090032845A (ko) 2007-09-28 2007-09-28 반도체 패키지 및 그의 제조방법

Publications (1)

Publication Number Publication Date
CN101399261A true CN101399261A (zh) 2009-04-01

Family

ID=40507248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102131204A Pending CN101399261A (zh) 2007-09-28 2008-09-12 半导体封装件及其制造方法

Country Status (4)

Country Link
US (1) US7843051B2 (zh)
KR (1) KR20090032845A (zh)
CN (1) CN101399261A (zh)
TW (1) TW200915523A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011020341A1 (zh) * 2009-08-21 2011-02-24 华为终端有限公司 电子模块及其封装结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070679B2 (en) * 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
KR101692702B1 (ko) * 2010-07-01 2017-01-18 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
US10566310B2 (en) * 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
TWI732548B (zh) * 2020-05-12 2021-07-01 宇瞻科技股份有限公司 封裝結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
DE10044148A1 (de) * 2000-09-06 2002-03-21 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
TW513791B (en) * 2001-09-26 2002-12-11 Orient Semiconductor Elect Ltd Modularized 3D stacked IC package
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011020341A1 (zh) * 2009-08-21 2011-02-24 华为终端有限公司 电子模块及其封装结构

Also Published As

Publication number Publication date
US20090085184A1 (en) 2009-04-02
TW200915523A (en) 2009-04-01
KR20090032845A (ko) 2009-04-01
US7843051B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
KR100817075B1 (ko) 멀티스택 패키지 및 그 제조 방법
US7501697B2 (en) Integrated circuit package system
CN107978570B (zh) 芯片封装结构及其制造方法
JP2001077301A (ja) 半導体パッケージ及びその製造方法
US20090261465A1 (en) Semiconductor device and its manufacturing method
US7615858B2 (en) Stacked-type semiconductor device package
KR101207882B1 (ko) 패키지 모듈
KR20050051047A (ko) 고신뢰성을 갖는 스택형 반도체 패키지
CN101399261A (zh) 半导体封装件及其制造方法
US20080067660A1 (en) Semiconductor device package
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP4889359B2 (ja) 電子装置
KR100743649B1 (ko) 멀티 칩 패키지
CN102751203A (zh) 半导体封装结构及其制作方法
US8143709B2 (en) Semiconductor package having solder ball which has double connection structure
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
KR100533761B1 (ko) 반도체패키지
KR20080074654A (ko) 적층 반도체 패키지
US20220352110A1 (en) Semiconductor package structure having interposer substrate, and stacked semiconductor package structure including the same
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090401