CN106960833B - 具有凸块接合结构的半导体封装 - Google Patents

具有凸块接合结构的半导体封装 Download PDF

Info

Publication number
CN106960833B
CN106960833B CN201610319110.3A CN201610319110A CN106960833B CN 106960833 B CN106960833 B CN 106960833B CN 201610319110 A CN201610319110 A CN 201610319110A CN 106960833 B CN106960833 B CN 106960833B
Authority
CN
China
Prior art keywords
substrate
semiconductor packages
layer
column
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610319110.3A
Other languages
English (en)
Other versions
CN106960833A (zh
Inventor
金基永
黃仁哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106960833A publication Critical patent/CN106960833A/zh
Application granted granted Critical
Publication of CN106960833B publication Critical patent/CN106960833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

具有凸块接合结构的半导体封装。可以提供一种半导体封装。该半导体封装可以包括基板，所述基板具有布置有接合指的第一表面、背对所述第一表面并且布置有球座的另一表面、以及分别形成在所述接合指上方的端子。该半导体封装可以包括半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有接合焊盘的有效表面。该半导体封装可以包括凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且包括柱和层，所述层形成在所述柱的第一侧表面上并且与所述基板的所述端子连接。

Description

具有凸块接合结构的半导体封装
技术领域
各个实施方式总体上涉及半导体封装，并且更具体地，涉及一种具有凸块接合结构的半导体封装。
背景技术
随着高度功能化的电子产品逐渐小型化，需要更高容量的半导体芯片以满足电子产品的期望的功能。另外，随着电子产品逐渐小型化，需要将数目增加的半导体芯片安装在更小尺寸的电子产品上。
在这方面，存在与用于制造具有更高容量的半导体芯片以及用于在有限的空间中安装数目增加的半导体封装的技术有关的限制。然而，最近的技术发展正趋向于将数目增加的半导体芯片嵌入在单个封装中。
这样，可以将凸块用作基板与半导体芯片之间的电子连接装置。凸块可以提供短的电路径，因此使得半导体芯片能够高速操作。
发明内容
在一个实施方式中，可以提供一种半导体封装。该半导体封装可以包括基板，所述基板具有布置有多个接合指(bond finger)的第一表面、背对所述第一表面并且布置有多个球座(ball land)的另一表面、以及分别形成在所述接合指上的端子。该半导体封装可以包括半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有多个接合焊盘的有效表面(active surface)。该半导体封装可以包括凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且包括柱和层，所述层形成在所述柱的第一侧表面上并且与所述基板的所述端子连接。
在一个实施方式中，可以提供一种半导体封装。该半导体封装可以包括基板，所述基板形成有多个凹槽，并且具有第一表面和另一表面，在所述第一表面上方在所述凹槽的表面上形成有U形接合指，所述另一表面背对所述第一表面并且布置有多个球座。该半导体封装可以包括半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有多个接合焊盘的有效表面。该半导体封装可以包括凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且包括柱以及形成在所述柱的第一侧表面上的层，所述柱和所述层的部分高度被插入到所述凹槽中，并且所述层的所插入的部分与所述接合指的在所述凹槽的侧壁上的部分连接。
在一个实施方式中，可以提供一种电子系统。应用有半导体封装的电子系统可以包括通过总线连接的控制器、接口、输入/输出单元以及存储器装置，并且所述控制器和所述存储器装置可以包括半导体封装。该半导体封装可以包括基板，所述基板具有布置有多个接合指的第一表面、背对所述第一表面并且布置有多个球座的另一表面、以及分别形成在所述接合指上的端子。该半导体封装可以包括半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有多个接合焊盘的有效表面。该半导体封装可以包括凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且包括柱和层，所述层形成在所述柱的第一侧表面上并且与所述基板的所述端子连接。
在一个实施方式中，可以提供一种存储器卡。该存储器可以包括半导体封装。该半导体封装可以包括包含半导体封装的存储器以及控制该存储器的存储控制器。该半导体封装可以包括基板，所述基板具有布置有多个接合指的第一表面、背对所述第一表面并且布置有多个球座的另一表面、以及分别形成在所述接合指上的端子。该半导体封装可以包括半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有多个接合焊盘的有效表面。该半导体封装可以包括凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且包括柱和层，所述层形成在所述柱的第一侧表面上并且与所述基板的所述端子连接。
附图说明
图1是例示了根据一个实施方式的半导体封装的示例的展现的截面图。
图2是例示了根据一个实施方式的半导体封装的示例的展现的截面图。
图3是例示了根据一个实施方式的半导体封装的示例的展现的截面图。
图4是例示了根据一个实施方式的半导体封装的示例的展现的截面图。
图5是例示了根据一个实施方式的半导体封装的示例的展现的截面图。
图6是例示了根据一个实施方式的半导体封装的示例的展现的截面图。
图7是例示了可以被应用有根据各个实施方式中的每一个的半导体封装的电子系统的示例的展现的框图。
图8是例示了可以被应用有根据各个实施方式中的每一个的半导体封装的存储器卡的示例的展现的框图。
具体实施方式
各个实施方式可以针对一种能够基本上防止精细凸块间距结构中的焊点裂化(solder crack)和非湿缺陷(non-wet defect)的半导体封装。
在下文中，可以通过实施方式的各种示例，参照附图来描述具有横向凸块接合结构的半导体封装。
参照图1，根据一个实施方式的半导体封装100可以包括基板10、半导体芯片20和凸块30。根据实施方式的半导体封装100可以包括包封构件40A和外部连接构件50。
基板10可以是例如印刷电路板，或者基板10可以是例如硅基板或者玻璃基板。基板10可以具有基本上四边形形状、板形状或者四边形板形状。基板10可以具有与顶表面对应的第一表面10a、以及背对第一表面10a并且与底表面对应的另一表面10b。基板10可以包括布置在第一表面10a上的多个接合指12a。基板10可以包括布置在另一表面10b上的多个球座12b。基板10可以包括形成在其中的内部布线线路14。虽然未例示，但是内部布线线路14可以包括通孔和水平布线线路。布置在基板10的第一表面10a上的接合指12a与布置在基板10的另一表面10b上的球座12b可以通过内部布线线路14电连接。
虽然未例示，但是基板10可以包括被形成为将内部布线线路14与接合指12a和球座12b连接的连接布线线路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊剂16。基板10可以包括分别形成在接合指12a上的端子18。端子18可以被形成为从基板10的第一表面10a或者从布置在基板10的第一表面10a上的接合指12a伸出。例如，端子18可以具有条形状，并且可以形成在接合指12a的一部分上以从基板10的第一表面10a伸出。
半导体芯片20可以是例如但不限于存储器芯片或者逻辑芯片。半导体芯片20可以具有基本上四边形形状、板形状或者四边形板形状。半导体芯片20可以具有有效表面20a和背对有效表面20a的背表面20b。半导体芯片20可以设置在基板10的第一表面10a上方，使得半导体芯片20的有效表面20a面对基板10的第一表面10a。半导体芯片20可以包括布置在有效表面20a上的多个接合焊盘22。半导体芯片20可以设置在基板10上方，使得接合焊盘22基本上位于基板10的接合指12a上方。
凸块30可以分别形成在半导体芯片20的接合焊盘22上。凸块30中的每一个可以包括柱32和层34。在一个实施方式中，柱32可以包含金属。在一个实施方式中，层34可以包含金属。在一个实施方式中，柱32可以具有比层34高的熔点，或者层34可以具有比柱32低的熔点。例如，高熔点金属柱32可以包含铜，并且低熔点金属层34可以包含焊料。柱32中的每一个可以基本上具有多面体的形状，例如，基本上正方形、棱柱或者正方棱柱的形状。柱32可以被形成为从半导体芯片20的有效表面20a朝向基板10的第一表面10a伸出，或者从布置在有效表面20a上的接合焊盘22伸出。层34可以形成在柱32的第一侧表面上。例如，层34可以在半导体芯片20的接合焊盘22上形成在柱32的面对基板10的端子18的第一侧表面上。层34可以被形成为使得层34的第一侧表面与柱32接触并且层34的顶表面与接合焊盘22接触。
在一个实施方式中，凸块30和基板10的端子18可以通过层34彼此连接。例如，层34可以具有与柱32接触的第一侧表面、以及背对该第一侧表面并且与基板10的端子18接触的另一侧表面。因此，根据一个实施方式的半导体封装100可以具有横向凸块接合结构。
包封构件40A可以被形成为保护半导体芯片20免受外部影响。包封构件40A可以按照覆盖半导体芯片20的方式形成在基板10的包括阻焊剂16的第一表面10a上。例如，包封构件40A可以由环氧树脂模制化合物形成。
外部连接构件50可以被形成为用于将半导体封装100安装到外部电路的手段。外部连接构件50可以分别形成在布置在基板10的另一表面10b上的球座12b上。外部连接构件50可以包括焊球。在一个实施方式中，外部连接构件50可以包括导电引脚或者导电膏。
在根据上述实施方式中的半导体封装100中，能够防止在焊料与基板10之间发生很可能以其它方式在精细间距凸块中发生的焊点裂化和非湿缺陷。
在常规技术中，为了实现精细间距凸块，使用在铜柱上设置有焊料层的铜柱凸块。在铜柱凸块中，可以通过使用铜柱结构来确保凸块高度，并且焊料层可以与其它凸块或者其它电极连接。在仅利用焊料来构造凸块的情况下，凸块很可能在回流处理(reflowprocess)中变形。因此，为了确保凸块即使在回流之后也具有至少预定高度，需要大量的焊料，并且需要大的间距以防止凸块与焊料短路。然而，在一个实施方式中，由于铜柱凸块使用铜作为具有高熔点的金属来构造柱，因此铜柱凸块不会变形，并因此能够实现小的间距。
由于铜柱凸块使用焊料来连接，因此为了减小凸块间距，应该减小焊料的体积以防止凸块因焊料短路。如果在基板和/或半导体芯片中由于回流处理中的热量而发生翘曲，则基板与半导体芯片之间的间隙改变。然后，向将基板与半导体芯片连接的焊料施加压缩力或拉伸力。焊料由于拉伸力的变形导致焊料伸长。结果，由于焊料的厚度减小并且焊料变得易受外力伤害，因此可能发生焊点裂化。当基板与半导体芯片之间的间隙增加时，可能发生没有形成结的非湿缺陷。
在根据一个实施方式的横向凸块接合结构中，由于基板10的端子18和柱32通过形成在柱32的侧表面上的层34彼此接合，因此当与常规铜柱凸块的结区域相比时，柱32与基板10的端子18之间的结区域可以增加。另外，由于高熔点金属柱32能够被用于支承低熔点金属层34以使得层34能够保持垂直设置的形状，因此不需要形成大体积的层34以保持必要的凸块高度。因此，在一个实施方式中，凸块30可以被设置有精细间距。
参照图2，根据一个实施方式的半导体封装200可以包括基板10、半导体芯片20和凸块30。根据实施方式的半导体封装200可以包括底部填充构件40B和外部连接构件50。
基板10可以具有基本上四边形形状、板形状或者四边形板形状。基板10可以具有第一表面10a以及背对第一表面10a的另一表面10b。基板10可以包括布置在第一表面10a上的多个接合指12a以及布置在另一表面10b上的多个球座12b。基板10可以包括形成在基板10中的内部布线线路14，以将布置在第一表面10a上的接合指12a与布置在另一表面10b上的球座12b连接。内部布线线路14可以包括通孔和水平布线线路。虽然未例示，但是基板10还可以包括被形成为将内部布线线路14与接合指12a和球座12b连接的连接布线线路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊剂16。基板10可以包括分别形成在接合指12a上的端子18。端子18可以具有条形状，并且可以形成在接合指12a的一部分上，以从基板10的第一表面10a或者从布置在基板10的第一表面10a上的接合指12a伸出。
半导体芯片20可以是存储器芯片或者逻辑芯片。半导体芯片20可以是具有基本上四边形形状、板形状或者四边形板形状的存储器芯片。半导体芯片20可以具有有效表面20a和背对有效表面20a的背表面20b。半导体芯片20可以设置在基板10的第一表面10a上方，使得有效表面20a面对基板10的第一表面10a。半导体芯片20可以包括布置在有效表面20a上的多个接合焊盘22。
凸块30可以分别形成在半导体芯片20的接合焊盘22上。凸块30中的每一个可以包括柱32和层34。在一个实施方式中，柱32可以包含金属。在一个实施方式中，层34可以包含金属。在一个实施方式中，柱32可以具有比层34高的熔点，或者层34可以具有比柱32低的熔点。例如，高熔点金属柱32可以包含铜，并且低熔点金属层34可以包含焊料。柱32可以被形成为从半导体芯片20的有效表面20a朝向基板10的第一表面10a伸出，或者从布置在有效表面20a上的接合焊盘22伸出。层34可以在半导体芯片20的接合焊盘22上形成在柱32的面对基板10的端子18的侧表面中的一个或更多个上。层34可以被形成为使得层34的侧表面中的一个或更多个与柱32接触并且层34的一个或更多个顶表面与接合焊盘22接触。
在一个实施方式中，凸块30和基板10的端子18可以通过层34连接。例如，低的层34可以具有与柱32接触的一个或更多个侧表面、以及背对第一侧表面并且与基板10的端子18接触的另一侧表面。因此，半导体封装200可以具有横向凸块接合结构。
底部填充构件40B可以填充在基板10与半导体芯片20之间的空间中。底部填充构件40B可以被形成为保护半导体芯片20免受外部影响。底部填充构件40B可以由各种绝缘材料形成。
外部连接构件50可以分别形成在布置在基板10的另一表面10b上的球座12b上。外部连接构件50可以包括焊球。在一个实施方式中，外部连接构件50可以包括导电引脚或者导电膏。
参照图3，根据一个实施方式的半导体封装300可以包括基板10、半导体芯片20和凸块30。根据实施方式的半导体封装300可以包括包封构件40A和外部连接构件50。
基板10可以是印刷电路板、硅基板或者玻璃基板。基板10可以具有基本上四边形形状、板形状或者四边形板形状。基板10可以具有第一表面10a和背对第一表面10a的另一表面10b。基板10可以包括布置在第一表面10a上的多个接合指12a、以及布置在另一表面10b上的多个球座12b。基板10可以包括形成在基板10中的内部布线线路14，以将布置在第一表面10a上的接合指12a与布置在另一表面10b上的球座12b连接。内部布线线路14可以包括通孔和水平布线线路。虽然未例示，但是基板10还可以包括被形成为使内部布线线路14与接合指12a和球座12b连接的连接布线线路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊剂16。基板10可以包括分别形成在接合指12a上的端子18。端子18可以具有条形状，并且可以形成在接合指12a的一部分上以从基板10的第一表面10a或者从布置在基板10的第一表面10a上的接合指12a伸出。基板10可以包括分别形成在端子18的侧表面上的附加层19。在一个实施方式中，附加层19可以利用金属来实现。在一个实施方式中，附加层19可以具有比柱32低的熔点。在一个实施方式中，附加层19可以具有与层34基本上相同的熔点。附加层19可以包括例如焊料。在一个实施方式中，附加层19可以形成在端子18的面对将在下面描述的凸块30的侧表面上。
半导体芯片20可以是存储器芯片或者逻辑芯片。半导体芯片20可以具有基本上四边形形状、板形状或者四边形板形状。半导体芯片20可以具有有效表面20a和背对有效表面20a的背表面20b。半导体芯片20可以设置在基板10的第一表面10a上方，使得有效表面20a面对基板10的第一表面10a。半导体芯片20可以包括布置在有效表面20a上的多个接合焊盘22。
凸块30可以分别形成在半导体芯片20的接合焊盘22上。凸块30中的每一个可以包括柱32和层34。在一个实施方式中，柱32可以包含金属。在一个实施方式中，层34可以包含金属。在一个实施方式中，柱32可以具有比层34高的熔点，或者层34可以具有比柱32低的熔点。例如，高熔点金属柱32可以包含铜，并且低熔点金属层34可以包含焊料。柱32可以被形成为从半导体芯片20的有效表面20a朝向基板10的第一表面10a伸出，或者从布置在有效表面20a上的接合焊盘22伸出。层34可以在半导体芯片20的接合焊盘22上形成在柱32的面对基板10的端子18的一个或更多个侧表面上。
层34可以分别与形成在端子18的侧表面上的附加层19连接。即，附加层19的第一侧表面与端子18接触。层34的第一侧表面与柱32接触。附加层19的背对所述第一侧表面的另一侧表面与低熔点金属层34的背对所述第一侧表面的另一侧表面接触。因此，凸块30的柱32和基板10的端子18可以通过附加层19和层34彼此电连接。根据实施方式的半导体封装300可以具有横向凸块接合结构。
包封构件40A可以被形成为保护半导体芯片20免受外部影响。包封构件40A可以按照覆盖半导体芯片20的方式形成在基板10的包括阻焊剂16的第一表面10a上。例如，包封构件40A可以由环氧树脂模制化合物形成。
外部连接构件50可以分别形成在布置在基板10的另一表面10b上的球座12b上。外部连接构件50可以包括焊球。在一个实施方式中，外部连接构件50可以包括导电引脚或者导电膏。
参照图4，根据一个实施方式的半导体封装400可以包括基板10、半导体芯片20和凸块30。根据实施方式的半导体封装400可以包括底部填充构件40B和外部连接构件50。
基板10可以具有基本上四边形形状、板形状或者四边形板形状。基板10可以具有第一表面10a以及背对第一表面10a的另一表面10b。基板10可以包括布置在第一表面10a上的多个接合指12a以及布置在另一表面10b上的多个球座12b。基板10可以包括形成在基板10中的内部布线线路14，以将布置在第一表面10a上的接合指12a与布置在另一表面10b上的球座12b连接。基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊剂16。
基板10可以包括分别形成在接合指12a上的端子18。端子18可以具有条形状，并且可以形成在接合指12a的一部分上，以从基板10的第一表面10a或者从布置在基板10的第一表面10a上的接合指12a伸出。基板10可以包括分别形成在端子18的侧表面上的附加层19。在一个实施方式中，附加层19可以包括焊料。附加层19可以形成在端子18的面对半导体芯片20的凸块30的侧表面上。
半导体芯片20可以具有基本上四边形形状、板形状或者四边形板形状。半导体芯片20可以具有有效表面20a和背对有效表面20a的背表面20b。半导体芯片20可以设置在基板10的第一表面10a上方，使得有效表面20a面对基板10的第一表面10a。半导体芯片20可以包括布置在有效表面20a上的多个接合焊盘22。
凸块30可以分别形成在半导体芯片20的接合焊盘22上。凸块30中的每一个可以包括柱32和层34。在一个实施方式中，柱32可以包含金属。在一个实施方式中，层34可以包含金属。在一个实施方式中，柱32可以具有比层34高的熔点，或者层34可以具有比柱32低的熔点。例如，高熔点金属柱32可以包含铜，并且低熔点金属层34可以包含焊料。柱32可以被形成为从半导体芯片20的有效表面20a朝向基板10的第一表面10a伸出，或者从布置在有效表面20a上的接合焊盘22伸出。层34可以在半导体芯片20的接合焊盘22上形成在高熔点金属柱32的面对基板10的端子18的第一侧表面上。
层34可以分别与形成在端子18的侧表面上的附加层19连接。因此，根据实施方式的半导体封装400可以具有基板10的端子18的侧表面和柱32的另一侧表面通过附加层19和层34彼此电接合的结构。结果，根据实施方式的半导体封装400可以具有横向凸块接合结构。
底部填充构件40B可以填充在基板10与半导体芯片20之间的空间中。底部填充构件40B可以被形成为保护半导体芯片20免受外部影响。底部填充构件40B可以由各种绝缘材料形成。
外部连接构件50可以分别形成在布置在基板10的另一表面10b上的球座12b上。外部连接构件50可以包括焊球。在一个实施方式中，外部连接构件50可以包括导电引脚或者导电膏。
参照图5，根据一个实施方式的半导体封装500可以包括基板10、半导体芯片20和凸块30。根据实施方式的半导体封装500可以包括包封构件40A和外部连接构件50。
基板10可以是印刷电路板、硅基板或者玻璃基板。基板10可以具有基本上四边形形状、板形状或者四边形板形状。基板10可以具有第一表面10a以及背对第一表面10a的另一表面10b。基板10可以包括形成在第一表面10a上的多个凹槽G。基板10可以包括形成在相应的凹槽G的表面上的多个接合指12a。接合指12a可以具有U形状。接合指12a可以通过例如镀铜来形成。U形接合指12a可以起到前述实施方式中的端子的作用。包含接合指12a的相应的凹槽G可以具有能够被插入有将在下面描述的凸块30的尺寸。凹槽G可以与相应的凸块30对应地按照点类型以复数数目形成在基板10的第一表面10a上。虽然未例示，但是凹槽G可以按照线类型以复数数目形成在基板10的第一表面10a上。
基板10可以包括布置在另一表面10b上的多个球座12b。基板10可以包括形成在其中的内部布线线路14。内部布线线路14可以包括通孔和水平布线线路。内部布线线路14可以被形成为将接合指12a与球座12b互连。虽然未例示，但是基板10还可以包括被形成为使内部布线线路14与接合指12a和球座12b连接的连接布线线路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊剂16。
半导体芯片20可以是存储器芯片或者逻辑芯片。半导体芯片20可以具有基本上四边形形状、板形状或者四边形板形状。半导体芯片20可以具有有效表面20a和背对有效表面20a的背表面20b。半导体芯片20可以包括布置在有效表面20a上的多个接合焊盘22。半导体芯片20可以设置在基板10的第一表面10a上方，使得有效表面20a面对基板10的第一表面10a。
凸块30可以分别形成在半导体芯片20的接合焊盘22上。凸块30中的每一个可以包括柱32和层34。在一个实施方式中，柱32可以包含金属。在一个实施方式中，层34可以包含金属。在一个实施方式中，柱32可以具有比层34高的熔点，或者层34可以具有比柱32低的熔点。例如，高熔点金属柱32可以包含铜，并且低熔点金属层34可以包含焊料。柱32可以被形成为从半导体芯片20的有效表面20a朝向基板10的第一表面10a伸出，或者从布置在有效表面20a上的接合焊盘22伸出。层34可以在接合焊盘22上形成在高熔点金属柱32的第一侧表面上。
根据一个实施方式，在包括凸块30的半导体芯片20中，凸块30的部分高度被分别插入到基板10的第一表面10a上的基板10的凹槽G中。层34可以与接合指12a的形成在凹槽G的第一侧壁上的部分接触。接合指12a的形成在凹槽G的第一侧壁上的部分可以起到前述实施方式中的端子的作用。因此，凸块30的柱32和接合指12a的设置在凹槽G的第一侧壁上的部分可以通过层34彼此电连接。结果，根据实施方式的半导体封装500可以具有横向凸块接合结构。
包封构件40A可以按照覆盖半导体芯片20的方式形成在基板10的包括阻焊剂16的第一表面10a上。包封构件40A可以由环氧树脂模制化合物形成。
外部连接构件50可以分别形成在布置在基板10的另一表面10b上的球座12b上。外部连接构件50可以包括焊球。在实施方式中，外部连接构件50可以包括导电引脚或者导电膏。
参照图6，根据一个实施方式的半导体封装600可以包括基板10、半导体芯片20和凸块30。根据实施方式的半导体封装600可以包括底部填充构件40B和外部连接构件50。
基板10可以具有基本上四边形形状、板形状或者四边形板形状。基板10可以具有第一表面10a以及背对第一表面10a的另一表面10b。基板10可以包括形成在第一表面10a上的多个凹槽G。基板10可以包括形成在相应的凹槽G的表面上的多个接合指12a。接合指12a可以具有U形状。接合指12a可以通过镀铜来形成。U形接合指12a可以起到前述实施方式中的端子的作用。
基板10可以包括布置在另一表面10b上的多个球座12b。基板10可以包括形成在其中的内部布线线路14，以将接合指12a和球座12b连接。内部布线线路14可以包括通孔和水平布线线路。虽然未例示，但是基板10还可以包括被形成为将内部布线线路14与接合指12a和球座12b连接的连接布线线路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊剂16。
半导体芯片20可以具有基本上四边形形状、板形状或者四边形板形状。半导体芯片20可以具有有效表面20a和背对有效表面20a的背表面20b。半导体芯片20可以包括布置在其有效表面20a上的多个接合焊盘22。
凸块30可以分别形成在半导体芯片20的接合焊盘22上。凸块30中的每一个可以包括柱32和层34。在一个实施方式中，柱32可以包含金属。在一个实施方式中，层34可以包含金属。在一个实施方式中，柱32可以具有比层34高的熔点，或者层34可以具有比柱32低的熔点。例如，高熔点金属柱32可以包含铜，并且低熔点金属层34可以包含焊料。柱32可以被形成为从半导体芯片20的有效表面20a朝向基板10的第一表面10a伸出。层34可以在接合焊盘22上形成在高熔点金属柱32的第一侧表面上。
包括凸块30的半导体芯片20可以按照凸块30的部分高度被分别插入到基板10的凹槽G中的方式设置在基板10的第一表面10a上，并且层34与接合指12a的形成在凹槽G的第一侧壁上的部分接触。因此，在根据实施方式的半导体封装600中，凸块30的柱32和接合指12a的设置在凹槽G的第一侧壁上的部分可以通过层34彼此连接。
底部填充构件40B可以填充在基板10与半导体芯片20之间的空间中。底部填充构件40B可以被形成为保护半导体芯片20免受外部影响。在一个实施方式中，底部填充构件40B可以被形成为与包封构件类似地保护半导体芯片20免受外部影响。底部填充构件40B可以由各种绝缘材料形成。
外部连接构件50可以分别形成在布置在基板10的另一表面10b上的球座12b上。外部连接构件50可以包括焊球。在一个实施方式中，外部连接构件50可以包括导电引脚或者导电膏。
根据上述各个实施方式的半导体封装可以被应用到各种类型的半导体装置和具有该半导体装置的半导体模块。
参照图7，可应用有根据各个实施方式的半导体装置的电子系统700可以包括控制器710、输入/输出单元720和存储器装置730。控制器710、输入/输出单元720和存储器装置730可以通过提供数据移动路径的总线750彼此连接。
例如，控制器710可以包括微处理器、数字信号处理器、微控制器、以及能够执行与这些组件类似的功能的逻辑器件中的至少任何一种。控制器710和存储器装置730可以包括根据各个实施方式的半导体封装。输入/输出单元720可以包括在键盘、小键盘、显示装置等中选择的至少一种。
存储器装置730可以存储将要由控制器710执行的数据和/或命令。存储器装置730可以包括诸如DRAM这样的易失性存储装置和/或诸如闪速存储器这样的非易失性存储装置。例如，闪速存储器可以被安装到诸如移动终端和台式计算机这样的信息处理系统上。这种闪速存储器可以由SSD(固态硬盘)配置。在该情况下，电子系统700可以将大量的数据稳定地存储在闪速存储器系统中。
这种电子系统700还可以包括接口740，该接口740用于向通信网络发送数据或者从通信网络接收数据。接口740可以是有线类型的或者无线类型的。例如，接口740可以包括天线或者有线收发器/无线收发器。
虽然未例示，但是电子系统700还可以包括应用芯片集、相机图像处理器(CIP)等。
电子系统700可以被实现为移动系统、个人计算机、工业用途的计算机、或者执行多种功能的逻辑系统。例如，移动系统可以是下面的项当中的任何一个：个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储器卡、数字音乐系统、以及信息发送/接收系统。
在电子系统700是能够执行无线通信的设备的情况下，电子系统700可以被用在诸如码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝(NADC)、增强型时分多址(E-TDMA)、宽带码分多址(WCDMA)、CDMA2000、长期演进(LTE)和无线宽带互联网(Wibro)这样的通信系统中。
参照图8，存储器卡800可以包括根据相应的实施方式的堆叠封装类型半导体装置。存储器卡800包括存储器810和存储控制器820。例如，在没有限制意义的情况下，存储器810和存储控制器820可以包括非易失性存储装置。存储器810和存储控制器820可以存储数据或者读取存储的数据。
存储器810可以包括应用有根据所述实施方式的半导体封装的非易失性存储装置当中的至少任意一种。存储控制器820可以响应于来自主机830的读取/写入请求来控制存储器810以读取存储的数据或者存储数据。
虽然已经以上描述了各个实施方式，但是本领域技术人员将理解的是，仅通过示例的方式描述了所述实施方式。因此，本文中描述的具有横向凸块接合结构的半导体封装不应该被限制基于所描述的实施方式。
相关申请的交叉引用
本申请要求于2016年1月11日在韩国知识产权局提交的韩国专利申请No.10-2016-0003180的优先权，该韩国专利申请通过引用全部被并入到本文中。

Claims (21)

1.一种半导体封装，该半导体封装包括：
基板，所述基板具有布置有多个接合指的第一表面、背对所述第一表面并且布置有多个球座的第二表面以及分别形成在所述接合指上的端子；
半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有多个接合焊盘的有效表面；以及
凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且所述凸块中的每一个包括柱和层，
其中，所述层形成在所述柱的第一侧表面上并且与所述基板的所述端子中的一个连接，
其中，所述层具有与所述柱的所述第一侧表面接触的第一侧表面以及背对所述层的所述第一侧表面并且与所述基板的所述端子接触的第二侧表面，
其中，所述柱具有比所述层高的熔点。
2.根据权利要求1所述的半导体封装，其中，所述柱按照朝着所述基板的所述第一表面从所述半导体芯片的所述有效表面伸出的方式形成在所述多个接合焊盘中的一个上。
3.根据权利要求1所述的半导体封装，其中，所述端子被形成为从所述基板的所述第一表面伸出。
4.根据权利要求3所述的半导体封装，其中，所述端子具有条形状。
5.根据权利要求1所述的半导体封装，其中，所述基板包括：
内部布线线路，所述内部布线线路按照将形成在所述第一表面上的所述接合指与形成在所述第二表面上的所述球座连接的方式形成在所述基板中；以及
阻焊剂，所述阻焊剂按照使所述接合指和所述球座暴露的方式分别形成在所述第一表面和所述第二表面上。
6.根据权利要求1所述的半导体封装，其中，所述半导体芯片按照使得所述半导体芯片的所述有效表面面对所述基板的所述第一表面的方式设置在所述基板的所述第一表面上方，并且所述凸块的所述层与所述基板的所述端子中的一个的侧表面连接。
7.根据权利要求1所述的半导体封装，其中，所述层具有与所述多个接合焊盘中的一个接触的顶表面。
8.根据权利要求1所述的半导体封装，其中，所述层的第二侧表面与所述基板的所述端子中的一个的侧表面之间的接触仅是所述凸块中的每一个与所述端子中的每一个之间的接触点。
9.根据权利要求1所述的半导体封装，其中，所述柱包含铜，并且所述层包含焊料。
10.根据权利要求1所述的半导体封装，其中，所述柱具有多面体的形状，所述多面体具有形成有所述层的第一侧表面。
11.根据权利要求1所述的半导体封装，其中，所述基板还包括：
附加层，所述附加层形成在所述端子的面对所述凸块的所述层的侧表面上。
12.根据权利要求11所述的半导体封装，其中，所述附加层包含焊料。
13.根据权利要求1所述的半导体封装，该半导体封装还包括：
包封构件，所述包封构件按照基本上覆盖所述半导体芯片的方式形成在所述基板的所述第一表面上；以及
外部连接构件，所述外部连接构件分别形成在所述基板的所述球座上，
其中，所述包封构件形成在所述凸块和所述基板之间。
14.根据权利要求1所述的半导体封装，该半导体封装还包括：
底部填充构件，所述底部填充构件填充在所述基板与所述半导体芯片之间的空间中；以及
外部连接构件，所述外部连接构件分别形成在所述基板的所述球座上。
15.一种半导体封装，该半导体封装包括：
基板，所述基板形成有多个凹槽，并且具有第一表面和第二表面，在所述第一表面上方在所述凹槽的表面上形成有U形接合指，所述第二表面背对所述第一表面并且布置有多个球座；
半导体芯片，所述半导体芯片设置在所述基板的所述第一表面上方，并且具有面对所述第一表面并且布置有多个接合焊盘的有效表面；以及
凸块，所述凸块分别形成在所述半导体芯片的所述接合焊盘上，并且所述凸块中的每一个包括柱和层，
其中，所述层形成在所述柱的第一侧表面上，所述柱和所述层的部分高度被插入到所述凹槽中的一个中，并且所述层的所插入的部分与所述接合指中的一个的在所述凹槽的侧壁上的部分连接，
其中，所述层具有与所述柱的所述第一侧表面接触的第一侧表面、背对所述层的所述第一侧表面的第二侧表面以及与所述多个接合焊盘中的一个接触的顶表面，
其中，所述柱具有比所述层高的熔点。
16.根据权利要求15所述的半导体封装，其中，所述柱按照朝着所述基板的所述第一表面从所述半导体芯片的所述有效表面伸出的方式形成在所述多个接合焊盘中的一个上。
17.根据权利要求15所述的半导体封装，其中，所述基板包括：
内部布线线路，所述内部布线线路按照将形成在所述第一表面上的所述接合指与形成在所述第二表面上的所述球座连接的方式形成在所述基板中；以及
阻焊剂，所述阻焊剂按照使所述接合指和所述球座暴露的方式分别形成在所述第一表面和所述第二表面上。
18.根据权利要求15所述的半导体封装，其中，所述柱包含铜，并且所述层包含焊料。
19.根据权利要求18所述的半导体封装，其中，所述柱具有多面体的形状，所述多面体具有形成有所述层的第一侧表面。
20.根据权利要求15所述的半导体封装，该半导体封装还包括：
包封构件，所述包封构件按照基本上覆盖所述半导体芯片的方式形成在所述基板的所述第一表面上；以及
外部连接构件，所述外部连接构件分别形成在所述基板的所述球座上。
21.根据权利要求15所述的半导体封装，该半导体封装还包括：
底部填充构件，所述底部填充构件填充在所述基板与所述半导体芯片之间的空间中；以及
外部连接构件，所述外部连接构件分别形成在所述基板的所述球座上。
CN201610319110.3A 2016-01-11 2016-05-13 具有凸块接合结构的半导体封装 Active CN106960833B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0003180 2016-01-11
KR1020160003180A KR20170083823A (ko) 2016-01-11 2016-01-11 측면 범프 결합 구조를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
CN106960833A CN106960833A (zh) 2017-07-18
CN106960833B true CN106960833B (zh) 2019-09-06

Family

ID=59275882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610319110.3A Active CN106960833B (zh) 2016-01-11 2016-05-13 具有凸块接合结构的半导体封装

Country Status (4)

Country Link
US (1) US9793235B2 (zh)
KR (1) KR20170083823A (zh)
CN (1) CN106960833B (zh)
TW (1) TWI692850B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP6906228B2 (ja) 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
US11699651B2 (en) 2017-10-23 2023-07-11 Applied Materials, Inc. Fan-out interconnect integration processes and structures
KR20210107380A (ko) 2020-02-24 2021-09-01 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지 및 그 제조 방법
JP2022078697A (ja) * 2020-11-13 2022-05-25 ローム株式会社 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499826B (en) * 1999-10-01 2002-08-21 Sony Chemicals Corp Multilayer flexible wiring board
TW517370B (en) * 2001-06-26 2003-01-11 Taiwan Semiconductor Mfg Solder bump structure and flip chip package process
CN2849967Y (zh) * 2005-09-08 2006-12-20 威盛电子股份有限公司 凸块接合结构
TW200806134A (en) * 2006-03-23 2008-01-16 Ibiden Co Ltd Multilayer printed wiring circuit board and mounting method for component thereof
CN101350336A (zh) * 2007-07-19 2009-01-21 宏茂微电子(上海)有限公司 芯片封装结构
CN101828435A (zh) * 2007-10-19 2010-09-08 巴润电子株式会社 具有多个层的凸块结构及其制造方法
CN102088004A (zh) * 2009-11-05 2011-06-08 台湾积体电路制造股份有限公司 集成电路元件与倒装芯片封装
CN102148201A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 半导体元件、封装结构、及半导体元件的形成方法
CN102646657A (zh) * 2011-02-15 2012-08-22 海力士半导体有限公司 凸块和具有凸块的半导体器件
CN103247586A (zh) * 2012-02-04 2013-08-14 隆达电子股份有限公司 芯片接合结构及芯片接合的方法
CN104604341A (zh) * 2012-09-07 2015-05-06 日本特殊陶业株式会社 布线基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US20120273937A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer
US9165796B2 (en) * 2012-04-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bump-on-trace chip packaging
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499826B (en) * 1999-10-01 2002-08-21 Sony Chemicals Corp Multilayer flexible wiring board
TW517370B (en) * 2001-06-26 2003-01-11 Taiwan Semiconductor Mfg Solder bump structure and flip chip package process
CN2849967Y (zh) * 2005-09-08 2006-12-20 威盛电子股份有限公司 凸块接合结构
TW200806134A (en) * 2006-03-23 2008-01-16 Ibiden Co Ltd Multilayer printed wiring circuit board and mounting method for component thereof
CN101350336A (zh) * 2007-07-19 2009-01-21 宏茂微电子(上海)有限公司 芯片封装结构
CN101828435A (zh) * 2007-10-19 2010-09-08 巴润电子株式会社 具有多个层的凸块结构及其制造方法
CN102088004A (zh) * 2009-11-05 2011-06-08 台湾积体电路制造股份有限公司 集成电路元件与倒装芯片封装
CN102148201A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 半导体元件、封装结构、及半导体元件的形成方法
CN102646657A (zh) * 2011-02-15 2012-08-22 海力士半导体有限公司 凸块和具有凸块的半导体器件
CN103247586A (zh) * 2012-02-04 2013-08-14 隆达电子股份有限公司 芯片接合结构及芯片接合的方法
CN104604341A (zh) * 2012-09-07 2015-05-06 日本特殊陶业株式会社 布线基板及其制造方法

Also Published As

Publication number Publication date
US20170200688A1 (en) 2017-07-13
KR20170083823A (ko) 2017-07-19
CN106960833A (zh) 2017-07-18
TW201725685A (zh) 2017-07-16
TWI692850B (zh) 2020-05-01
US9793235B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN106960833B (zh) 具有凸块接合结构的半导体封装
CN111490029B (zh) 包括桥接管芯的半导体封装
US10090252B2 (en) Package-on-package type semiconductor device including fan-out memory package
CN108878414B (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US20150311182A1 (en) Semiconductor package and method for manufacturing the same
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US9640473B2 (en) Semiconductor packages
US9391009B2 (en) Semiconductor packages including heat exhaust part
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
KR20150004005A (ko) 스택 패키지 및 이의 제조방법
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
CN110867434A (zh) 包括桥接晶片的堆叠封装
US10553567B2 (en) Chip stack packages
CN110416153A (zh) 层叠半导体晶片的方法
US11929262B2 (en) Stack package and methods of manufacturing the same
US9418875B2 (en) Substrate including a dam for semiconductor package, semiconductor package using the same, and manufacturing method thereof
CN205248255U (zh) 封装叠加型堆叠封装
US20160013161A1 (en) Semiconductor package
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
TWI753898B (zh) 半導體模組以及製造其的方法
CN220121247U (zh) 存储系统及电子设备
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩
CN118016653A (zh) 包括凸块互连结构的半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant