CN118016653A - 包括凸块互连结构的半导体封装 - Google Patents

包括凸块互连结构的半导体封装 Download PDF

Info

Publication number
CN118016653A
CN118016653A CN202311075771.2A CN202311075771A CN118016653A CN 118016653 A CN118016653 A CN 118016653A CN 202311075771 A CN202311075771 A CN 202311075771A CN 118016653 A CN118016653 A CN 118016653A
Authority
CN
China
Prior art keywords
lead
substrate
layer
semiconductor package
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311075771.2A
Other languages
English (en)
Inventor
金康勋
金翅荺
宋俊蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN118016653A publication Critical patent/CN118016653A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请涉及包括凸块互连结构的半导体封装。一种半导体封装包括凸块互连结构。该半导体封装包括：第一引线和第二引线，其在第一基板上彼此间隔开；凸块，其被设置为在第二基板中面向第一引线；以及焊料层，其被配置为连接凸块和第一引线。第一引线具有朝着第二引线上升的阶梯形状。

Description

包括凸块互连结构的半导体封装
技术领域
本公开涉及半导体技术，具体地讲，涉及一种包括凸块互连结构的半导体封装。
背景技术
随着电子行业快速发展，电子产品的尺寸进一步减小并且已如用户所需变得多功能。电子产品中使用的半导体封装具有更高的性能、更高的集成度、更高的速度和更小的尺寸。嵌入在半导体封装中的半导体芯片或半导体管芯的数量或者半导体装置所需的连接端子或输入/输出(I/O)端子的数量增加。为了在有限的面积内形成更多的连接端子，连接端子或I/O端子的密度增加，并且连接端子之间的隔离间隔或连接端子之间的间距骤然减小。使用导电凸块的凸块互连结构被应用于半导体封装的连接端子。随着凸块之间的隔离间隔或间距减小，凸块和与该凸块相邻的另一凸块之间短路的风险增大。
发明内容
在实施方式中，一种半导体封装可包括：第一引线和第二引线，其被设置为在第一基板上彼此间隔开；凸块，其被设置为在第二基板中面向第一引线；以及焊料层，其被配置为连接凸块和第一引线。第一引线可具有朝着第二引线上升的阶梯形状。
在实施方式中，一种半导体封装可包括：第一引线和第二引线，其被设置为在第一基板上彼此间隔开；通孔，其分别连接到第一引线和第二引线，并且延伸以穿透第一基板；第一凸块，其被设置为在第二基板中面向第一引线；以及焊料层，其被配置为连接第一凸块和第一引线。第一引线可具有朝着第二引线上升的阶梯形状。
附图说明
图1是示出根据实施方式的半导体封装的横截面图。
图2是示出图1中的半导体封装的引线已被放大的横截面图。
图3是示出根据实施方式的半导体封装的横截面图。
图4和图5是示出根据实施方式的半导体封装的引线的横截面图。
图6是示出根据实施方式的半导体封装的横截面图。
图7是示出使用包括根据实施方式的半导体封装的存储卡的电子系统的框图；以及
图8是示出包括根据实施方式的半导体封装的电子系统的框图。
具体实施方式
本申请的示例的描述中使用的术语是考虑在所提出的实施方式中的功能而选择的术语，并且术语的含义可根据用户、操作者的意图或技术领域中的实践而不同。如果术语已在本说明书中具体地定义，则所使用的术语的含义遵循术语的定义，并且如果在本说明书中还未具体定义术语，则可被解释为本领域技术人员通常可认可的含义。
在本申请的示例的描述中，诸如“第一”和“第二”、“侧”、“顶”和“底或下”的术语用于在构件之间进行区分，而非用于限制构件本身或意指特定顺序。
半导体基板可表示集成有电子部件和元件的半导体晶圆。集成电路可集成在半导体基板上。半导体基板可被划切成多个半导体芯片或多个半导体管芯。
半导体芯片可以是集成有诸如DRAM、SRAM、NAND闪存、NOR闪存、MRAM、ReRAM、FeRAM或PcRAM的存储器的存储器芯片。半导体芯片可表示在半导体基板上集成有逻辑电路的逻辑管芯或ASIC芯片、应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)或系统芯片(SoC)。
半导体芯片可以是构成半导体封装或半导体产品的组件。半导体芯片可应用于诸如移动终端、生物或医疗保健相关电子装置和可穿戴的电子装置的信息通信装置。半导体芯片可应用于物联网。
在整个说明书中，相同的标号可表示相同的组件。因此，相同的标号或相似的标号可参照其它附图来描述，尽管它们在对应附图中未提及或描述。此外，尽管标号未被示出，它们可参照其它附图来描述。
图1是示出根据实施方式的半导体封装10的横截面图。
参照图1，半导体封装10可包括第一基板100和第二基板300，并且可被构造为包括第一引线210、第二引线220、凸块400和焊料层500。第一引线210、第二引线220、凸块400和焊料层500可形成凸块互连结构。凸块互连结构可以是电连接第一基板100和第二基板300的元件。
第一引线210和第二引线220可设置在第一基板100上。第一引线210和第二引线220可被设置为在第一基板100上面向第二基板300。第一引线210和第二引线220可设置在第一基板100中设定的中心线CL的两侧，使得中心线CL插置在第一引线210和第二引线220之间。第一引线210和第二引线220可被设置为在横向于第一基板100的方向上彼此间隔开。第一引线210和第二引线220可以分别是凸块400连接至的元件，并且可以分别是凸块400着陆的凸块焊盘或导电焊盘。第一引线210和第二引线220中的每一个可以是形成在第一基板100中的导电迹线的一些部分。第一引线210和第二引线220可形成为包括金属层。
凸块400可设置在第二基板300中。凸块400可形成为从第二基板300突出的形状，以使得凸块400指向第一基板100。凸块400可被设置为分别面向第一引线210和第二引线220。凸块400可分别设置在与第一引线210和第二引线220叠置的位置处。凸块400可包括导电材料，例如，诸如铜(Cu)的金属材料。凸块400连接或联接至的导电焊盘450可形成在相应凸块400和第二基板300之间。导电焊盘450可形成为包括诸如铜(Cu)或铝(Al)的金属材料。
连接凸块400和第一引线210的焊料层500可形成在凸块400和第一引线210之间。连接与凸块400相邻的另一凸块400和第二引线220的另一焊料层500可形成在相邻凸块400和第二引线220之间。焊料层500可包括诸如锡(Sn)的焊接材料。随着焊料层500连接凸块400和第一引线210，凸块400可接合到第一引线210。
第一引线210可形成为具有朝着第二引线220上升的阶梯形状。第二引线220可形成为具有朝着第一引线210上升的阶梯形状。第一引线210和第二引线220可形成为具有镜像形状，使得中心线CL插置在第一引线210和第二引线220之间。
图2是示出图1中的半导体封装10的第一引线210已被放大的横截面图。
参照图2，设置在第一基板100的表面100S上的第一引线210可被构造为包括第一引线的第一部分211和第一引线的第二部分212。由于第一引线的第一部分211和第一引线的第二部分212具有表面高度差DH，所以第一引线210可具有阶梯形状的横截面形状。第一引线的第一部分211可以是形成在第一基板100的表面100S上的第一引线210的一部分。第一引线的第二部分212可以是设置在第一引线的第一部分211上的第一引线210的另一部分。第一引线的第一部分211和第一引线的第二部分212可以是构成一体的一些部分。
第一引线210的第二部分212可与第一引线的第一部分211的一部分叠置。第一引线210的第二部分212可从第一引线的第一部分211的所述部分突出到第二基板(图1中的300)。第一引线的第二部分212具有比除了第一引线的第一部分211的与第二部分212叠置的部分之外的剩余部分高的从第一基板100朝着第二基板300的表面高度。第一引线的第二部分212的表面212S距第一基板100的表面高度H2可高于第一引线的第一部分211的剩余部分的表面211S距第一基板100的表面高度H1。
第一引线210的阶梯形状可这样形成：将金属层形成至第一引线的第二部分212和第一引线的第一部分211的总厚度，并且通过选择性蚀刻使金属层的某一部分凹陷或去除金属层的某一部分。
参照图1，第一引线的第二部分212可比除了第一引线的第一部分211的与第一引线的第二部分212叠置的部分之外的剩余部分更靠近第二引线220放置。第二引线220可被构造为包括第二引线的第一部分221和第二引线的第二部分222。第二引线的第二部分222可与第二引线的第一部分221的一部分叠置并从第二引线的第一部分221的所述部分突出到第二基板300。第二引线的第二部分222具有比除了第二引线的第一部分221的与第二部分222叠置的部分之外的剩余部分高的从第一基板100朝着第二基板300的表面高度。第二引线的第二部分222可比除了第二引线的第一部分221的与第一引线的第二部分212叠置的部分之外的剩余部分更靠近第一引线210放置。第二引线220可被设置为面向第一引线210，以使得第二引线的第二部分222面向第一引线的第二部分212。
参照图1，第一基板100可包括集成有集成电路元件的半导体基板。第二基板300也可包括集成有集成电路元件的半导体基板。第一基板100可具有半导体芯片、半导体管芯或晶圆的形式。第二基板300可具有半导体芯片、半导体管芯或晶圆的形式。
集成电路元件可包括诸如动态随机存取存储器(DRAM)的易失性存储器或者诸如NAND闪存的非易失性存储器。半导体基板可以是包括硅(Si)或锗(Ge)的基板，或者可以是包括碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的基板。
第一基板100可包括安装有半导体装置、电子装置或第二基板300的互连组件。互连组件可包括印刷电路板(PCB)或插置物。
图3是示出根据实施方式的半导体封装11的横截面图。图3中的半导体封装11可具有在图1中的半导体封装10的结构中进一步包括封装剂层600的结构。在图3中，与图1中的标号相同的标号可指示相同的元件。
参照图3，半导体封装11可包括第一基板100和第二基板300，并且可被构造为包括第一引线210、第二引线220、凸块400和焊料层500。半导体封装11可包括第二基板300安装在第一基板100上并且凸块400通过焊料层500接合到第一引线210的结构。半导体封装11还可包括封装剂层600。封装剂层600可形成为包括诸如环氧模塑料(EMC)的封装材料。
封装剂层600可形成为通过覆盖第二基板300来封装第二基板300。第二基板300可具有从晶圆划切的芯片或管芯形状。封装剂层600可形成为通过覆盖第二基板300来保护第二基板300。封装剂层600可使用封装材料通过模塑工艺来形成。封装剂层600可形成为在第二基板300和第一基板100之间延伸。
封装剂层600可形成为使得封装剂层600的一些封装材料被引入到第二基板300和第一基板100之间的间隙G中，并且封装剂层600的延伸部分600U延伸以填充第二基板300和第一基板100之间的间隙G。封装剂层600可通过模塑底部填充(MUF)工艺来形成。随着封装剂层600的延伸部分600U扩展到第二基板300和第一基板100之间的间隙G中，封装剂层600的延伸部分600U可围绕并封装包括凸块400、第一引线210、第二引线220和焊料层500的凸块互连结构。封装剂层600的延伸部分600U可通过填充第一引线210和第二引线220之间的间隙来将第一引线210和第二引线220电隔离。封装剂层600的延伸部分600U可填充第二基板300和第一基板100之间的间隙G，以使得延伸部分600U将彼此相邻的凸块400电隔离并且将彼此相邻的焊料层500隔离。
当执行形成封装剂层600的MUF工艺时，对封装剂层600进行模塑的模塑压力MP可被施加到第二基板300、凸块400、焊料层500等。焊料层500可由包含锡(Sn)的焊料材料制成。由于焊料材料与形成凸块400的铜(Cu)相比具有相对小的刚度，所以焊料层500很可能因模塑压力MP而变形。如果模塑压力MP在垂直于第二基板300或第一基板100的方向上施加到焊料层500，则可能发生焊料层500的焊料材料因模塑压力MP而向两侧挤出的变形现象。
在接合到第一引线210的焊料层500中，可能存在焊料层500的焊料材料将在与第二引线220相反的第一挤出方向EX1和朝着第二引线220的第二挤出方向EX2上挤出的风险。第一引线的第二部分212可具有从第一引线的第一部分211朝着第二基板300进一步突出的形状，以使得第一引线的第二部分212可充当抑制焊料材料在第二挤出方向EX2上挤出的屏障或门槛。
通过第一引线的第二部分212的挤出抑制作用或挤出阻碍作用，可诱使焊料层500的焊料材料的挤出与朝着第二引线220的第二挤出方向EX2上相比在朝着与第二引线220相反的方向的第一挤出方向EX1上相对更占优势。在朝着第二引线220的第二挤出方向EX2上，由模塑压力MP导致的焊料层500的焊料材料的挤出可相对被抑制和减少。焊料材料从焊料层500挤出可能导致两个相邻焊料层500互连并且电短路的故障。由于通过第一引线的第二部分212减少并抑制焊料材料从焊料层500挤出到第二引线220，所以可抑制或减少不希望的电短路的发生。
即使在已接合到第二引线220的相邻焊料层500中，也可通过第二引线的第二部分222抑制、限制或减少焊料层500中的焊料材料的挤出。因此，可抑制或减少归因于焊料挤出的不希望的电短路的发生。
参照图1，当第二基板300安装在第一基板100上并且凸块400通过焊料层500分别接合到第一引线210和第二引线220时，第一引线的第二部分212和第二引线的第二部分222可用于抑制焊料材料从焊料层500挤出，或者可用于阻碍焊料材料从焊料层500挤出。第一引线的第二部分212和第二引线的第二部分222可抑制或阻碍焊料材料挤出到第一引线210和第二引线220之间的部分中。因此，第一引线的第二部分212和第二引线的第二部分222可抑制第一引线210和第二引线220由于过多挤出的焊料材料而电短路，或者第一引线的第二部分212和第二引线的第二部分222可减少归因于过多挤出的焊料材料的第一引线210和第二引线220之间的电短路。
图4是示出根据实施方式的图1中的半导体封装10的第一引线210-1的横截面图。
参照图1和图4，图1中的半导体封装10的第一引线210可形成为图4中呈现的第一引线210-1的形状。第一引线210-1可被构造为包括在第一引线210-1的下侧的第一引线层211-1和在第一引线210-1的上侧的第二引线层212-1。第一引线层211-1和第二引线层212-1可形成为形成阶梯形状。第一引线层211-1可形成在第一基板100的表面100S上。第二引线层212-1可形成在第一引线层211-1上。第二引线层212-1可在与第一引线层211-1的一部分叠置的同时形成在第一引线层211-1上。第二引线层212-1的表面212-1S可被放置在比除了第一引线层211-1的与第二引线层212-1叠置的部分之外的剩余部分的表面211-1S更高的位置。如上所述，第一引线210-1可形成为多层结构，其中第一引线层211-1和第二引线层212-1形成阶梯形状。
第二引线层212-1可比所述剩余部分更靠近第二引线220放置。类似于图1中的第一引线的第二部分212，第二引线层212-1可充当抑制或阻碍焊料层500的焊料材料挤出的屏障或门槛。
第二引线层212-1可形成为包括不同于第一引线层211-1的金属层的金属层。第一引线层211-1可包括在与焊料层500的焊料材料一起形成金属间化合物(IMC)方面比第二引线层212-1的金属层好的金属层。第二引线层212-1可包括在与焊料层500的焊料材料一起形成IMC方面比第一引线层211-1的金属层差的另一金属层。例如，第二引线层212-1可形成为包括镍(Ni)层。第一引线层211-1可形成为包括铜(Cu)层。与Cu层相比，Ni层与焊料材料中所包括的锡(Sn)一起形成IMC的程度可相对差。如上所述，如果第二引线层212-1与焊料层500的焊料材料形成IMC相对困难，则这可有助于第二引线层212-1抑制焊料层500的焊料材料挤出的作用或第二引线层212-1阻碍焊料层500的焊料材料挤出的作用。
图5是示出根据实施方式的图1中的半导体封装10的第一引线210-2的横截面图。
参照图1和图5，图1中的半导体封装10的第一引线210可形成为图5中所呈现的第一引线210-2的形状。第一引线210-2可被构造为包括在第一引线210-2的下侧的第一引线层211-2和在第一引线210-2的上侧的第二引线层212-2。第一引线210-2还可包括支撑绝缘层213-2。支撑绝缘层213-2可在支撑第二引线层212-2的同时形成在第二引线层212-2和第一基板100之间。支撑绝缘层213-2可平行于第一引线层211-2形成在第一引线层211-2旁边。由于第二引线层212-2由支撑绝缘层213-2支撑，所以第一引线层211-2和第二引线层212-2可形成为形成阶梯形状。第一引线层211-2可形成在第一基板100的表面100S上。第二引线层212-2的表面212-2S可被放置在比第一引线层211-2的表面211-2S更高的位置。
图6是示出根据实施方式的半导体封装12的横截面图。
参照图6，半导体封装12可包括第一基板2100和第二基板2300，并且可被构造为包括通孔2190、第一引线2210、第二引线2220、第一凸块2400、第二凸块2401、焊料层2500和封装剂层2600。第一引线2210、第二引线2220、第一凸块2400和焊料层500可形成凸块互连结构。凸块互连结构可以是将第一基板2100和第二基板2300电连接的元件。
第一引线2210和第二引线2220可设置在第一基板2100上。通孔2190可以是分别连接到第一引线和第二引线并且延伸以穿透第一基板2100的元件。通孔2190可以是穿透第一基板2100的垂直连接元件。通孔2190可按照硅通孔(TSV)的形式来形成。第二凸块2401可形成为具有与第一凸块2400基本上相同的形式的元件。第二凸块2401可形成为分别连接到通孔2190。第二导电焊盘2451可分别形成在通孔2190和第二凸块2401之间。
第一引线2210和第二引线2220可被设置为在第一基板2100中设定的中心线CL的两侧面向彼此，使得中心线CL插置在第一引线2210和第二引线2220之间。第一引线2210和第二引线2220可设置在与第一基板2100的设置有第二凸块2401的一侧相反的一侧，使得第一基板2100插置在第一引线2210和第二引线2220与第二凸块2401之间。第二凸块2401可以是前凸块。第一引线2210和第二引线2220可形成为与前凸块相对的后凸块。第一引线2210和第二引线2220可通过通孔2190电连接到相对侧的第二凸块2401，并且可按信号方式连接到第二凸块2401。
图6示出通孔2190已被引入到第一基板2100中。尽管未示出，可引入其它通孔以穿透第二基板2300。基本上穿透第二基板2300的其它通孔可分别形成为连接到第一凸块2400的垂直连接元件。第一导电焊盘2450可形成在第一凸块2400和第二基板2300之间。
连接第一凸块2400和第一引线2210的焊料层2500可形成在第一凸块2400和第一引线2210之间。连接与第一凸块2400相邻的另一第一凸块2400和第二引线2220的另一焊料层2500可形成在相邻第一凸块2400和第二引线2220之间。第一引线2210可形成为具有朝着第二引线2220上升的阶梯形状。第二引线2220可形成为具有朝着第一引线2210上升的阶梯形状。
设置在第一基板2100的表面上的第一引线2210可被构造为包括第一引线的第一部分2211和第一引线的第二部分2212。由于第一引线的第一部分2211和第一引线的第二部分2212具有表面高度差，所以第一引线2210可具有阶梯形状的横截面形状。第一引线的第二部分2212可与第一引线的第一部分2211的一部分叠置并从第一引线的第一部分2211朝着第二基板2300突出。第一引线的第二部分2212可比除了第一引线的第一部分2211的与第二部分2212叠置的部分之外的剩余部分更靠近第二引线2220放置。第二引线2220可被构造为包括第二引线的第一部分2221和第二引线的第二部分2222。
半导体封装12的封装剂层2600可形成为通过覆盖第二基板2300来封装第二基板2300。封装剂层2600可被模塑为具有暴露第二基板2300的上表面2300BS的形状。第二基板2300的上表面2300BS可暴露于封装剂层2600的外部，从而有助于半导体封装12的散热。封装剂层2600可延伸以使得封装剂层2600的一些封装材料被引入到第二基板2300和第一基板2100之间的间隙G中并且封装剂层2600的某一部分填充第二基板2300和第一基板2100之间的间隙G。封装剂层2600的延伸的某一部分可通过围绕包括第一凸块2400、第一引线2210和焊料层2500的凸块互连结构来封装凸块互连结构。
图7是示出包括采用根据本公开的实施方式的至少一个半导体封装的存储卡7800的电子系统的框图。存储卡7800包括存储器7810和存储控制器7820。在实施方式中，存储器7810表示非易失性存储器装置。存储器7810和存储控制器7820可存储数据或读出所存储的数据。存储器7810和存储控制器7820中的至少一个可包括根据本公开的实施方式的至少一个半导体封装。存储控制器7820可控制存储器7810，使得响应于来自主机7830的读/写请求从存储器7810读出所存储的数据或将数据存储在存储器7810中。
图8是示出包括根据本公开的实施方式的至少一个半导体封装的电子系统8710的框图。电子系统8710可包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过提供数据移动的路径的总线8715彼此联接。
在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑装置。控制器8711和/或存储器8713可包括根据本公开的实施方式的至少一个半导体封装。输入/输出装置8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一种。存储器8713可以是用于存储数据的装置。存储器8713可存储要由控制器8711执行的命令和/或数据等。
存储器8713可包括诸如DRAM的易失性存储器和/或诸如闪存的非易失性存储器。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理系统。闪存可构成固态盘(SSD)。在这种情况下，电子系统8710可在闪存系统中稳定地存储大量数据。
电子系统8710还可包括被配置为向通信网络发送数据以及从其接收数据的接口8714。接口8714可为有线型或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子系统8710可被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一种。
如果电子系统8710表示能够执行无线通信的设备，则电子系统8710可用在使用码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝(NADC)、增强时分多址(E-TDMA)、宽带码分多址(WCDMA)、CDMA2000、长期演进(LTE)或无线宽带互联网(Wibro)的技术的通信系统中。
迄今为止描述了本公开的实施方式。本发明所属领域的普通技术人员将理解，在不脱离本公开的本质特性的情况下，本发明可按修改形式实现。因此，所公开的实施方式应该从描述性视角，而非限制性视角考虑。本公开的范围在权利要求而非上述描述中描述，其等同范围内的所有差异应该被解释为被包括在本公开中。
相关申请的交叉引用
本申请要求2022年11月10日提交于韩国知识产权局的韩国申请号10-2022-0149834的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种半导体封装，该半导体封装包括：
第一引线和第二引线，该第一引线和该第二引线在第一基板上彼此间隔开；
凸块，该凸块被设置为在第二基板中面向所述第一引线；以及
焊料层，该焊料层连接所述凸块和所述第一引线，
其中，所述第一引线具有朝着所述第二引线上升的阶梯形状。
2.根据权利要求1所述的半导体封装，其中，
所述第一引线包括第一部分和第二部分，
所述第一引线的所述第二部分与所述第一引线的所述第一部分的一部分叠置，并且
所述第一引线的所述第二部分具有比除了所述第一引线的所述第一部分的与所述第二部分叠置的部分之外的剩余部分高的从所述第一基板朝着所述第二基板的表面高度。
3.根据权利要求2所述的半导体封装，其中，所述第一引线的所述第二部分从所述第一引线的所述第一部分朝着所述第二基板突出。
4.根据权利要求2所述的半导体封装，其中，所述第一引线的所述第二部分比所述剩余部分更靠近所述第二引线。
5.根据权利要求1所述的半导体封装，其中，所述第二引线具有朝着所述第一引线上升的阶梯形状。
6.根据权利要求1所述的半导体封装，该半导体封装还包括封装剂层，该封装剂层在覆盖所述第二基板的同时在所述第二基板和所述第一基板之间延伸，并且该封装剂层围绕所述凸块、所述第一引线和所述焊料层。
7.根据权利要求1所述的半导体封装，其中，所述第一引线包括：
第一引线层；以及
第二引线层，该第二引线层形成在所述第一引线层的一部分上。
8.根据权利要求7所述的半导体封装，其中，所述第二引线层比除了所述第一引线的第一部分的与第二部分叠置的部分之外的剩余部分更靠近所述第二引线放置。
9.根据权利要求7所述的半导体封装，其中，所述第二引线层包括与所述第一引线层的金属层不同的金属层。
10.根据权利要求7所述的半导体封装，其中，所述第一引线还包括支撑绝缘层，该支撑绝缘层在支撑所述第二引线层的同时形成在所述第二引线层和所述第一基板之间。
11.一种半导体封装，该半导体封装包括：
第一引线和第二引线，该第一引线和该第二引线在第一基板上彼此间隔开；
第一通孔和第二通孔，该第一通孔和该第二通孔分别连接到所述第一引线和所述第二引线，该第一通孔和该第二通孔穿透所述第一基板；
第一凸块，该第一凸块被设置为从第二基板面向所述第一引线；以及
焊料层，该焊料层连接所述第一凸块和所述第一引线，
其中，所述第一引线具有朝着所述第二引线上升的阶梯形状。
12.根据权利要求11所述的半导体封装，其中，
所述第一引线包括第一部分和第二部分，
所述第一引线的所述第二部分与所述第一引线的所述第一部分的一部分叠置，并且
所述第一引线的所述第二部分具有比除了所述第一引线的所述第一部分的与所述第二部分叠置的部分之外的剩余部分高的从所述第一基板朝着所述第二基板的表面高度。
13.根据权利要求12所述的半导体封装，其中，所述第一引线的所述第二部分从所述第一引线的所述第一部分朝着所述第二基板突出。
14.根据权利要求12所述的半导体封装，其中，所述第一引线的所述第二部分比所述剩余部分更靠近所述第二引线。
15.根据权利要求11所述的半导体封装，该半导体封装还包括封装剂层，该封装剂层在覆盖所述第二基板的同时在所述第二基板和所述第一基板之间延伸，并且该封装剂层围绕所述第一凸块、所述第一引线和所述焊料层。
16.根据权利要求11所述的半导体封装，其中，所述第一引线包括：
第一引线层；以及
第二引线层，该第二引线层形成在所述第一引线层的一部分上。
17.根据权利要求16所述的半导体封装，其中，所述第二引线层比除了所述第一引线的第一部分的与第二部分叠置的部分之外的剩余部分更靠近所述第二引线放置。
18.根据权利要求16所述的半导体封装，其中，所述第二引线层包括与所述第一引线层的金属层不同的金属层。
19.根据权利要求16所述的半导体封装，其中，所述第一引线还包括支撑绝缘层，该支撑绝缘层在支撑所述第二引线层的同时形成在所述第二引线层和所述第一基板之间。
20.根据权利要求11所述的半导体封装，该半导体封装还包括连接到所述第一通孔的第二凸块，该第二凸块相对于所述第一引线位于所述第一基板的相对侧。
CN202311075771.2A 2022-11-10 2023-08-24 包括凸块互连结构的半导体封装 Pending CN118016653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0149834 2022-11-10
KR1020220149834A KR20240068411A (ko) 2022-11-10 2022-11-10 범프 체결 구조를 포함한 반도체 패키지

Publications (1)

Publication Number Publication Date
CN118016653A true CN118016653A (zh) 2024-05-10

Family

ID=90943484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311075771.2A Pending CN118016653A (zh) 2022-11-10 2023-08-24 包括凸块互连结构的半导体封装

Country Status (3)

Country Link
US (1) US20240162176A1 (zh)
KR (1) KR20240068411A (zh)
CN (1) CN118016653A (zh)

Also Published As

Publication number Publication date
US20240162176A1 (en) 2024-05-16
KR20240068411A (ko) 2024-05-17

Similar Documents

Publication Publication Date Title
CN111490029B (zh) 包括桥接管芯的半导体封装
US9842809B2 (en) Semiconductor packages having EMI shielding parts and methods of fabricating the same
US9153557B2 (en) Chip stack embedded packages
CN108878414B (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US9640473B2 (en) Semiconductor packages
KR102110405B1 (ko) 반도체 패키지 및 그 제조방법
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US9793235B2 (en) Semiconductor package having a bump bonding structure
US20230317683A1 (en) Semiconductor package including heat dissipation layer
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
KR101739742B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
CN118016653A (zh) 包括凸块互连结构的半导体封装
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
KR102188644B1 (ko) 확장된 대역폭을 갖는 반도체 패키지
TW202420528A (zh) 包括凸塊互連結構的半導體封裝
US20240105656A1 (en) Packaging device including bumps and method of manufacturing the same
US9252136B2 (en) Package stacked device
US20230056222A1 (en) Semiconductor packages
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩
CN117858515A (zh) 包括用于增强的插入晶片的层叠封装件
CN117374018A (zh) 包括半导体管芯和密封剂的层叠封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination