KR101503044B1

KR101503044B1 - Pcb제품 및 그 제조방법

Info

Publication number: KR101503044B1
Application number: KR1020130098693A
Authority: KR
Inventors: 김기곤
Original assignee: 삼성전기주식회사
Priority date: 2013-08-20
Filing date: 2013-08-20
Publication date: 2015-03-16
Also published as: KR20150021398A

Abstract

본 발명에 따르면, 본 발명의 실시예에 따르면, 절연층 상부에 구리를 이용한 회로가 형성되는 회로형성단계, 상기 회로 중 상부에 칩(chip)이 실장되는 영역의 회로의 상부 및 측부에 동확산방지층이 형성되는 동확산방지층 형성단계, 상기 회로 중 상부에 칩이 실장되지 않는 영역의 회로의 상부가 개방되도록, 상기 절연층 및 상기 회로의 상부에 솔더레지스트가 형성되는 솔더레지스트 형성단계, 및 상기 솔더레지스트의 상부에 상기 칩이 실장되는 칩 실장단계를 포함하는 것을 특징으로 하는 PCB제품 제조방법이 제공된다.

Description

PCB제품 및 그 제조방법{PCB PRODUCT AND METHOD FOR MANUFACTURING THEREOF}

본 발명은 PCB제품 및 그 제조방법에 관한 것이다.

멀티칩 패키지(MULTI-CHIP PACKAGE)를 포함하여 패지키 제품의 완제품 두께가 지속적으로 얇아지는 경향이 있다. 이는 모바일을 포함한 전자기기 소형화에 따른 부품의 개발 방향이다.

패키지 제품의 두께를 감소시키기 위하여 인쇄회로기판 전체의 두께를 감소시키거나, 칩의 두께를 박형으로 형성하고 있다. 또한 인쇄회로기판 및 칩을 부착시키는 부착필름의 두께를 박형으로 제조하기도 하며, 인쇄회로기판의 상부에 부착되는 솔더레지스트의 두께를 얇게 제작하기도 한다.

이렇게 부착필름 또는 솔더레지스트의 두께를 얇게 제작함에 따라 인쇄회로기판의 구리 이온이 인쇄회로기판 상부에 실장된 칩 쪽으로 확산되어 칩의 동작을 방해하여 칩의 오작동의 원인이 될 수 있다.

관련한 기술로는 대한민국 특허공개공보 제2003-0081172호(2003.10.17 공개, 반도체 장치 및 그 제조 방법)가 있다.

본 발명의 실시예에 따라, 동확산방지층을 포함하여 구리로 형성된 회로의 구리 이온이 칩으로 확산되는 것을 방지하여 칩의 오작동을 방지할 수 있는 PCB제품 제조방법을 제공하는 것이다.

본 발명의 실시예에 따르면, 절연층 상부에 구리를 이용한 회로가 형성되는 회로형성단계, 상기 회로 중 상부에 칩(chip)이 실장되는 영역의 회로의 상부 및 측부에 동확산방지층이 형성되는 동확산방지층 형성단계, 상기 회로 중 상부에 칩이 실장되지 않는 영역의 회로의 상부가 개방되도록, 상기 절연층 및 상기 회로의 상부에 솔더레지스트가 형성되는 솔더레지스트 형성단계, 및 상기 솔더레지스트의 상부에 상기 칩이 실장되는 칩 실장단계를 포함하는 것을 특징으로 하는 PCB제품 제조방법이 제공된다.

이때, 상기 칩이 실장되는 영역의 회로는 상기 칩이 실장되지 않는 영역의 회로보다 높이가 낮게 형성될 수 있다.

상기 칩이 실장되는 영역의 회로는 상기 칩이 실장되지 않는 영역의 회로보다 높이가 동확산방지층의 두께 이상만큼 낮게 형성될 수 있다.

상기 동확산방지층은 동확산방지물질이 도포되어 형성될 수 있다.

또한, 본 발명은 상기 동확산방지물질 도포전에, 상기 칩이 실장되지 않는 영역의 회로를 감싸도록 드라이필름이 부착되는 드라이필름 부착단계를 더 포함할 수 있다.

또한, 본 발명은 상기 드라이필름 부착단계 이후에, 상기 칩이 실장되지 않는 영역의 회로보다 높이가 낮게 형성되도록 상기 칩이 실장되는 영역의 회로 일부가 에칭되는 에칭 단계를 더 포함할 수 있다.

또한, 본 발명은 상기 동확산방지층 형성단계 이후에 상기 드라이필름이 제거되는 드라이필름제거단계를 더 포함할 수 있다.

이때, 상기 솔더레지스트 형성단계는, 상기 절연층 및 상기 회로의 상부에 솔더레지스트가 형성되는 단계, 및 상기 칩이 실장되지 않는 영역의 회로 상부가 개방되도록 상기 솔더레지스트 일부가 노광 및 현상되는 노광 현상 단계를 포함할 수 있다.

또한, 본 발명은 상기 칩을 상기 솔더레지스트에 접착시키기 위하여 상기 솔더레지스트 상부에 접착물질이 제공되는 접착물질 제공단계를 더 포함할 수 있다.

상기 동확산방지물질은 금 또는 니켈을 포함할 수 있다.

본 발명의 실시예들에 따르면, PCB제품 제조방법은 동확산방지층을 포함하여 구리로 형성된 회로의 구리 이온이 칩으로 확산되는 것을 방지하여 칩의 오작동을 방지할 수 있다.

도 1은 PCB 기판의 구리이온이 칩을 향해 이동하는 것을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 PCB제품 제조방법을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 PCB제품 제조방법을 나타낸 공정도.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 PCB제품 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 PCB 기판의 구리이온이 칩을 향해 이동하는 것을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 PCB제품 제조방법을 나타낸 도면이며, 도 3은 본 발명의 일 실시예에 따른 PCB제품 제조방법을 나타낸 공정도이다.

도 1에 도시된 바와 같이, 베이스 기판(B)의 상부에 회로(C)가 형성되고, 형성된 회로(C)의 상부에 솔더레지스트가 도포되며, 다시 솔더레지스트의 상부에 칩(A)이 실장된다. 그러나, 최근의 제품의 박형화 경향에 따라 솔더레지스트의 두께를 얇게 제작하게 된다. 이에 따라 인쇄회로기판의 회로(C)의 구리 이온이 인쇄회로기판 상부에 실장된 칩(A) 쪽으로 확산되어 칩(A)의 동작을 방해하여 칩(A)의 오작동의 원인이 될 수 있다.

본 발명에 따른 PCB제품 제조방법은 인쇄회로(200)기판의 회로(200)에서 칩(400) 방향으로 구리 이온이 이동될 수 있는 것을 방지하기 위하여 동확산방지층(210)을 포함한다. 즉, 본 발명에 따른 PCB제품 제조방법은 회로형성단계, 동확산방지층 형성단계, 솔더레지스트 형성단계, 및 칩 실장단계를 포함한다.

회로형성단계는 베이스기판의 상부에 형성된 절연층(100)의 상부에 구리를 도금하여 패턴에 따라 식각함으로써 회로(200)를 형성하게 된다. 즉, 회로형성단계는 베이스기판 제공단계, 제공된 베이스기판 상에 절연층(100)을 배치하는 단계, 절연층(100) 상에 구리를 도금하는 동도금단계, 및 패턴에 따라 동도금을 식각하여 회로(200)를 형성하는 단계를 포함할 수 있다.

동확산방지층 형성단계는 칩(400)이 실장되는 영역에 형성된 회로(200)를 감싸도록 동확산방지층(210)을 형성하는 것이다. 즉, 절연층(100) 상부에 형성된 회로(200) 중 상부에 칩(400)이 실장되는 영역의 회로(200)의 상부 및 측부에 동확산방지층(210)이 형성되어 칩(400)이 실장되고 제품이 완성되더라도, 회로(200)로부터 구리 이온이 칩(400) 쪽으로 이동하는 것을 방지하는 것이다.

동확산방지층(210)이 없다면, 박형화된 솔더레지스트(300)를 타고 구리 이온이 이동하여 칩(400)의 오작동의 원인이 될 수 있게 된다. 본 발명에 따른 PCB제품 제조방법은 구리 이온의 이동을 방지하여 칩(400)의 오작동을 방지하기 위하여 회로(200)를 감싸는 동확산방지층(210)을 더 포함하는 것이다.

이때, 동확산방지층(210)은 동확산방지물질을 절연층(100) 및 회로(200) 상부에 도포하여 형성될 수 있다. 동확산방지물질은 회로(200)로부터의 구리 이온이 칩(400)으로 이동하는 것을 방지하되, 회로(200)와 전기적으로 연통되어야 하므로 전도성 물질이어야 한다. 전도성 물질로 금 또는 니켈이 이용될 수 있지만, 금을 이용하는 경우 제작비가 크게 상승할 수 있으므로 니켈을 사용하는 것이 바람직하다.

동확산방지물질을 절연층(100) 및 회로(200) 상부에 도포하여 동확산방지층(210)을 형성시, 칩(400)이 실장될 영역의 회로(200)에만 동확산방지층(210)이 형성되어야 하므로, 칩(400)이 실장되지 않는 영역의 회로(200)에는 드라이필름(D)을 부착하여 동확산방지층(210)이 형성되는 것을 방지할 수 있다. 칩(400)이 실장되지 않는 영역의 회로(200)에도 동확산방지층(210)이 형성되도록 원한다면 드라이필름(D)을 부착하지 않고 절연층(100) 및 회로(200) 상부 전체에 동확산방지물질을 도포하여 동확산방지층(210)을 모든 회로(200)에 형성할 수 있음은 자명하다.

솔더레지스트 형성단계는 절연층(100) 상부에 형성된 회로(200) 중 칩(400)이 실장되지 않는 영역의 회로(200)의 상부가 개방되도록 개방영역(O)을 포함하여 절연층(100)의 상부에 형성된다. 즉, 솔더레지스트 형성단계는 절연층(100) 및 회로(200)의 상부에 솔더레지스트(300)를 형성하는 단계, 및 칩(400)이 실장되지 않는 영역의 회로(200) 상부가 외부에 노출되도록 개방영역(O)을 형성하기 위하여 솔더레지스트(300) 일부를 노광 및 현상하는 단계를 포함하여 이루어 질 수 있다.

솔더레지스트 형성단계 이후에, 칩(400)을 솔더레지스트(300) 상부에 접착시키기 위하여 솔더레지스트(300) 상부에 접착물질(DAF)을 제공하는 접착물질 제공단계를 더 포함할 수 있다.

본 발명에 따른, PCB제품 제조방법은 솔더레지스트(300) 상부에 접착물질을 도포한 다음, 칩(400)을 실장하는 실장단계를 포함한다. 솔더레지스트(300) 상부에 접착물질을 이용하여 칩(400)을 실장하여 PCB를 포함하는 제품을 제조하게 된다.

도 2에 도시된 바와 같이, 본 발명에 따른 PCB제품 제조방법은 칩(400)이 실장되는 영역의 회로(200)가 칩(400)이 실장되지 않는 영역의 회로(200)보다 높이가 낮게 형성될 수 있다. 칩(400)이 실장되는 영역의 회로(200)의 높이와 칩(400)이 실장되지 않는 영역의 회로(200)의 높이를 동일하게 형성하게 되면, 칩(400)이 실장되는 영역의 회로(200)의 상부에 동확산방지층(210)이 형성되고, 이후 이들의 상부에 솔더레지스트(300)가 형성되었을 때, 칩(400)이 실장되는 영역의 솔더레지스트(300)의 높이와 그외의 영역의 솔더레지스트(300)의 높이차가 발생할 수 있다.

따라서, 본 발명에 따른 PCB제품 제조방법은 동확산방지층(210)이 형성되는 회로(200)를 동확산방지층(210)이 형성되지 않는 회로(200)보다 높이를 낮게 형성할 수 있다. 이때 두 회로(200)의 높이차는 동확산방지층(210)의 두께 또는 그 이상만큼 형성되도록 하여, 솔더레지스트(300)가 동일한 높이로 형성될 수 있게 한다.

도 3에 도시된 바와 같이, 본 발명에 일 실시예에 따른 PCB제품의 제조방법은 회로 형성단계, 드라이필름 부착단계, 에칭 단계, 동확산방지층 형성단계, 드라이필름 제거단계, 솔더레지스트층 형성단계, 노광 현상 단계, 및 칩 실장단계를 포함할 수 있다.

이하, 도2를 참조하여 본 발명에 따른 PCB제품의 제조방법을 자세히 상술한다.

도 2에 도시된 바와 같이, S1은 절연층(100) 상부에 회로(200)를 형성하는 것을 나타낸 도면이다. S2에서 알 수 있듯이, 절연층(100) 상부에 회로(200)를 형성한 다음, 칩(400)이 실장되지 않는 영역의 회로(200)에 드라이필름(D)을 부착한다. S3은 칩(400)이 실장된 영역의 회로(200)의 일부를 에칭하여 회로(200)의 높이를 낮추는 공정이다. 회로(200)의 일부를 에칭하여 회로(200)의 높이를 낮추고, S4에서와 같이 에칭한 두께만큼의 동확산방지층(210)을 에칭된 회로(200)의 상부 및 측부에 형성한다.

S5는 동확산방지층(210)을 일부 회로(200)에 형성하고 난 다음, 드라이필름(D)을 제거하고,절연층(100) 및 회로(200) 상부에 솔더레지스트(300)를 형성하는 것이다. 이후 S6에서와 같이, 칩(400)이 실장되지 않는 영역의 회로(200) 상부의 솔더레지스트(300)를 노광 및 현상하여 회로(200)를 개방한다. 이후 접착물질을 이용하여 칩(400)을 솔더레지스트(300) 상부에 부착하여 제품을 완성할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

A: 칩
B: 베이스 기판
C: 회로
D: 드라이필름
O: 개방영역
100: 절연층
200: 회로
210: 동확산방지층
300: 솔더레지스트
400: 칩

Claims

절연층 상부에 구리를 이용한 회로가 형성되는 회로형성단계;
상기 회로 중 상부에 칩(chip)이 실장되는 영역의 회로의 상부 및 측부에 동확산방지층이 형성되는 동확산방지층 형성단계;
상기 회로 중 상부에 칩이 실장되지 않는 영역의 회로의 상부가 개방되도록,
상기 절연층 및 상기 회로의 상부에 솔더레지스트가 형성되는 솔더레지스트 형성단계; 및
상기 솔더레지스트의 상부에 상기 칩이 실장되는 칩 실장단계를 포함하고,
상기 칩이 실장되는 영역의 회로는 상기 칩이 실장되지 않는 영역의 회로보다 높이가 낮게 형성되는 것을 특징으로 하는 PCB제품 제조방법.
삭제
제1항에 있어서,
상기 칩이 실장되는 영역의 회로는 상기 칩이 실장되지 않는 영역의 회로보다 높이가 동확산방지층의 두께 이상만큼 낮게 형성되는 것을 특징으로 하는 PCB제품 제조방법.
제1항에 있어서,
상기 동확산방지층은 동확산방지물질이 도포되어 형성되는 것을 특징으로 하는 PCB제품 제조방법.
제4항에 있어서,
상기 동확산방지물질 도포전에,
상기 칩이 실장되지 않는 영역의 회로를 감싸도록 드라이필름이 부착되는 드라이필름 부착단계를 더 포함하는 것을 특징으로 하는 PCB제품 제조방법.
제5항에 있어서,
상기 드라이필름 부착단계 이후에,
상기 칩이 실장되지 않는 영역의 회로보다 높이가 낮게 형성되도록 상기 칩이 실장되는 영역의 회로 일부가 에칭되는 에칭 단계를 더 포함하는 것을 특징으로 하는 PCB제품 제조방법.
제6항에 있어서,
상기 동확산방지층 형성단계 이후에 상기 드라이필름이 제거되는 드라이필름제거단계를 더 포함하는 PCB제품 제조방법.
제1항에 있어서,
상기 솔더레지스트 형성단계는,
상기 절연층 및 상기 회로의 상부에 솔더레지스트가 형성되는 단계; 및
상기 칩이 실장되지 않는 영역의 회로 상부가 개방되도록 상기 솔더레지스트 일부가 노광 및 현상되는 노광 현상 단계를 포함하는 것을 특징으로 하는 PCB제품 제조방법.
제8항에 있어서,
상기 칩을 상기 솔더레지스트에 접착시키기 위하여 상기 솔더레지스트 상부에 접착물질이 제공되는 접착물질 제공단계를 더 포함하는 PCB제품 제조방법.
제4항에 있어서,
상기 동확산방지물질은 금 또는 니켈을 포함하는 것을 특징으로 하는 PCB제품 제조방법.
절연층;
상기 절연층 상부에 구리를 이용하여 형성되는 회로;
상기 회로 중 상부에 칩(chip)이 실장되는 영역의 회로의 상부 및 측부에 동확산방지층; 및
상기 회로 중 상부에 칩이 실장되지 않는 영역의 회로의 상부가 개방되도록, 상기 절연층 및 상기 회로의 상부에 형성되는 솔더레지스트를 포함하고,
상기 칩이 실장되는 영역의 회로는 상기 칩이 실장되지 않는 영역의 회로보다 높이가 낮게 형성되는 것을 특징으로 하는 PCB제품.
제11항에 있어서,
상기 칩이 실장되는 영역의 회로는 상기 칩이 실장되지 않는 영역의 회로보다 높이가 동확산방지층의 두께 이상만큼 낮게 형성되는 것을 특징으로 하는 PCB제품.
제11항에 있어서,
상기 동확산방지층은 동확산방지물질이 도포되어 형성되는 것을 특징으로 하는 PCB제품.
제13항에 있어서,
상기 동확산방지물질은 금 또는 니켈을 포함하는 것을 특징으로 하는 PCB제품.
제11항에 있어서,
상기 칩을 상기 솔더레지스트에 접착시키기 위하여 상기 솔더레지스트 상부에 형성되는 접착물질을 더 포함하는 PCB제품.