CN105097761A - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN105097761A CN105097761A CN201410320050.8A CN201410320050A CN105097761A CN 105097761 A CN105097761 A CN 105097761A CN 201410320050 A CN201410320050 A CN 201410320050A CN 105097761 A CN105097761 A CN 105097761A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- chip
- flexible circuit
- packaging structure
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 46
- 238000005452 bending Methods 0.000 claims abstract description 41
- 238000003466 welding Methods 0.000 claims description 11
- 239000012528 membrane Substances 0.000 description 14
- 238000005538 encapsulation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种芯片封装结构，其包括载板、可挠性线路板以及至少一芯片。载板包括上表面以及相对于上表面的下表面。可挠性线路板具有第一表面与相对的第二表面以及多个引脚。引脚位于第一表面上，使可挠性线路板区分为线路区以及无线路区。可挠性线路板通过弯折无线路区而以第二表面分别贴附载板的上表面及下表面，其中上表面对应线路区且下表面对应无线路区。可挠性线路板具有厚度为T1，无线路区于弯折处具有最小厚度为T2，其中最小厚度T2小于厚度T1。芯片设置于线路区并与引脚电性连接。
Description
技术领域
本发明是有关于一种半导体封装结构，且特别是有关于一种芯片封装结构。
背景技术
由于晶圆制造技术的日新月异，使得集成电路(IC)产业有突飞猛进的发展趋势，所生产的IC更加轻薄短小化、功能复杂化、高脚数化、高频化以及多元化。在此发展趋势下，薄膜覆晶(chiponfilm,COF)封装满足了其封装需求。
薄膜覆晶封装是一种将芯片倒装焊接(flip-chipbonding)在软性线路基材上的技术。也就是可将驱动集成电路及其电子零件直接安装于薄膜上，省去传统的印刷电路板，使封装结构可达到更轻薄短小的目的。因此，薄膜覆晶封装可具有细小间距以及良好的可挠性，使其在尺寸安定性、线路高密度、耐燃性、环保等需求上有很好的表现。薄膜覆晶封装的应用范围以手机以及液晶显示器等产品为主。目前业界已开始研发将薄膜覆晶封装应用于其他技术领域或产品的技术。
图1绘示了薄膜覆晶封装应用于连接器插头的现有作法的示意图。请参照图1，芯片封装结构200是通过将载板210直接贴附于可挠性线路板220的下表面所形成，芯片则设置于可挠性线路板220上并与其电性连接，如此配置的芯片封装结构200可应用于连接器的插头，以与相配合的连接器插槽电性连接。然而，如此配置的可挠性线路板220仅以贴附的方式设置于载板210的表面上，因此，此种芯片封装结构200若应用于连接器的插头，在经过多次的插拔后即可能发生如图1圈围的部分所示的现象，也就是可挠性线路板220的边缘处被掀起而与载板脱离。因此，此种芯片封装结构200应用于连接器的结构可靠度不佳。
因此，如何将薄膜覆晶封装妥善应用至连接器的制作上以充分利用其特点，仍是现今产业技术人员极欲研究的课题之一。
发明内容
本发明提供一种芯片封装结构，其可应用于连接器的制作，且使用其的产品的生产良率较高。
本发明的芯片封装结构，其包括载板、可挠性线路板以及至少一芯片。载板包括上表面以及相对于上表面的下表面。可挠性线路板具有第一表面、相对第一表面的第二表面以及多个引脚。引脚位于第一表面上并使可挠性线路板区分为线路区以及无线路区。可挠性线路板通过弯折无线路区而以第二表面分别贴附载板的上表面及下表面，其中上表面对应线路区且下表面对应无线路区。可挠性线路板具有厚度为T1，无线路区于弯折处具有最小厚度为T2，其中最小厚度T2小于厚度T1。芯片设置于线路区并与引脚电性连接。
在本发明的一实施例中，上述的最小厚度T2小于或等于3/4的厚度T1。
在本发明的一实施例中，上述的无线路区具有沟槽，沟槽位于无线路区的弯折处。
在本发明的一实施例中，上述的最小厚度T2等于厚度T1与沟槽的深度D的差值。
在本发明的一实施例中，上述的沟槽沿可挠性线路板的宽度方向延伸。
在本发明的一实施例中，上述的沟槽的剖面形状为U型、V型或矩型。
在本发明的一实施例中，上述的沟槽的剖面形状为多个U型、多个V型或多个矩型。
在本发明的一实施例中，上述的沟槽包括多个不连续的凹穴，且上述的不连续的凹穴沿可挠性线路板的宽度方向排列。
在本发明的一实施例中，上述的各引脚分别具有内接脚与外接脚。内接脚与芯片连接。部分之外接脚邻近线路区与无线路区的交界且外接脚于第二表面的投影覆盖载板。
在本发明的一实施例中，上述的可挠性线路板更具有防焊层。防焊层位于第一表面上并且局部覆盖引脚，其中各外接脚至少局部暴露于防焊层之外。
基于上述，本发明的芯片封装结构将芯片以及引脚设置于可挠性线路板的线路区而形成薄膜覆晶封装结构，并通过弯折可挠性线路板的无线路区来包覆载板，以使弯折后的可挠性线路板分别贴附载板的上下表面。如此配置的芯片封装结构可直接以可挠性线路板和载板形成连接器的插头，且可挠性线路板上外露的外接脚可用以与相配合的连接器插槽电性连接。因此，应用此芯片封装结构的连接器具有薄膜覆晶封装结构的高线路密度及良好可挠性等特点。并且，由于本发明的芯片封装结构是通过弯折可挠性线路板而包覆载板所形成，提升了可挠性线路板与载板的结合可靠度，使芯片封装结构在应用于连接器的插头时，不会因为多次插拔而导致可挠性线路板的边缘处与载板脱离的问题。
此外，本发明通过将可挠性线路板于弯折处的厚度缩减，弱化可挠性线路板于弯折处的刚性，降低可挠性线路板对于弯折的排斥力(即弹性回复力)，以使弯折后的可挠性线路板得以更紧密地贴附载板的上表面及下表面。如此，即可减少可挠性线路板的弯折后未能与载板紧密贴合而导致芯片封装结构弯折处的整体厚度超出连接器插头所需规格的问题，以及芯片封装结构上的接脚与连接器插槽中的线路对位偏移的问题，进而避免后续工艺或应用上的困难。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1绘示薄膜覆晶封装应用于连接器的现有作法的示意图。
图2是依照本发明的一实施例的一种芯片封装结构的局部剖面示意图。
图3是依照本发明的一实施例的一种可挠性线路板的俯视示意图。
图4是依照本发明的一实施例的一种芯片封装结构应用于连接器的插头的示意图。
图5是依照本发明的另一实施例的一种可挠性线路板的俯视示意图。
图6A、图6B及图6C是依照本发明的不同实施例的可挠性线路板的剖面示意图。
图7A、图7B及图7C是依照本发明的不同实施例的可挠性线路板的剖面示意图。
【附图标记说明】
100：芯片封装结构
110：载板
112：上表面
114：下表面
120：可挠性线路板
122：第一表面
124：第二表面
126：引脚
126a：外接脚
126b：内接脚
128：沟槽
130：芯片
140：防焊层
D1：宽度方向
R1：线路区
R2：无线路区
T1：厚度
T2：最小厚度
D：深度
具体实施方式
有关本发明之前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
图2是依照本发明的一实施例的一种芯片封装结构的局部剖面示意图。图3是依照本发明的一实施例的一种可挠性线路板的俯视示意图。图4是依照本发明的一实施例的一种芯片封装结构应用于连接器的插头的示意图。请同时参照图2至图4，本实施例的芯片封装结构100包括载板110、可挠性线路板120以及至少一芯片130。载板110如图2所示包括上表面112以及相对于上表面112的下表面114，而可挠性线路板120则具有第一表面122、相对于第一表面122的第二表面124以及多个引脚126。引脚126位于第一表面122上，以将可挠性线路板120区分为如图3所示的线路区R1以及无线路区R2。芯片130则设置于线路区R1并与引脚126电性连接，而形成薄膜覆晶(chiponfilm,COF)封装结构。
在本实施例中，各引脚126包括内接脚126b与外接脚126a。内接脚126b与芯片130连接并电性连接对应的外接脚126a，使芯片130得以经由外接脚126a而与外部电子元件电性连接。部分之外接脚126a如图3所示邻近线路区R1与无线路区R2的交界。在本实施例中，可挠性线路板120更可具有防焊层140。防焊层140位于第一表面122上并且局部覆盖引脚126，其中，各外接脚126a至少局部暴露于防焊层140之外，以适于与外部电子元件电性连接，更具体而言，邻近线路区R1与无线路区R2的交界处的外引脚126a暴露于防焊层140之外。
承上述，可挠性线路板120如图2所示通过弯折无线路区R2而以其第二表面124分别贴附载板110的上表面112及下表面114，其中，上表面112对应线路区R1，而下表面114则对应无线路区R2。外接脚126a于第二表面124上的正投影则如图2所示覆盖载板110。如此配置的芯片封装结构100可如图4所示应用于通用串列总线(UniversalSerialBus,USB)等连接器的插头，其外接脚126a可用以与相配合的连接器插槽400电性连接。因此，应用此芯片封装结构100的连接器可具有薄膜覆晶封装结构的高线路密度及良好可挠性等特点。此外，使用本实施例的芯片封装结构100的连接器更可包括壳体(未绘示)，用以包覆局部的芯片封装结构100并至少暴露出部分外接脚126a，使芯片封装结构100的芯片130得以受到壳体的保护并经由外接脚126a而与外部电子元件电性连接。
承上述，在本实施例中，可挠性线路板120具有厚度为T1，而可挠性线路板120的无线路区R2于弯折处具有最小厚度为T2，其中最小厚度T2小于可挠性线路板120的厚度T1，具体而言，无线路区R2于弯折处的最小厚度T2可小于或等于3/4的可挠性线路板120的厚度T1。如此，通过将可挠性线路板120的弯折处厚度缩减，可降低可挠性线路板120对于弯折的排斥力(也就是可挠性线路板120的弹性回复力)，以使弯折后的可挠性线路板120可紧密地贴附于载板110的上表面112及下表面114。如此，即可减少可挠性线路板120弯折后未能与载板110紧密贴合而导致芯片封装结构100于可挠性线路板120弯折处的整体厚度超出连接器插头所需规格的问题，以及芯片封装结构100上的接脚与连接器插槽中的线路对位偏移的问题，进而避免后续工艺或应用上的困难。
图5是依照本发明的另一实施例的一种可挠性线路板的俯视示意图。图6A图6B及图6C是依照本发明的不同实施例的可挠性线路板的剖面示意图。在此须说明的是，图6A、图6B及图6C绘示了不同实施例的可挠性线路板120未弯折前的局部剖面示意图，其剖面方向是垂直于如图3所示的可挠性线路板120的宽度方向D1。请先同时参照图3、图5及图6A，在一实施例中，可挠性线路板120可如图3所示具有沟槽128，其位于无线路区R2的弯折处。沟槽128可例如位于第二表面124，并沿可挠性线路板120的宽度方向D1延伸。在另一实施例中，沟槽128亦可如图5所示为多个不连续的凹穴，且所述的不连续的凹穴沿可挠性线路板120的宽度方向D1排列。并且，沟槽128可如图6A所示具有深度D，可挠性线路板120的无线路区R2于弯折处的最小厚度T2等于可挠性线路板120的厚度T1与沟槽128的深度D的差值。此外，在图6A所示的实施例中，沟槽128的剖面形状为矩型。当然，在本发明的其他实施例中，沟槽128的剖面形状亦可如图6B所示而呈U型，或是如图6C所示的呈V型。上述的实施例仅用以举例说明，任何所属技术领域中具有通常知识者可自行依产品的实际需求对沟槽128的形状做调整。如此配置，使得可挠性线路板120于弯折处的厚度缩减，以降低可挠性线路板120对于弯折的排斥力(也就是可挠性线路板120的弹性回复力)，进而达到弯折后的可挠性线路板120紧密地贴附载板110的上表面112及下表面114的效果。
图7A、图7B及图7C是依照本发明的不同实施例的可挠性线路板的剖面示意图。在此必须说明的是，图7A、图7B及图7C的可挠性线路板120与图6A所示的可挠性线路板120相似，因此，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。以下将针对下述实施例的可挠性线路板120与前述实施例的可挠性线路板120的差异做说明。
请参照图7A至图7C，可挠性线路板120的沟槽128的剖面形状除了如图6A、图6B及图6C所绘示的呈单一几何形状外，沟槽128的剖面形状亦可由多个几何形状所组合而成。举例而言，沟槽128的剖面形状可如图7A所示包括多个U型，也就是说，沟槽128可由多个U型沟槽所组成。此外，沟槽128的剖面形状亦可如图7B所示包括多个V型，亦即，沟槽128可由多个V型沟槽所组成。同样地，沟槽128的剖面形状可如图7C所示而呈多个矩型，也就是沟槽128可由多个剖面呈矩型的沟槽所组成。同样地，图7A至图7C所绘示的沟槽128可为沿可挠性线路板120的宽度方向D1延伸的长型沟槽，亦可为沿可挠性线路板120的宽度方向D1排列的多个不连续的凹穴。当然，本实施例仅用以举例说明，任何所属技术领域中具有通常知识者可自行依产品的实际需求对沟槽128的形状做调整。只要沟槽128的设计可使可挠性线路板120的厚度于其弯折处缩减而降低可挠性线路板120对于弯折的排斥力(也就是可挠性线路板120的弹性回复力)，进而达到弯折后的可挠性线路板120紧密地贴附载板110的上表面112及下表面114的效果，即为本发明所欲保护的范围。
综上所述，本发明的芯片封装结构将可挠性线路板区分为线路区以及无线路区，以将芯片以及引脚设置于可挠性线路板的线路区而形成薄膜覆晶封装结构，并通过弯折无线路区来包覆载板，以使弯折后的可挠性线路板分别贴附载板的上下表面。如此配置的芯片封装结构可直接以可挠性线路板和载板形成连接器的插头，且可挠性线路板上外露的外接脚可用以与相配合的连接器插槽电性连接。因此，应用此芯片封装结构的连接器具有薄膜覆晶封装结构的高线路密度及良好可挠性等特点。并且，由于本发明的芯片封装结构是通过弯折可挠性线路板而包覆载板所形成，提升了可挠性线路板与载板的结合可靠度，使芯片封装结构在应用于连接器的插头时，不会因为多次插拔而导致可挠性线路板的边缘处与载板脱离的问题。
此外，本发明通过将可挠性线路板于弯折处的厚度缩减，弱化可挠性线路板于弯折处的刚性，降低可挠性线路板对于弯折的排斥力(即弹性回复力)，以使弯折后的可挠性线路板得以更紧密地贴附载板的上表面及下表面。如此，即可减少可挠性线路板弯折后未能与载板紧密贴合而导致芯片封装结构弯折处的整体厚度超出连接器插头所需规格的问题，以及芯片封装结构上的接脚与连接器插槽中的线路对位偏移的问题，进而避免后续工艺或应用上的困难。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
载板，包括上表面以及相对于该上表面的下表面；
可挠性线路板，具有第一表面、相对于该第一表面的第二表面以及多个引脚，该多个引脚位于该第一表面上，使该可挠性线路板区分为线路区以及无线路区，该可挠性线路板通过弯折该无线路区而以该第二表面分别贴附该载板的该上表面及该下表面，其中该上表面对应该线路区且该下表面对应该无线路区，且该可挠性线路板具有厚度为T1，该无线路区于弯折处具有最小厚度为T2，其中该最小厚度T2小于该厚度T1；以及
至少一芯片，设置于该线路区并与该多个引脚电性连接。
2.如权利要求1所述的芯片封装结构，其特征在于，该最小厚度T2小于或等于3/4的该厚度T1。
3.如权利要求1所述的芯片封装结构，其特征在于，该无线路区具有沟槽，该沟槽位于该无线路区的弯折处。
4.如权利要求3所述的芯片封装结构，其特征在于，该最小厚度T2等于该厚度T1与该沟槽的深度D的差值。
5.如权利要求3所述的芯片封装结构，其特征在于，该沟槽包括多个不连续的凹穴，该多个不连续的凹穴沿该可挠性线路板的宽度方向排列。
6.如权利要求3所述的芯片封装结构，其特征在于，该沟槽沿该可挠性线路板的宽度方向延伸。
7.如权利要求5所述的芯片封装结构，其特征在于，该沟槽的剖面形状为U型、V型或矩型。
8.如权利要求6所述的芯片封装结构，其特征在于，该沟槽的剖面形状为多个U型、多个V型或多个矩型。
9.如权利要求1所述的芯片封装结构，其特征在于，各该引脚分别具有内接脚与外接脚，多个该内接脚与该芯片连接，部分的多个该外接脚邻近该线路区与该无线路区的交界且多个该外接脚于该第二表面的投影覆盖该载板。
10.如权利要求9所述的芯片封装结构，其特征在于，该可挠性线路板更具有防焊层，该防焊层位于该第一表面上并且局部覆盖该多个引脚，其中各该外接脚至少局部暴露于该防焊层之外。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103117179A TWI550785B (zh) | 2014-05-15 | 2014-05-15 | 晶片封裝結構 |
| TW103117179 | 2014-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097761A true CN105097761A (zh) | 2015-11-25 |
| CN105097761B CN105097761B (zh) | 2018-02-06 |
Family
ID=54577856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410320050.8A Active CN105097761B (zh) | 2014-05-15 | 2014-07-07 | 芯片封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105097761B (zh) |
| TW (1) | TWI550785B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768022A (zh) * | 2017-11-09 | 2019-05-17 | 瑞鼎科技股份有限公司 | 薄膜覆晶封装结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI773257B (zh) * | 2021-04-20 | 2022-08-01 | 南茂科技股份有限公司 | 可撓性線路基板及薄膜覆晶封裝結構 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005056952A (ja) * | 2003-07-31 | 2005-03-03 | Optrex Corp | 回路基板の接続構造 |
| CN1783467A (zh) * | 2004-11-29 | 2006-06-07 | 晶强电子股份有限公司 | 电子封装体及其软性电路板 |
| CN1929129A (zh) * | 2005-09-08 | 2007-03-14 | 南茂科技股份有限公司 | 堆叠型芯片封装结构、芯片封装体及其制造方法 |
| CN101286492A (zh) * | 2002-11-20 | 2008-10-15 | 日本电气株式会社 | 半导体封装及层叠型半导体封装 |
| CN102750973A (zh) * | 2011-04-22 | 2012-10-24 | 华东科技股份有限公司 | 一种薄型载体的装置 |
-
2014
- 2014-05-15 TW TW103117179A patent/TWI550785B/zh active
- 2014-07-07 CN CN201410320050.8A patent/CN105097761B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286492A (zh) * | 2002-11-20 | 2008-10-15 | 日本电气株式会社 | 半导体封装及层叠型半导体封装 |
| JP2005056952A (ja) * | 2003-07-31 | 2005-03-03 | Optrex Corp | 回路基板の接続構造 |
| CN1783467A (zh) * | 2004-11-29 | 2006-06-07 | 晶强电子股份有限公司 | 电子封装体及其软性电路板 |
| CN1929129A (zh) * | 2005-09-08 | 2007-03-14 | 南茂科技股份有限公司 | 堆叠型芯片封装结构、芯片封装体及其制造方法 |
| CN102750973A (zh) * | 2011-04-22 | 2012-10-24 | 华东科技股份有限公司 | 一种薄型载体的装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768022A (zh) * | 2017-11-09 | 2019-05-17 | 瑞鼎科技股份有限公司 | 薄膜覆晶封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201543623A (zh) | 2015-11-16 |
| CN105097761B (zh) | 2018-02-06 |
| TWI550785B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200210041A1 (en) | Touch display panel and bonding method thereof | |
| KR101626685B1 (ko) | 플렉서블 기판, 디스플레이 장치 및 전자 장치들을 플렉서블 기판에 접합하기 위한 방법 | |
| US8836093B2 (en) | Lead frame and flip chip package device thereof | |
| CN103972264A (zh) | 可挠性电子装置 | |
| JPWO2015147323A1 (ja) | タッチセンサ | |
| US10917970B2 (en) | Display panel and display | |
| US20160190059A1 (en) | Package apparatus and manufacturing method thereof | |
| CN105807514B (zh) | 一种显示装置 | |
| US20140054793A1 (en) | Chip on Film (COF) Substrate, COF Package and Display Device Including the Same | |
| CN102270619B (zh) | 用于电子封装组件的焊盘配置 | |
| CN103338590B (zh) | 软性电路板及其制造方法 | |
| CN104837294A (zh) | 一种柔性电路板及其制备方法和显示装置 | |
| CN105097761A (zh) | 芯片封装结构 | |
| CN104143554A (zh) | 膜上芯片、包括该膜上芯片的柔性显示装置及其制造方法 | |
| US9129972B2 (en) | Semiconductor package | |
| CN218071929U (zh) | 可兼容电路板及通信模组 | |
| CN101673725B (zh) | 可挠性电路板 | |
| JP6159434B1 (ja) | インターフェースカード接続方法及びフレキシブルプリント基板 | |
| CN109166839B (zh) | 接合垫的区域结构 | |
| CN110827683A (zh) | 一体化柔性显示模组及其制作方法 | |
| CN113556867A (zh) | 柔性电路板、显示面板以及显示面板的制备方法 | |
| TW455958B (en) | Tape carrier package and liquid crystal module using the same | |
| CN202339565U (zh) | 一种新型智能卡 | |
| CN215991342U (zh) | 用于红外影像模组的线路板 | |
| JP2003289087A (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |