CN218071929U - 可兼容电路板及通信模组 - Google Patents

Abstract

本申请提出了一种可兼容电路板及通信模组。可兼容电路板包括封装于基板表面的核心触点、第一触点和第二触点，以及封装于基板内的第一走线和第二走线；第一走线和第二走线各自包括相对间隔设置的两个部分，其中一部分的一端连接核心触点、另一端悬空，另一部分的一端悬空、另一端连接对应的触点。本申请可以实现单个电路板兼容不同类型的存储芯片，例如UFS和eMMC这两种存储芯片，从而降低物料和生产成本。

Description

可兼容电路板及通信模组

技术领域

本申请涉及存储电路技术领域，具体涉及一种可兼容电路板及通信模组。

背景技术

随着智能手机等通信工具的快速发展，厂家对通信工具的CPU(centralprocessing unit，中央处理器)、内存、存储设备都投入了大量的研发成本。现在CPU和内存的发展已经是相当地迅速，运行速度在成倍增长。但是传统的存储设备运行速度已经远远落后于CPU和内存。高速的CPU和内存搭配低速的存储设备，就像是大牛拉小车发挥不出自己的优势。所以对于快速存储设备的需求尤为迫切，从而有了UFS(Universal FlashStorage，通用闪存)技术的诞生。UFS技术是由其前辈eMMC技术演化而来。eMMC技术是一种嵌入式多媒体卡，是由JEDEC协会制定的一种嵌入式非易失性存储器。它采用并行传输技术，读写必须分开执行，因此其读写速度慢。

虽然UFS技术具有大容量和高速读写的优点，但成本非常高，且并非所有用户都具有该需求。例如，低端用户更倾向于具有高度集成与低复杂度优势的eMMC技术。再加上这两种存储技术所依赖的信号传输方式不同，导致走线和接口均不同，因此在实际场景中，采用这两种存储技术的同一通信模组，需要设置不同类型的电路板，从而增加物料和生产成本。

实用新型内容

鉴于此，本申请提供一种可兼容电路板及通信模组，可以改善UFS和eMMC存储芯片无法共用电路板导致物料和生产成本较高的问题。

本申请提供的一种可兼容电路板，包括基板、核心触点、第一触点、第一走线、第二触点和第二走线；所述核心触点、所述第一触点和所述第二触点封装于所述基板表面；所述第一走线和所述第二走线封装于所述基板内；所述第一走线包括第一部分和第二部分；所述第一部分的第一端连接所述核心触点，所述第一部分的第二端与所述第二部分的第一端相对间隔设置；所述第二部分的第二端连接所述第一触点；所述第二走线包括第三部分和第四部分；所述第三部分的第一端连接所述核心触点，所述第三部分的第二端与所述第四部分的第一端相对间隔设置；所述第四部分的第二端连接所述第二触点。

可选地，所述第一部分的第二端和所述第二部分的第一端分别连接第一存储芯片，所述第三部分的第二端和所述第四部分的第一端悬空设置。

可选地，所述第一存储芯片为UFS存储芯片。

可选地，所述第一部分的第二端和所述第二部分的第一端分别悬空设置，所述第三部分的第二端和所述第四部分的第一端连接第二存储芯片。

可选地，所述第二存储芯片为eMMC存储芯片。

可选地，所述第一部分的第二端、所述第二部分的第一端、所述第三部分的第二端、所述第四部分的第一端中的至少一者包括封装于所述基板表面的触点。

可选地，所述第一触点和所述第一走线设置于所述基板的第一侧，所述第二触点和所述第二走线设置于所述基板的第二侧，所述第一侧和所述第二侧相对设置。

可选地，所述第一触点和所述第一走线、所述第二触点和所述第二走线设置于所述基板的同一侧。

可选地，所述第一触点和所述第二触点设置于所述基板的第一侧，所述第一走线和所述第二走线中的一者设置于所述基板的第一侧，另一者设置于所述基板的第二侧，并通过所述基板设置的通孔延伸至所述第一侧，以及与对应的触点连接；所述第一侧和所述第二侧相对设置。

本申请提供的一种通信模组，包括如前任一项所述的可兼容电路板。

如上所述，本申请的可兼容电路板设置第一走线和第二走线这两种类型的走线，以及可分别用于连接两种类型存储芯片的第一触点和第二触点，第一走线和第二走线分别包括相对间隔设置的两个部分，通过将一类型存储控制器连通第一走线的两个部分可以实现第一类型存储芯片的读写，将另一类型存储控制器连通第二走线的两个部分可以实现第二类型存储芯片的读写，使得单个电路板可以兼容两种类型的存储芯片，从而降低物料和生产成本。

附图说明

图1为本申请实施例提供的一种可兼容电路板的走线示意图；

图2为图1所示的贴装UFS存储芯片的可兼容电路板的走线示意图；

图3为图1所示的贴装eMMC存储芯片的可兼容电路板的走线示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图，对本申请的技术方案进行清楚地描述。显然，下文所描述实施例仅是本申请的一部分实施例，而非全部的实施例。在不冲突的情况下，下述各个实施例及其技术特征可相互组合，且亦属于本申请的技术方案。

应理解，在本申请实施例的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅为便于描述本申请相应实施例的技术方案和简化描述，而非指示或暗示装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

请参阅图1，为本申请实施例提供的一种可兼容电路板1，包括基板10、核心触点20、第一触点21、第二触点22、第一走线31和第二走线32。

基板10的结构可以根据可兼容电路板1的类型适应性而定。例如，可兼容电路板1可以为PCB(Printed Circuit Board，印刷电路板)等刚性电路板，或者FPC(FlexiblePrinted Circuit，柔性电路板)。基板10包括基底、布线层和封装层；基底可以为绝缘衬底，例如PCB的刚性衬底或者FPC的柔性衬底；布线层设置于基底和封装层之间，布线层可以为一层或多层，每一布线层设置有可兼容电路板1的走线，相邻布线层之间设置有绝缘层，用以实现相邻布线层之间的电气绝缘。走线可以采用蚀刻或印刷等方式形成。封装层用于覆盖并保护布线层。基底、布线层和封装层属于可兼容电路板1的主体，主体上贴装有电子元器件，例如电容、电阻、通信元件、控制单元(例如芯片)中的至少一种，走线与对应的电子元器件电连接以实现对应的功能。

第一走线31和第二走线32被封装层封装于基板10内的布线层中，两者分层或者位于同一层。核心触点20、第一触点21和第二触点22封装于基板10表面，可视为暴露于基板10表面的电连接结构件，例如其中任一者实际表现形式为基板10上的(锡)焊点或者焊盘，这些触点分别将贴装于基板10上的电子元器件与第一走线31和第二走线32对应电连接。

第一走线31包括相对间隔设置的第一部分311和第二部分312。第一部分311的第一端连接核心触点20，第一部分311的第二端与第二部分312的第一端相对间隔设置；第二部分312的第二端连接第一触点21。

第二走线32包括相对间隔设置的第三部分321和第四部分322。第三部分321的第一端连接核心触点20，第三部分321的第二端与第四部分322的第一端相对间隔设置；第四部分322的第二端连接第二触点22。

在可兼容电路板1装配于电子设备的场景中，核心触点20可用于连接电子设备的CPU 40等处理器，第一触点21可用于连接第一存储芯片51，第二触点22可用于连接第二存储芯片52。

请一并参阅图1和图2所示，通过将第一存储控制器61连接于第一部分311的第二端与第二部分312的第一端之间，以将第一部分311的第二端与第二部分312的第一端导通，即可以实现第一存储芯片51的读写。第一存储控制器61用于对第一存储芯片51所储存的数据进行管理，例如响应CPU的请求，执行包括但不限于如下至少一种操作：向第一存储芯片51内写入数据、从第一存储芯片51内读取数据、对第一存储芯片51进行数据格式化、对第一存储芯片51内的垃圾数据进行回收等。

同理，请一并参阅图1和图3所示，通过将第二存储控制器62连接于第三部分321的第二端与第四部分322的第一端之间，以将第三部分321的第二端与第四部分322的第一端导通，即可以实现第二存储芯片52的读写。第二存储控制器62用于对第二存储芯片52所储存的数据进行管理，执行包括但不限于类似于第一存储控制器61和第一存储芯片52执行的操作。

可兼容电路板1设置第一走线31和第二走线32这两种类型的走线，以及可分别用于连接两种类型存储芯片的第一触点21和第二触点22，只需贴装相应类型的存储控制器和存储芯片，即可使得单个电路板可以兼容两种类型的存储芯片，相比较于每一类型存储芯片需要单独设置一电路板的现有技术，本申请可以降低例如基底和封装层等物料、以及由此导致的生产成本。

在实际场景中，第一部分311的第二端、第二部分312的第一端、第三部分321的第二端、第四部分322的第一端中的至少一者也可以是封装于基板10表面的触点，第一存储控制器61和第二存储控制器62的引脚可以与对应的触点通过焊接方式实现电连接。

第一存储芯片51和第一存储控制器61、第二存储芯片52和第二存储控制器62分别采用的存储技术，本申请不予以限定。例如，第一存储芯片51为UFS存储芯片、第二存储芯片52为eMMC存储芯片。

本申请的可兼容电路板1设计了实现两种类型存储技术的走线设计，根据使用需求，只需贴装对应类型存储技术所需的控制器和存储芯片即可。

例如，请参阅图1和图2，第一部分311的第二端和第二部分312的第一端分别连接第一存储控制器61，第一触点21连接第一存储芯片51，第三部分321的第二端和第四部分322的第一端悬空设置，第二触点22可以未连接第二存储芯片52，此时可兼容电路板1仅支持UFS存储。

又例如，请参阅图1和图3，第一部分311的第二端和第二部分312的第一端分别悬空设置，第一触点21可以未连接第一存储芯片51，第三部分321的第二端和第四部分322的第一端连接第二存储控制器62，第二触点22连接第二存储芯片52，此时可兼容电路板1仅支持eMMC存储。

当然，可兼容电路板1也可以同时贴装图2所示的第一存储控制器61和第一存储芯片51，以及图3所示的第二存储控制器62和第二存储芯片52，于此可兼容电路板1同时支持UFS存储和eMMC存储。

需要说明，第一走线31和第二走线32各自包含的走线数量、对应的第一触点21和第二触点22的数量，应根据存储技术适应性设定。例如，第一存储芯片51为UFS存储芯片，则第一走线31包括四根走线，可兼容电路板1设置四个第一触点21。又例如，第二存储芯片52为eMMC存储芯片，则第二走线32包括八根走线，可兼容电路板1设置八个第二触点22。

在实际场景中，第一走线31和第一触点21可以设置于基板10的第一侧，第二走线32和第二触点22设置于基板10的第二侧，第一侧和第二侧相对设置。即，两种存储技术的走线布局于基板10的相对两侧，每一侧的走线设置有封装层，从而可以降低基板10单侧走线布局的难度，另外可以降低贴装存储控制器和存储芯片时发生错误的几率。

或者，第一走线31和第一触点21，以及第二走线32和第二触点22可以设置于基板10的同一侧，第一走线31和第二走线32可以位于同一布线层或者不同布线层，对于位于不同布线层的设计，第一走线31和第二走线32之间设置有一绝缘层，最靠近基底的一走线通过绝缘层开设的通孔延伸至封装层的表面并与对应的触点电连接，以此暴露于可兼容电路板1的表面。

又或者，第一触点21和第二触点22、以及第一走线31和第二走线32中的一者设置于基板10的一侧；第一走线31和第二走线32中的另一者设置于基板10的另一侧，并通过基板10设置的通孔延伸至相对一侧，以及与对应的触点连接。于此，两种存储技术的触点布局于基板10的同一侧，符合传统电子元器件的贴装习惯，从而有利于降低贴装存储控制器和存储芯片时发生错误的风险，而将两种存储技术的走线布局于基板10的相对两侧，可以降低基板10单侧走线布局的难度。

对于前述任一场景，可兼容电路板1可以在基板10的表面，且邻近各个触点的位置处设置标识，用于标注各个触点所对应的存储技术，从而可以降低贴装存储控制器和存储芯片时发生错误的几率。

本申请实施例还提供一种通信模组，包括适应的通信类电子元器件、以及如上述任一实施例的可兼容电路板1，通信类电子元器件可以贴装于可兼容电路板1上，因此可以产生对应实施例的可兼容电路板1具有的有益效果。

通信模组可以适用于各类通信终端，包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal Digital Assistant，PDA)、便捷式媒体播放器(PortableMedia Player，PMP)、导航装置、可穿戴设备、智能手环、计步器等移动终端，以及诸如数字TV、广播、台式计算机等固定终端。

应理解，以上所述仅为本申请的部分实施例，并非因此限制本申请的专利范围，对于本领域普通技术人员而言，凡是利用本说明书及附图内容所作的等效结构变换，均同理包括在本申请的专利保护范围内。

尽管本文采用术语“第一、第二”等描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。另外，单数形式“一”、“一个”和“该”旨在也包括复数形式。术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

Claims (10)

1.一种可兼容电路板，其特征在于，包括基板、核心触点、第一触点和第一走线、第二触点和第二走线；

所述核心触点、所述第一触点和所述第二触点封装于所述基板的表面；所述第一走线和所述第二走线封装于所述基板内；

所述第一走线包括第一部分和第二部分；所述第一部分的第一端连接所述核心触点，所述第一部分的第二端与所述第二部分的第一端相对间隔设置；所述第二部分的第二端连接所述第一触点；

所述第二走线包括第三部分和第四部分；所述第三部分的第一端连接所述核心触点，所述第三部分的第二端与所述第四部分的第一端相对间隔设置；所述第四部分的第二端连接所述第二触点。

2.根据权利要求1所述的可兼容电路板，其特征在于，所述第一部分的第二端和所述第二部分的第一端分别连接第一存储控制器，所述第一触点连接第一存储芯片，所述第三部分的第二端和所述第四部分的第一端悬空设置。

3.根据权利要求2所述的可兼容电路板，其特征在于，所述第一存储芯片为UFS存储芯片。

4.根据权利要求1所述的可兼容电路板，其特征在于，所述第一部分的第二端和所述第二部分的第一端分别悬空设置，所述第三部分的第二端和所述第四部分的第一端连接第二存储控制器，所述第二触点连接第二存储芯片。

5.根据权利要求4所述的可兼容电路板，其特征在于，所述第二存储芯片为eMMC存储芯片。

6.根据权利要求1至5中任一项所述的可兼容电路板，其特征在于，所述第一部分的第二端、所述第二部分的第一端、所述第三部分的第二端、所述第四部分的第一端中的至少一者包括封装于所述基板表面的触点。

7.根据权利要求1至5中任一项所述的可兼容电路板，其特征在于，所述第一触点和所述第一走线设置于所述基板的第一侧，所述第二触点和所述第二走线设置于所述基板的第二侧，所述第一侧和所述第二侧相对设置。

8.根据权利要求1至5中任一项所述的可兼容电路板，其特征在于，所述第一触点和所述第一走线、所述第二触点和所述第二走线设置于所述基板的同一侧。

9.根据权利要求1至5中任一项所述的可兼容电路板，其特征在于，所述第一触点和所述第二触点设置于所述基板的第一侧，所述第一走线和所述第二走线中的一者设置于所述基板的第一侧，所述第一走线和所述第二走线中的另一者设置于所述基板的第二侧，并通过所述基板设置的通孔延伸至所述第一侧，以及与对应的触点连接；所述第一侧和所述第二侧相对设置。

10.一种通信模组，其特征在于，所述通信模组包括如上述权利要求1至9中任一项所述的可兼容电路板。

Images