CN108256269B - 一种处理器芯片及印制电路板 - Google Patents
一种处理器芯片及印制电路板 Download PDFInfo
- Publication number
- CN108256269B CN108256269B CN201810155809.XA CN201810155809A CN108256269B CN 108256269 B CN108256269 B CN 108256269B CN 201810155809 A CN201810155809 A CN 201810155809A CN 108256269 B CN108256269 B CN 108256269B
- Authority
- CN
- China
- Prior art keywords
- storage interface
- processor chip
- circuit board
- storage
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明涉及电路板制造技术,尤其涉及一种处理器芯片,包括一晶粒;其中,还包括:一第一存储接口,用于连接外部的一第一存储卡槽;一第二存储接口,用于连接外部的一第二存储卡槽;第一存储接口通过一组金线与晶粒连接;其中,第一存储接口于第二存储接口通过一连线组相连接;第一存储接口和第二存储接口分别设置于处理器芯片的不同侧;一种印制电路板,包括上述的处理器芯片,还包括:一第一存储卡槽,与第一存储接口连接;一第二存储卡槽,与第二存储接口连接;上述技术方案能够减小印制电路板上的布线面积,并且能够改善印制电路板的性能,成本低廉。
Description
技术领域
本发明涉及电路板制造技术,尤其涉及一种处理器芯片及印制电路板。
背景技术
PCB(Printed Circuit Board印制电路板,简称PCB)是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的载体。
印制电路板从单层发展到双面、多层和挠性,并且仍旧保持着各自的发展趋势。由于不断地向高精度、高密度和高可靠性方向发展,不断缩小体积、减少成本、提高性能,使得印制板在未来电子设备的发展工程中,仍然保持着强大的生命力。
在一些集成电路中,往往会采用两个存储卡槽的配置,但受整个印制电路板的布局影响,例如需要采用HDMI(High-Definition Multimedia Interface高清晰度多媒体接口,简称HDMI)接口,或以太网接口,或USB(Universal Serial Bus通用串行总线,简称USB)接口等,中央处理器与两个存储卡槽之间的连线布局容易受到限制。
如图1所示,传统的连接两个存储卡的方法是,采用具有两组接口的中央处理器,利用每组接口分别连接对应的存储卡槽,通过软件对两组接口进行切换;若采用单个存储卡槽,所形成的连线路径较长且需要绕开其他结构和连线,容易对印制电路板的性能造成影响,并且需要的金线多,成本很高。
发明内容
针对上述问题,本发明提出了一种处理器芯片,包括一晶粒;其中,还包括:
一第一存储接口,用于连接外部的一第一存储卡槽;
一第二存储接口,用于连接外部的一第二存储卡槽;
所述第一存储接口通过一组金线与所述晶粒连接;
其中,所述第一存储接口于所述第二存储接口通过一连线组相连接;所述第一存储接口和所述第二存储接口分别设置于所述处理器芯片的不同侧。
上述的处理器芯片,其中,所述第一存储接口设置于所述处理器芯片的上侧。
上述的处理器芯片,其中,所述第二存储接口设置于所述处理器芯片的右侧。
上述的处理器芯片,其中,所述连线组中连线的数量为7根。
上述的处理器芯片,其中,还包括高清晰度多媒体接口。
上述的处理器芯片,其中于,还包括USB接口。
一种印制电路板,包括如上任一所述的处理器芯片,其中,还包括:
一第一存储卡槽,与所述第一存储接口连接;
一第二存储卡槽,与所述第二存储接口连接。
上述的印制电路板,其中,所述印制电路板为双层。
上述的印制电路板,其中,所述印制电路板的尺寸小于20*15cm。
有益效果:本发明提出的一种处理器芯片及印制电路板,能够减小印制电路板上的布线面积,并且能够改善印制电路板的性能,成本低廉。
附图说明
图1为本发明一实施例中处理器芯片的接口示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
实施例一
如图1所示,在一个较佳的实施例中,提出了一种处理器芯片,包括一晶粒;其中,还可以包括:
一第一存储接口,用于连接外部的一第一存储卡槽;
一第二存储接口,用于连接外部的一第二存储卡槽;
第一存储接口通过一组金线与晶粒连接;
其中,第一存储接口于第二存储接口通过一连线组相连接;第一存储接口和第二存储接口分别设置于处理器芯片的不同侧。
上述技术方案中,图1中用椭圆标识圈出的即为第一存储接口和第二存储接口,该第一存储接口与第二存储接口通过处理器芯片内部的一连线组相连接,但这只是一种优选的情况,用于连接第一存储接口与第二存储接口的连线组还可以不设置在处理器芯片的封装内,而是从封装外部进行连接,此时该处理器芯片上可以只设置第一存储接口与第二存储接口延伸至封装外部的延伸结构;上述的连线组可以是通过金属互连结构形成的。
在一个较佳的实施例中,晶粒通过仅一组金线与采用连线组连接的第一存储接口和第二存储接口连接。
上述技术方案中,由于采用仅一组金线就能够连接第一存储接口和第二存储接口,由于传统的具有两个存储接口的处理器芯片需要两组金线分别连接至晶粒,因此采用仅一组金线后仍然能够实现将第一存储接口和第二存储接口连接至晶粒,同时相较于传统的方案能够省去一组金线,成本更加低廉。
在一个较佳的实施例中,第一存储接口设置于处理器芯片的上侧。
在一个较佳的实施例中,第二存储接口设置于处理器芯片的右侧。
上述技术方案中,第一存储接口和第二存储接口可以设置于处理器芯片的不同侧,能够更大程度地满足用户对于处理器芯片在印制电路板上的不同设计需求。
在一个较佳的实施例中,连线组中连线的数量为7根,此时连接晶粒的一组金线的数量对应也为7根,但这只是一种优选的情况,不应视为是对本发明的限制。
在一个较佳的实施例中,还可以包括高清晰度多媒体接口,该高清晰度多媒体接口可以与第一存储接口或第二存储接口设置于同一侧或不同侧。
在一个较佳的实施例中,还可以包括USB接口,该USB接口可以与第一存储接口或第二存储接口设置于同一侧或不同侧。
实施例二
在一个较佳的实施例中,还提出了一种印制电路板,可以包括如上任一的处理器芯片,其中,还可以包括:
一第一存储卡槽,与第一存储接口连接;
一第二存储卡槽,与第二存储接口连接。
在一个较佳的实施例中,印制电路板可以为双层。
在一个较佳的实施例中,印制电路板的尺寸可以小于20*15cm,从而能够适应小尺寸的印制电路板,应用范围得到了扩大。
综上所述,本发明提出了一种处理器芯片,包括一晶粒;其中,还包括:一第一存储接口,用于连接外部的一第一存储卡槽;一第二存储接口,用于连接外部的一第二存储卡槽;第一存储接口通过一组金线与晶粒连接;其中,第一存储接口于第二存储接口通过一连线组相连接;第一存储接口和第二存储接口分别设置于处理器芯片的不同侧;一种印制电路板,包括上述的处理器芯片,还包括:一第一存储卡槽,与第一存储接口连接;一第二存储卡槽,与第二存储接口连接;上述技术方案能够减小印制电路板上的布线面积,并且能够改善印制电路板的性能,成本低廉。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (7)
1.一种处理器芯片,包括一晶粒;其特征在于,还包括:
一第一存储接口,用于连接外部的一第一存储卡槽;
一第二存储接口,用于连接外部的一第二存储卡槽;
所述第一存储接口通过一组金线与所述晶粒连接;
其中,所述第一存储接口于所述第二存储接口通过一连线组相连接;所述第一存储接口和所述第二存储接口分别设置于所述处理器芯片的不同侧;
连接所述第一存储接口和所述第二存储接口的所述连线组被封装于所述处理器芯片的内部;
所述第一存储接口设置于所述处理器芯片的上侧;
所述第二存储接口设置于所述处理器芯片的右侧。
2.根据权利要求1所述的处理器芯片,其特征在于,所述连线组中连线的数量为7根。
3.根据权利要求1所述的处理器芯片,其特征在于,还包括高清晰度多媒体接口。
4.根据权利要求1所述的处理器芯片,其特征在于,还包括USB接口。
5.一种印制电路板,包括如权利要求1~4任一所述的处理器芯片,其特征在于,还包括:
一第一存储卡槽,与所述第一存储接口连接;
一第二存储卡槽,与所述第二存储接口连接。
6.根据权利要求5所述的印制电路板,其特征在于,所述印制电路板为双层。
7.根据权利要求6所述的印制电路板,其特征在于,所述印制电路板的尺寸小于20*15cm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810155809.XA CN108256269B (zh) | 2018-02-23 | 2018-02-23 | 一种处理器芯片及印制电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810155809.XA CN108256269B (zh) | 2018-02-23 | 2018-02-23 | 一种处理器芯片及印制电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108256269A CN108256269A (zh) | 2018-07-06 |
CN108256269B true CN108256269B (zh) | 2022-06-28 |
Family
ID=62744347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810155809.XA Active CN108256269B (zh) | 2018-02-23 | 2018-02-23 | 一种处理器芯片及印制电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108256269B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101510245A (zh) * | 2009-03-06 | 2009-08-19 | 苏州国芯科技有限公司 | 高速加解密usb桥接芯片以及芯片高速加解密方法 |
CN104393412A (zh) * | 2014-12-05 | 2015-03-04 | 成都国卫通信技术有限公司 | 一种天线控制装置与方法 |
CN104599711A (zh) * | 2015-01-16 | 2015-05-06 | 深圳市江波龙电子有限公司 | 嵌入式存储芯片、嵌入式电子设备及其程序升级方法 |
CN204992019U (zh) * | 2015-09-24 | 2016-01-20 | 广州视源电子科技股份有限公司 | 一种电路板 |
CN105338743A (zh) * | 2015-09-24 | 2016-02-17 | 广州视源电子科技股份有限公司 | 一种电路板的制作方法及电路板 |
CN105812500A (zh) * | 2014-12-31 | 2016-07-27 | 鸿富锦精密工业(深圳)有限公司 | 电子装置群连接系统及方法 |
CN205882345U (zh) * | 2016-07-04 | 2017-01-11 | 深圳趋势数码科技有限公司 | 一种多功能数据线 |
CN206788871U (zh) * | 2017-02-21 | 2017-12-22 | 美的智慧家居科技有限公司 | 通信装置和家电设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2129194B1 (en) * | 2008-05-27 | 2013-08-07 | VIA Technologies, Inc. | Electronic apparatus |
CN203466402U (zh) * | 2013-08-21 | 2014-03-05 | 深圳宝龙达信息技术股份有限公司 | 一种多功能usb扩展器 |
KR102178829B1 (ko) * | 2013-11-20 | 2020-11-13 | 삼성전자 주식회사 | 반도체 메모리 장치 |
-
2018
- 2018-02-23 CN CN201810155809.XA patent/CN108256269B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101510245A (zh) * | 2009-03-06 | 2009-08-19 | 苏州国芯科技有限公司 | 高速加解密usb桥接芯片以及芯片高速加解密方法 |
CN104393412A (zh) * | 2014-12-05 | 2015-03-04 | 成都国卫通信技术有限公司 | 一种天线控制装置与方法 |
CN105812500A (zh) * | 2014-12-31 | 2016-07-27 | 鸿富锦精密工业(深圳)有限公司 | 电子装置群连接系统及方法 |
CN104599711A (zh) * | 2015-01-16 | 2015-05-06 | 深圳市江波龙电子有限公司 | 嵌入式存储芯片、嵌入式电子设备及其程序升级方法 |
CN204992019U (zh) * | 2015-09-24 | 2016-01-20 | 广州视源电子科技股份有限公司 | 一种电路板 |
CN105338743A (zh) * | 2015-09-24 | 2016-02-17 | 广州视源电子科技股份有限公司 | 一种电路板的制作方法及电路板 |
CN205882345U (zh) * | 2016-07-04 | 2017-01-11 | 深圳趋势数码科技有限公司 | 一种多功能数据线 |
CN206788871U (zh) * | 2017-02-21 | 2017-12-22 | 美的智慧家居科技有限公司 | 通信装置和家电设备 |
Also Published As
Publication number | Publication date |
---|---|
CN108256269A (zh) | 2018-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227247B2 (en) | IC package with signal land pads | |
US7768796B2 (en) | Die module system | |
US7072201B2 (en) | Memory module | |
US20070257340A1 (en) | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices | |
CN109691241B (zh) | 在竖直电连接件中提供互电容的电路和方法 | |
CN213694596U (zh) | 电路板结构及电子设备 | |
US8680524B2 (en) | Method of arranging pads in semiconductor device, semiconductor memory device using the method, and processing system having mounted therein the semiconductor memory device | |
CN107197595B (zh) | 一种印制电路板及其焊接设计 | |
US20240128163A1 (en) | Substrates for semiconductor packages, including hybrid substrates for decoupling capacitors, and associated devices, systems, and methods | |
US9257418B2 (en) | Semiconductor package having heat slug and passive device | |
CN108256269B (zh) | 一种处理器芯片及印制电路板 | |
US9685880B2 (en) | Power converters | |
CN218071929U (zh) | 可兼容电路板及通信模组 | |
US6995985B2 (en) | Power plane region of printed circuit board with power blocks having an arc-shaped boundary | |
US7714450B2 (en) | On-die bond wires system and method for enhancing routability of a redistribution layer | |
JP6466305B2 (ja) | 電子パッケージ用の電気インターコネクト | |
CN108353505B (zh) | 包括衬底桥的电子组件 | |
EP2426624A1 (en) | A USB device structure | |
US8376238B2 (en) | Semiconductor storage device | |
US20090268422A1 (en) | Scalable electronic package assembly for memory devices and other terminated bus structures | |
CN107960010B (zh) | 一种印制电路板及其焊接设计 | |
US9570383B2 (en) | Semiconductor package, module substrate and semiconductor package module having the same | |
CN217546414U (zh) | 一种Layout封装的印刷电路板 | |
US6601125B1 (en) | Minimizing signal stub length for high speed busses | |
CN100375095C (zh) | 中央处理器与北桥芯片共构模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |