CN111863780A - 封装结构及电子设备 - Google Patents

封装结构及电子设备 Download PDF

Info

Publication number
CN111863780A
CN111863780A CN202010690817.1A CN202010690817A CN111863780A CN 111863780 A CN111863780 A CN 111863780A CN 202010690817 A CN202010690817 A CN 202010690817A CN 111863780 A CN111863780 A CN 111863780A
Authority
CN
China
Prior art keywords
substrate
pin
chip
flash memory
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010690817.1A
Other languages
English (en)
Inventor
何伟
祝夭龙
吴臻志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Lynxi Technology Co Ltd
Original Assignee
Beijing Lynxi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Lynxi Technology Co Ltd filed Critical Beijing Lynxi Technology Co Ltd
Priority to CN202010690817.1A priority Critical patent/CN111863780A/zh
Publication of CN111863780A publication Critical patent/CN111863780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种封装结构及电子设备，该封装结构包括：计算芯片、闪存芯片和第一基板，所述计算芯片和所述闪存芯片设于所述第一基板上，且所述计算芯片设有第一引脚，所述闪存芯片设有第二引脚，所述第一引脚通过设于所述第一基板上的硅互连结构与所述第二引脚电连接，所述计算芯片通过所述硅互连结构与所述闪存芯片进行通信。这样可以提高计算芯片和闪存芯片之间的数据交互速度。

Description

封装结构及电子设备
技术领域
本申请涉及通信技术领域，尤其涉及一种封装结构及电子设备。
背景技术
随着技术的发展，智能电子设备的主板上设置的芯片也越来越多，比如闪存芯片、双倍速率同步动态随机存储器(Double Date Rate，DDR)芯片、计算芯片等，且各种芯片设置在主板上，并通过主板上的线路实现不同芯片间的数据交互。然而，随着应用需求的提高，现有的计算芯片和闪存芯片间的数据交互速度已经不能满足日益提高的交互速度需求，比如往DDR芯片上写数据就存在速度慢、功耗大的问题。
可见，现有技术中，主板上的计算芯片和闪存芯片间的数据交互存在交互速度慢的问题。
发明内容
本申请实施例提供一种封装结构及电子设备，能够解决现有技术中，主板上的计算芯片和闪存芯片间的数据交互存在交互速度慢的问题。
为解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提供了一种封装结构，包括：计算芯片、闪存芯片和第一基板，所述计算芯片和所述闪存芯片设于所述第一基板上，且所述计算芯片设有第一引脚，所述闪存芯片设有第二引脚，所述第一引脚通过设于所述第一基板上的硅互连结构与所述第二引脚电连接，所述计算芯片通过所述硅互连结构与所述闪存芯片进行通信。
第二方面，本申请实施例还提供一种电子设备，包括上述封装结构。
在本申请实施例中，计算芯片与闪存芯片之间的通信，可以通过第一引脚和第二引脚进行通信连接来实现，且第一引脚和第二引脚之间可以通过硅互连结构进行电连接，以实现计算芯片和闪存芯片之间的通信交互，且并通过利用硅互连结构具有的功耗低、传输速度快的特点，采用硅互连结构实现计算芯片与闪存芯片的通信连接，可以有效提高计算芯片与闪存芯片之间的数据交互速度。
附图说明
图1是本申请实施例提供的封装结构的结构图之一；
图2是本申请实施例提供的封装结构的结构图之二；
图3是本申请实施例提供的封装结构的结构图之三；
图4是本申请实施例提供的封装结构的结构图之四；
图5是本申请实施例提供的封装结构的结构图之五；
图6是本申请实施例提供的封装结构的结构图之六。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
如图1至图6所示，本申请实施例提供一种封装结构，包括：计算芯片10、闪存芯片20和第一基板30，计算芯片10和闪存芯片20设于第一基板30上，计算芯片10设有第一引脚11，闪存芯片20设有第二引脚22，第一引脚11通过设于第一基板30上的硅互连结构40与第二引脚22电连接，计算芯片10通过硅互连结构40与闪存芯片20进行通信。
本实施方式中，计算芯片10与闪存芯片20之间的通信，可以通过第一引脚11和第二引脚22进行通信连接来实现，且第一引脚11和第二引脚22之间可以通过硅互连结构40进行电连接，进而实现计算芯片10和闪存芯片20之间的通信交互。其中，硅互连结构40可以是采用全硅技术形成的硅结构，并用于实现计算芯片10与闪存芯片20的通信连接，且通过利用硅互连结构40具有功耗低、传输速度快的特点，因此相较于通过采用电路板上的印刷线路实现计算芯片10与闪存芯片20的通信连接，通过采用硅互连结构40实现计算芯片10与闪存芯片20的通信连接，可以有效提高计算芯片10与闪存芯片20之间的数据交互速度。
而且，由于通过采用硅互连结构40实现计算芯片10和闪存芯片20的通信连接，从而可以有效提高计算芯片10和闪存芯片20之间的数据交互速度。而且，相较于需要采用DDR芯片来辅助提高计算芯片10和闪存芯片20之间的数据交互速度，还能够降低封装结构的造价成本。
进一步的，针对计算芯片10，还可以通过设置静态随机存储器、非易失性的随机存储器、阻变式存储器等片上存储，还可以进一步替换掉DDR芯片的作用，以便省去DDR芯片的使用，达到降低封装结构的造价成本的目的。
可选的，计算芯片10和闪存芯片20均设于第一基板30的第一侧，且硅互连结构40的两端部在第一基板30的第一侧分别形成第一连接部(未图示)和第二连接部(未图示)，第一连接部与第一引脚11电连接，第二连接部与第二引脚21电连接。
本实施方式中，通过将硅互连结构40布线在第一基板30的第一侧，并形成第一连接部和第二连接部，可以降低硅互连结构40在第一基板30上的布线难度；而且，硅互连结构40可以通过第一连接部、第二连接部更好的与第一引脚11及第二引脚21进行电连接，改善硅互连结构40与第一引脚11和第二引脚21的连接效果。
另外，通过将计算芯片10和闪存芯片20设置在第一基板30的同一侧，可以有效降低封装结构的整体高度，从而使封装结构可以适配更多的安装场景。
其中，硅互连结构40包括基部、第一连接部和第二连接部，第一连接部和第二连接部设置在基部的两端，基部以硅结构走线的形式设置在第一基板30上，并在第一基板30的第一侧形成并显露第一连接部和第二连接部，以便第一连接部与第一引脚11电连接，以及第二连接部与第二引脚21电连接，进而实现硅互连结构40对计算芯片10和闪存芯片20的通信连接。
可选的，计算芯片10和闪存芯片20分别设于第一基板30的两相背侧，硅互连结构40贯穿第一基板30的厚度方向设置，并在第一基板30的两相背侧分别形成第三连接部(未图示)和第四连接部(未图示)，第三连接部与第一引脚11电连接，第四连接部与第二引脚21电连接。
本实施方式中，通过将计算芯片10和闪存芯片20分别设于第一基板30的两相背侧，并通过贯穿第一基板30的厚度方向设置的硅互连结构40，实现计算芯片10和闪存芯片20的垂直互连，可以减小硅互连结构40长度，进而减小信号延迟，降低芯片间的功耗，实现计算芯片10和闪存芯片20的高速通讯，提升计算芯片10和闪存芯片20之间的数据交互速度。
其中，可以通过硅通孔(Through Silicon Via，TSV)技术在第一基板30上形成硅互连结构40。TSV技术是通过将铜、钨、多晶硅等导电物质填充在第一基板30的通孔内，从而在第一基板30上形成具有垂直电气互连功能的硅互连结构40。
可选的，封装结构还包括与第一基板30层叠设置的电路板50，电路板50设有供电器件(未图示)；计算芯片10还设有第三引脚12，第三引脚12通过第一基板30上的第一线路31与供电器件电连接；闪存芯片20还设有第四引脚22，第四引脚22通过第一基板30上的第二线路32与供电器件电连接。
本实施方式中，电路板50上的供电器件可以通过第一线路31和第三引脚12实现与计算芯片10的电连接，进而实现对计算芯片10进行供电；相应的，电路板50上的供电器件还可以通过第二线路32和第四引脚22实现与闪存芯片20的电连接，进而实现对闪存芯片20进行供电。
其中，供电器件可以是电源或者供电电路等。
另外，第一线路31和第二线路32可以是硅连接线，从而提高计算芯片10及闪存芯片20与电路板50的供电器件之间的数据交互速度。
可选的，封装结构还包括设于第一基板30和电路板50之间的第二基板60，第二基板60设有第三线路61和第四线路62；第三线路61的一端与供电器件电连接，另一端通过第一线路31与第三引脚12电连接；第四线路62的一端与供电器件电连接，另一端通过第二线路32与第四引脚22电连接。
本实施方式中，通过设置第二基板60，可以提升封装结构的整体性。而且，还可以将计算芯片10、闪存芯片20、第一基板30和第二基板60作为一个单独的封装结构，这样可以方便将其组装到对应的电路板或者电子设备的主板上。
其中，第一连接线31可以通过常规的导线连接等电连接方式实现与第三线路61的电连接，或者与电路板50上的供电器件的电连接；第二连接线32也可以通过常规的导线连接等电连接方式实现与第四线路62的电连接，或者与电路板50上的供电器件的电连接。
另外，第三线路61和第四线路62也可以通过常规的导线连接等电连接方式实现与电路板50上的供电器件电连接。
需要说明的是，设于第一基板30上的计算芯片10的数量可以是一个，或者多个，其数量可以根据实际需求进行设计；相应的，设于第一基板30上的闪存芯片20的数量也可以是一个，或者多个，且其数量可以根据实际需求进行设计。
另外，第一基板30可以是硅连接板，硅连接板的主体材料是硅，具有良好的散热性和导热性。而且，计算芯片10和闪存芯片20的材料也可以是硅。当封装结构受热膨胀时，由于计算芯片10、闪存芯片20和第一基板30的主体材料都是硅，因此计算芯片10、闪存芯片20和第一基板30的形变相近，进而可以避免由于温度变化导致连接失效的问题。
进一步需要说明的是，第一基板30和电路板50之间可以设置支撑结构(未图示)，第一基板30和第二基板60之间也可以设置支撑结构(未图示)，第二基板60和电路板50之间也可以设置支撑结构(未图示)。
本申请实施例还提供一种电子设备，包括上述封装结构。
需要说明的是，上述封装结构实施例的实现方式同样适应于该电子设备的实施例中，并能达到相同的技术效果，在此不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种封装结构，其特征在于，包括：计算芯片、闪存芯片和第一基板，所述计算芯片和所述闪存芯片设于所述第一基板上，且所述计算芯片设有第一引脚，所述闪存芯片设有第二引脚，所述第一引脚通过设于所述第一基板上的硅互连结构与所述第二引脚电连接，所述计算芯片通过所述硅互连结构与所述闪存芯片进行通信。
2.根据权利要求1所述的封装结构，其特征在于，所述计算芯片和所述闪存芯片均设于所述第一基板的第一侧，且所述硅互连结构的两端部在所述第一基板的第一侧分别形成第一连接部和第二连接部，所述第一连接部与所述第一引脚电连接，所述第二连接部与所述第二引脚电连接。
3.根据权利要求1所述的封装结构，其特征在于，所述计算芯片和所述闪存芯片分别设于所述第一基板的两相背侧，所述硅互连结构贯穿所述第一基板的厚度方向设置，并在所述第一基板的两相背侧分别形成第三连接部和第四连接部，所述第三连接部与所述第一引脚电连接，所述第四连接部与所述第二引脚电连接。
4.根据权利要求3所述的封装结构，其特征在于，所述第一基板设有通孔，所述通孔内填充有导电物质以形成所述硅互连结构，所述导电物质包括铜、钨、和多硅晶。
5.根据权利要求1至4中任一项所述的封装结构，其特征在于，还包括与所述第一基板层叠设置的电路板，所述电路板设有供电器件；
所述计算芯片还设有第三引脚，所述第三引脚通过设于所述第一基板上的第一线路与所述供电器件电连接；
所述闪存芯片还设有第四引脚，所述第四引脚通过设于所述第一基板上的第二线路与所述供电器件电连接。
6.根据权利要求5所述的封装结构，其特征在于，还包括设于所述第一基板和所述电路板之间的第二基板，所述第二基板设有第三线路和第四线路，其中，
所述第三线路的一端与所述供电器件电连接，另一端通过所述第一线路与所述第三引脚电连接；
所述第四线路的额一端与所述供电器件电连接，另一端通过所述第二线路与所述第四引脚电连接。
7.根据权利要求1至4中任一项所述的封装结构，其特征在于，所述第一基板为硅连接板。
8.根据权利要求1至4中任一项所述的封装结构，其特征在于，所述计算芯片的数量为一个或多个。
9.根据权利要求1至4中任一项所述的封装结构，其特征在于，所述闪存芯片的数量为一个或多个。
10.一种电子设备，其特征在于，包括如权利要求1至9中任一项所述的封装结构。
CN202010690817.1A 2020-07-17 2020-07-17 封装结构及电子设备 Pending CN111863780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010690817.1A CN111863780A (zh) 2020-07-17 2020-07-17 封装结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010690817.1A CN111863780A (zh) 2020-07-17 2020-07-17 封装结构及电子设备

Publications (1)

Publication Number Publication Date
CN111863780A true CN111863780A (zh) 2020-10-30

Family

ID=73000482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010690817.1A Pending CN111863780A (zh) 2020-07-17 2020-07-17 封装结构及电子设备

Country Status (1)

Country Link
CN (1) CN111863780A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103665A (zh) * 2020-11-09 2020-12-18 成都天锐星通科技有限公司 一种射频馈电网络、相控阵天线及通讯设备
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003232A1 (en) * 1998-08-31 2002-01-10 Micron Technology, Inc. Silicon interposer with optical connections
CN104471708A (zh) * 2012-02-08 2015-03-25 吉林克斯公司 具有多个插入件的堆叠裸片组件
CN104603942A (zh) * 2012-08-16 2015-05-06 吉林克斯公司 使用于多裸晶集成电路的有弹性尺寸的裸晶
CN109564914A (zh) * 2016-08-15 2019-04-02 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003232A1 (en) * 1998-08-31 2002-01-10 Micron Technology, Inc. Silicon interposer with optical connections
CN104471708A (zh) * 2012-02-08 2015-03-25 吉林克斯公司 具有多个插入件的堆叠裸片组件
CN104603942A (zh) * 2012-08-16 2015-05-06 吉林克斯公司 使用于多裸晶集成电路的有弹性尺寸的裸晶
CN109564914A (zh) * 2016-08-15 2019-04-02 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103665A (zh) * 2020-11-09 2020-12-18 成都天锐星通科技有限公司 一种射频馈电网络、相控阵天线及通讯设备
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN112736063B (zh) * 2020-12-29 2021-09-24 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法

Similar Documents

Publication Publication Date Title
CN101232009B (zh) 用于集成电路模块的安装结构
US5561591A (en) Multi-signal rail assembly with impedance control for a three-dimensional high density integrated circuit package
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
US7863091B2 (en) Planar array contact memory cards
US7771206B2 (en) Horizontal dual in-line memory modules
US20130223001A1 (en) Printed circuit board and memory module comprising the same
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
US20130134568A1 (en) Lead frame and flip chip package device thereof
CN111863780A (zh) 封装结构及电子设备
CN103545270B (zh) 半导体装置和具有半导体装置的堆叠半导体封装
US20100078809A1 (en) Semiconductor Module with Micro-Buffers
CN110112117A (zh) 半导体封装
CN104244579A (zh) 封装基板及其制造方法
CN218071929U (zh) 可兼容电路板及通信模组
CN113947046A (zh) 集成电路的设计方法、设计设备及计算机存储介质
US7227258B2 (en) Mounting structure in integrated circuit module
CN214588815U (zh) 一种集成电路结构
CN113066732B (zh) 一种集成电路结构的形成方法
CN110416169A (zh) 半导体模块
CN105575942A (zh) 中介基板及其制法
CN113066769A (zh) 一种集成电路结构
CN100375095C (zh) 中央处理器与北桥芯片共构模块
TWM275536U (en) Package structure of memory
JPS6163084A (ja) フラツトパツケ−ジユニツト
JPS5966186A (ja) 集積回路装置に用いる給電装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030