CN110416169A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN110416169A
CN110416169A CN201910303982.4A CN201910303982A CN110416169A CN 110416169 A CN110416169 A CN 110416169A CN 201910303982 A CN201910303982 A CN 201910303982A CN 110416169 A CN110416169 A CN 110416169A
Authority
CN
China
Prior art keywords
encapsulation
row
module substrate
lug
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910303982.4A
Other languages
English (en)
Inventor
张宰硕
张东民
朴槿济
李在光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180097116A external-priority patent/KR102560781B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110416169A publication Critical patent/CN110416169A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体模块包括：模块衬底，具有在第一方向上延伸的第一侧；多个上封装，设置在模块衬底的顶表面上，并且被布置成在第一方向上延伸的多个行；以及无源元件，设置在模块衬底的顶表面上。在平面图的角度，无源元件的至少一部分与上封装中的一个上封装重叠，并且第一行的上封装被布置成在第一方向上相对于第二行的上封装移位。

Description

半导体模块
相关申请的交叉引用
本申请要求于2018年4月27日提交的韩国专利申请No.10-2018-0049006和于2018年8月21日提交的韩国专利申请No.10-2018-0097116的优先权，其全部公开内容通过引用合并于此。
技术领域
本发明构思的示例性实施例涉及半导体模块，更具体地，涉及包括存储器封装在内的半导体模块。
背景技术
随着对诸如智能手机和笔记本电脑之类的高容量电子产品的需求不断增长，对这种电子产品中使用的高容量半导体模块的需求也在增加以满足需求。相关地，设置在这种高容量半导体模块上的半导体封装的尺寸也在增加，以实现高容量半导体模块。因此，可以增加半导体模块的尺寸，并且还可以增加半导体模块中的信号线的长度。
发明内容
本发明构思的示例性实施例可以提供能够改善操作速度和可靠性的半导体模块。
根据本发明构思的示例性实施例，半导体模块包括：模块衬底，具有在第一方向上延伸的第一侧；多个上封装，设置在所述模块衬底的顶表面上，并且被布置成在所述第一方向上延伸的多个行；以及无源元件，设置在所述模块衬底的顶表面上。在平面图的角度，所述无源元件的至少一部分与所述上封装中的一个上封装重叠，并且属于所述多个行的第一行的上封装被布置成在所述第一方向上相对于属于所述多个行的第二行的上封装移位。
根据本发明构思的示例性实施例，半导体模块包括：模块衬底，具有第一侧、与所述第一侧相对的第二侧、与所述第一侧相邻的第三侧以及与所述第三侧相对的第四侧；多个凸片，与所述第一侧相邻地设置在所述模块衬底的顶表面上；多个存储器封装，安装在所述模块衬底的顶表面上，并且被布置成在第一方向上延伸的多个行；以及无源元件，安装在所述模块衬底的顶表面上。所述模块衬底的第一侧在所述第一方向上延伸，并且在平面图的角度，所述无源元件的至少一部分与所述存储器封装中的一个存储器封装重叠。所述存储器元件包括：多个第一封装，在平面图中设置在属于所述多个行的第一行中；以及多个第二封装，在平面图中设置在属于所述多个行的第二行中。所述第二封装比所述第一封装更靠近所述凸片。所述第三侧与所述第一封装之间的最小距离小于所述第三侧与所述第二封装之间的最小距离，并且所述第四侧与所述第一封装之间的最小距离小于所述第四侧与所述第二封装之间的最小距离。
根据本发明构思的示例性实施例，半导体模块包括：模块衬底，具有在第一方向上延伸的第一侧和在所述第一方向上延伸的第二侧；多个凸片，与所述第一侧相邻地设置在所述模块衬底的顶表面上；多个存储器封装，安装在所述模块衬底的顶表面上，并且被布置成在所述第一方向上延伸的多个行；以及无源元件，安装在所述模块衬底的顶表面上。在平面图的角度，所述无源元件的至少一部分与所述存储器封装中的一个存储器封装重叠，所述存储器元件包括：多个第一封装，在平面图中设置在属于所述多个行的第一行中；以及多个第二封装，在平面图中设置在属于所述多个行的第二行中。所述第二封装比所述第一封装更靠近所述凸片。所述第一封装中的每一个具有与第二方向平行的长轴，并且所述第二封装中的每一个具有与所述第一方向平行的长轴，所述第二方向垂直于所述第一方向。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得更显而易见，其中：
图1A是示出根据本发明构思的示例性实施例的半导体模块的顶表面的俯视图。
图1B是示出图1A的半导体模块的上凸片和上封装之间的电连接的俯视图。
图1C是沿图1A的线I-I'截取的截面图。
图1D是图1A的区域II的放大图。
图1E是沿图1D的线III-III'截取的截面图。
图1F是沿图1D的线IV-IV'截取的截面图。
图1G是示出图1A的半导体模块的底表面的仰视图。
图1H是示出下凸片和下封装之间的电连接的仰视图。
图1I是示出根据本发明构思的示例性实施例的设置在半导体模块中的上封装和第一无源元件之一的截面图。
图2是对应于图1D的线III-III'的截面图，并且示出了根据本发明构思的示例性实施例的第二无源元件的安装。
图3A是对应于图1D的线III-III'的截面图，并且示出了根据本发明构思的示例性实施例的半导体模块。
图3B是对应于图1D的线IV-IV'的截面图，并且示出了根据本发明构思的示例性实施例的半导体模块。
具体实施方式
下文中将参照附图更全面地描述本发明构思的示例性实施例。贯穿附图的相同附图标记可以表示相同元件。
在此可以使用空间相对术语如“下方”、“之下”、“下部”、“下面”、“之上”、“上部”等，以便于描述如在附图中示出的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。将理解的是，空间上的相对术语除了包括附图中示出的方向之外，还意在包含设备在使用中或操作中的不同方向。例如，如果附图中的设备被翻转，则被描述为在其他元素或者特征“之下”或者“下方”或者“下面”的元素将定向在其它元素或者特征“之上”。因此，示例性术语“之下”和“下面”可以涵盖之上和之下的定向。
应当理解，术语“第一”、“第二”、“第三”等在本文中用于区分一个元件与另一个元件，并且元件不受这些术语限制。因此，在另一示例性实施例中，示例性实施例中的“第一”元件可以被描述为“第二”元件。
将进一步理解，本领域普通技术人员将理解，当将两个部件或方向描述为基本上彼此平行或垂直延伸时，两个部件或方向精确地彼此平行或垂直延伸，或者在测量误差内大致平行或彼此垂直地延伸。
如本文中使用的，单数形式“一”、“一个”和“所述”意图还包括复数形式，除非上下文明确地给出相反的指示。
图1A是示出根据本发明构思的示例性实施例的半导体模块的顶表面的俯视图。图1B是示出图1A的半导体模块的上凸片和上封装之间的电连接的俯视图。图1C是沿图1A的线I-I'截取的截面图。图1D是图1A的区域II的放大图。图1E是沿图1D的线III-III'截取的截面图。图1F是沿图1D的线IV-IV'截取的截面图。图1G是示出图1A的半导体模块的底表面的仰视图。图1H是示出下凸片和下封装之间的电连接的仰视图。
参照图1A至图1H，半导体模块1可以包括模块衬底100、上凸片210、220和230、半导体封装310、半导体器件320、上封装400、无源元件600、下凸片211、221和231以及下封装401。上凸片210、220和230以及下凸片211、221和231在本文中也可称为接触端子。
模块衬底100可以是具有电路图案的印刷电路板(PCB)。模块衬底100可以具有彼此相对的顶表面100a和底表面100b。模块衬底100可以具有第一侧101、第二侧102、第三侧103和第四侧104。模块衬底100的第一侧101和第二侧102可以彼此相对，并且可以沿第一方向D1延伸。第一方向D1可以基本上平行于模块衬底100的顶表面100a，并且第二方向D2可以基本上平行于模块衬底100的顶表面100a并且基本垂直于第一方向D1。第三方向D3可以基本上平行于模块衬底100的顶表面100a，并且可以指示与第一方向D1相反的方向。模块衬底100的第三侧103可以与第一侧101和第二侧102相邻，模块衬底100的第三侧103和第四侧104可以彼此相对，并且模块衬底100的第三侧103和第四侧104可以在第二方向D2上延伸。
上凸片210、220和230可以设置在模块衬底100的顶表面100a上。上凸片210、220和230可以与模块衬底100的第一侧101相邻地设置。上凸片210、220和230可以对齐并沿第一方向D1布置，从而形成在第一方向D1上延伸的行。在平面图的角度，上凸片210、220和230中的每一个可以具有与第二方向D2基本平行的长轴。例如，上凸片210、220和230中的每一个可以在第二方向D2上纵长延伸。上凸片210、220和230可以包括金属，例如铜或铝。如图1C所示，上凸片210、220和230可以是模块衬底100的导电图案的由钝化层109暴露的部分。然而，本发明构思的示例性实施例不限于此。
上凸片210、220和230可以包括第一上凸片210、第二上凸片220和第三上凸片230。上凸片210、220和230的功能和布置可以是标准化的。例如，上凸片210、220和230的功能和布置可以满足联合电子设备工程委员会(JEDEC)标准。第一上凸片210可以比第二上凸片220和第三上凸片230更靠近模块衬底100的第三侧103。第二上凸片220可以比第三上凸片230更靠近模块衬底100的第四侧104。第一上凸片210和第二上凸片220可以用作数据信号的输入/输出端子。在平面图的角度，第三上凸片230可以设置在第一上凸片210和第二上凸片220之间。第三上凸片230可以用作命令/地址(C/A)信号的传输路径。
半导体封装310可以安装在模块衬底100的顶表面100a上。在平面图的角度，半导体封装310可以设置在模块衬底100的顶表面100a的中心区域中。半导体封装310可以用作逻辑封装或缓冲封装。如图1C所示，半导体封装310可以包括第一封装衬底311、第一半导体芯片312和第一模制图案313。第一封装衬底311可以是例如PCB或重分布层。第一半导体芯片312可以安装在第一封装衬底311上。第一半导体芯片312可以包括逻辑电路，并且可以用作例如逻辑芯片或缓冲芯片中的至少一个。第一模制图案313可以设置在第一封装衬底311上，并且可以密封第一半导体芯片312。至少一个连接端子500可以设置在模块衬底100和第一封装衬底311之间，并且可以连接模块衬底100和半导体封装310。连接端子500可以包括例如柱、凸块或焊球中的至少一种。连接端子500可以包括导电材料。第一半导体芯片312可以通过第一封装衬底311和连接端子500电连接到模块衬底100中的互连线150。互连线150可以包括导电图案和通孔。
半导体封装310可以通过模块衬底100中的互连线150电连接到第三上凸片230。因此，命令/地址信号可以在第三上凸片230和第一半导体芯片312之间传输。半导体封装310可以通过模块衬底100中的互连线150电连接到上封装400和下封装401。半导体封装310可以控制上封装400和下封装401。这里，应当理解，当元件或组件电连接到模块衬底100时，它可以电连接到模块衬底100中的互连线150。互连线150在图1C中示意性地示出。应该理解，互连线150的布置和形状可以进行各种修改。为了便于说明，在除图1C之外的图中省略了互连线150。
半导体器件320可以安装在模块衬底100的顶表面100a上。在平面图的角度，半导体器件320可以与半导体封装310间隔开。半导体器件320可以包括例如串行存在检测(SPD)芯片。例如，与半导体模块1有关的信息可以存储在半导体器件320的SPD芯片中。与半导体模块1有关的信息可以包括例如指示半导体模块1的存储器类型和/或访问存储器的定时(timing)的信息。在示例性实施例中，SPD芯片可以用作半导体器件320。在这种情况下，SPD芯片可以直接安装在模块衬底100的顶表面100a上。在示例性实施例中，包括SPD芯片在内的封装可以用作半导体器件320。在这种情况下，半导体器件320可以包括第二封装衬底、安装在第二封装衬底上的SPD芯片、以及覆盖第二封装衬底上的SPD芯片的第二模制图案。半导体器件320可以通过模块衬底100电连接到半导体封装310。
上封装400可以安装在模块衬底100的顶表面100a上。上封装400可以与半导体封装310、半导体器件320和上凸片210、220和230间隔开。上封装400可以彼此间隔开。每个上封装400可以是存储器封装。上封装400可以彼此相同。例如，上封装400可以彼此具有相同的平面区域、相同的形状和相同的存储容量。每个上封装400可以包括上衬底470、上半导体芯片480和上模制层490。上半导体芯片480可以是存储器芯片。例如，上半导体芯片480可以包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)或磁随机存取存储器(MRAM)。上半导体芯片480可以安装在上衬底470上。上模制层490可以设置在上衬底470上，并且可以覆盖上半导体芯片480。上连接端子501可以设置在模块衬底100和上封装400之间。每个上连接端子501可以包括例如柱、凸块或焊球中的至少一个。上封装400可以通过上连接端子501电连接到模块衬底100。
如图1A和图1B所示，上封装400可以沿多个行X1和X2布置。行X1和行X2中的每一个可以在第一方向D1上延伸。行X1和行X2中的每一个可以包括多个上封装400。在图1B中，上连接端子501与第一上凸片210和第二上凸片220之间的实线示意性地表示上封装400与第一上凸片210和第二上凸片220之间的电连接。上封装400可以通过模块衬底100以及第一上凸片210和第二上凸片220向外部系统或设备发送信号/从外部系统或设备接收信号。上封装400与第一上凸片210和第二上凸片220之间的信号可以是数据(DQ)信号。随着上封装400与第一上凸片210和第二上凸片220之间的信号路径的长度减小，可以改善半导体模块1的操作速度和可靠性。高容量存储器封装可以用作上封装400。
在示例性实施例中，上封装400可以在第二方向D2上移位。例如，在示例性实施例中，上封装400可以设置成使得上封装400和上凸片210、220和230之间的最小距离A10可以小于上封装400和模块衬底100的第二侧102之间的最小距离A20。因此，可以减小上封装400与第一上凸片210和第二上凸片220之间的信号路径的长度。
上封装400可以包括第一封装410和第二封装420。第一封装410可以对应于设置在第一行X1中的上封装400，并且第二封装420可以对应于设置在第二行X2中的上封装400。第二封装420可以比第一封装410更靠近模块衬底100的第一侧101和上凸片210、220和230。第二封装420的数量可以等于第一封装410的数量。然而，本发明构思的示例性实施例不限于此。每个第二封装420可以具有基本平行于第一方向D1的长轴。例如，每个第二封装420的宽度W可以大于每个第二封装420的长度L.因此，可以进一步减小第二封装420与第一上凸片210和第二上凸片220之间的信号路径的长度。这里，部件的宽度可以指的是部件在第一方向D1上的两端之间的距离，并且部件的长度可以指的是部件在第二方向D2上的两端之间的距离。
一些上封装400可以构成第一组G10，而其他上封装400可以构成第二组G20。在平面图的角度，第一组G10的上封装400可以设置在半导体封装310和模块衬底100的第三侧103之间。如图1B所示，第一组G10的上封装400可以通过模块衬底100电连接到第一上凸片210。在示例性实施例中，第一组G10的上封装400没有电连接到第二上凸片220和第三上凸片230。参照第一组G10的上封装400，信号路径S10(参见图1B)的长度可以对应于最大信号路径长度，信号路径S10位于与模块衬底100的第四侧104最靠近的第一封装410与连接到该第一封装410的第一上凸片210之间。
在示例性实施例中，参考第一组G10的上封装400，第一封装410可以在第一方向D1上相对于第二封装420移位。例如，在示例性实施例中，上封装400可以设置成使得模块衬底100的第三侧103与第一封装410之间的最小距离B10可以小于模块衬底100的第三侧103与第二封装420之间的最小距离B20。
这里，当一些上封装400被描述为在某个方向上相对于其他上封装400移位时，应该理解的是，一些上封装400和另一个上封装400可以布置成使得一些上封装400和其他上封装400在某个方向上彼此不对齐。例如，参照图1A和图1B，在示例性实施例中，设置在第一行X1中的第一封装410和设置在第二行X2中的第二封装420在第一方向D1上不彼此对齐。例如，设置在第一行X1中的第一封装410的边界不与设置在第二行X2中的第二封装420的边界对齐。
此外，在示例性实施例中，第一封装410和第二封装420未对齐，使得与模块衬底100的第三侧103最靠近的第一封装410和第三侧103之间的距离不同于与模块衬底100的第三侧103的最靠近第二封装420和第三侧103之间的距离。例如，如图1A和图1B所示，在示例性实施例中，模块衬底100的第三侧103和最接近的第一封装410之间的最小距离B10可以小于模块衬底100的第三侧103和最近的第二封装420之间的最小距离B20。
尽管设置在第一行X1中的第一封装410和设置在第二行X2中的第二封装420的取向在图1A和图1B中是不同的，但是示例性实施例不限于此。例如，在示例性实施例中，设置在第一行X1中的第一封装410和设置在第二行X2中的第二封装420可以以相同的取向设置，并且彼此不对齐。
参考第一组G10的上封装400，第一封装410的数量可以等于第二封装420的数量。仍然参考第一组G10的上封装400，在示例性实施例中，上封装400可以设置成使得模块衬底100的第三侧103与第一封装410之间的最大距离可以小于模块衬底100的第三侧103与第二封装420之间的最大距离。因此，根据示例性实施例，可以减小与模块衬底100的第四侧104最靠近的第一封装410和与该第一封装410连接的第一上凸片210之间的信号路径S10的长度。结果，根据示例性实施例，可以减小第一上凸片210和第一组G10的上封装400之间的最大信号路径长度。
在示例性实施例中，在第一组G10中，第一封装410在第二方向D2上相对于第二封装420未对齐，并且在第二组G20中，第一封装410在第二方向D2上相对于第二封装420未对齐。
在平面图的角度，第二组G20的上封装400可以设置在半导体封装310和模块衬底100的第四侧104之间。第二组G20的上封装400可以通过模块衬底100电连接到第二上凸片220。在示例性实施例中，第二组G20的上封装400不电连接到第一上凸片210和第三上凸片230。参照第二组G20的上封装400，信号路径S20(参见图1B)的长度可以对应于最大信号路径长度，信号路径S20位于与模块衬底100的第三侧103最靠近的第一封装410与连接到其上的第二上凸片220之间。在示例性实施例中，参考第二组G20的上封装400，第一封装410可以在第三方向D3上相对于第二封装420移位。例如，在示例性实施例中，上封装400可以设置成使得模块衬底100的第四侧104与第二组G20的第一封装410之间的最小距离C10可以小于模块衬底100的第四侧104与第二组G20的第二封装420的之间的最小距离C20。参考第二组G20的上封装400，第一封装410的数量可以等于第二封装420的数量。仍然参考第二组G20的上封装400，在示例性实施例中，上封装400可以设置成使得模块衬底100的第四侧104与第一封装410之间的最大距离可以小于模块衬底100的第四侧104与第二封装420之间的最大距离。结果，根据示例性实施例，可以减小第二上凸片220和第二组G20的上封装400之间的最大信号路径长度。
如图1A所示，模块衬底100可以包括第一区域R1、第二区域R2和第三区域R3。模块衬底100的第一区域R1可以设置在第一封装410和上凸片210、220和230之间。模块衬底100的第二区域R2可以设置在第一封装410和第二封装420之间。模块衬底100的第三区域R3中的一个第三区域R3可以设置在模块衬底100的第三侧103与第一组G10的第一封装410中的最外面的一个第一封装410之间，以及设置在模块衬底100的第三侧103与第一组G10的第二封装420中最外面的一个第二封装420之间。模块衬底100的第三区域R3中的另一第三区域R3可以设置在模块衬底100的第四侧104与第二组G20的第一封装410中的最外面的一个第二封装420之间，以及设置在模块衬底100的第四侧104与第二组G20的第二封装420中的最外面的一个第二封装420之间。
无源元件600可以安装在模块衬底100的顶表面100a上。无源元件600可以包括例如电阻器、电容器或电感器中的至少一个。无源元件600可以设置为多个，并且在平面图的角度，无源元件600中的至少一个可以与上封装400中的一个重叠。无源元件600可以包括第一无源元件610、第二无源元件620和第三无源元件630。下面将描述无源元件600和上封装400的布置。为了便于解释和说明，将参考图1D、图1E和图1F描述单个上封装。
如图1A、图1D和图1E所示，第一无源元件610可以包括彼此连接的第一部分610A和第二部分610B。在示例性实施例中，在平面图的角度，第一无源元件610的第一部分610A与上封装400中的一个重叠，并且第一无源元件610的第二部分610B不与上封装400重叠。在示例性实施例中，在平面图的角度，第一无源元件610的第二部分610B可以与模块衬底100的第一区域R1重叠(参见图1D)。在示例性实施例中，如图1A所示，在平面图的角度，第一无源元件610的第二部分610B与模块衬底100的第二区域R2重叠。在示例性实施例中，在平面图的角度，第一无源元件610的第二部分610B与模块衬底100的第三区域R3重叠。如图1D和图1F所示，在示例性实施例中，在平面图的角度，第二无源元件620可以与上封装400完全重叠。例如，如图1D所示，在示例性实施例中，在平面图的角度，第一无源元件610与上封装400部分地重叠，并且第二无源元件620与上封装400完全重叠。根据示例性实施例，在平面图的角度，上封装400可以与第一无源元件610和第二无源元件620重叠，因此，可以减小半导体模块1的尺寸。
根据本发明构思的示例性实施例，由于上封装400在平面图中与第一无源元件610和第二无源元件620重叠，因此上封装400不受第一无源元件610和第二无源元件620的布置和位置的限制，而且，都可以自由地设置，而不管第一无源元件610和第二无源元件620的布置和位置如何。例如，由于上封装400与第一无源元件610和第二无源元件620重叠，因此上封装400可以在第二方向D2上进一步移位。在这种情况下，在平面图的角度，第一无源元件610的第二部分610B可以与第一区域R1或第二区域R2重叠。由于上封装400与第一无源元件610和第二无源元件620重叠，所以在第一组G10中,第一封装410可以沿第一方向D1相对于第二封装420进一步移位。在第二组G20中，第一封装410可以在第三方向D3上相对于第二封装420进一步移位。在这种情况下，在平面图的角度，第一无源元件610的第二部分610B可以与第三区域R3重叠。因此，可以减小上封装400与第一上凸片210和第二上凸片220之间的信号路径的长度，以改善半导体模块1的电特性。
第一无源元件610和第二无源元件620可以设置在模块衬底100和上封装400之间的间隙中，如图1E和图1F所示。第一无源元件610和第二无源元件620的顶表面可以设置在与上封装400的底表面相同的水平或更低的水平。第一无源元件610和第二无源元件620可以与上连接端子501间隔开。因此，可以防止在上连接端子501与第一无源元件610和第二无源元件620之间发生电短路。
可以将外力施加到上封装400上。例如，可以在制造半导体模块1的过程、转移(transfer)半导体模块1的过程和/或操作半导体模块1的过程期间将外力施加到上封装400上。上封装400的边缘部分可能通过外力被弯曲。如果上封装400的边缘部分过度弯曲，则上封装400可能被损坏。然而，根据本发明构思的示例性实施例，在平面图的角度，第一无源元件610和/或第二无源元件620可以与上封装400的边缘部分重叠。例如，第一无源元件610可以设置在上封装400的边缘部分的底表面和模块衬底100的顶表面100a之间。因此，在示例性实施例中，可以防止上封装400过度弯曲。
如图1E和图1F所示，第一焊盘151和第二焊盘152可以设置在模块衬底100的顶表面100a上。第一焊盘151和第二焊盘152可以包括例如诸如金属的导电材料。在示例性实施例中，第一无源元件610和第二无源元件620中的每一个可以包括彼此间隔开的第一电极601和第二电极602。第二电极602可以与第一电极601电隔离。绝缘体603可以设置在第一电极601与第二电极602之间。然而，无源元件600的结构和组件不限于此，并且可以进行各种修改。第一连接部分510可以设置在第一电极601和第一焊盘151之间。第一电极601可以通过第一连接部分510电连接到模块衬底100。第二连接部分520可以设置在第二电极602和第二焊盘152之间。第二电极602可以通过第二连接部分520电连接到模块衬底100。
第一连接部分510、第二连接部分520和上连接端子501可以包括例如焊料材料。焊料材料可以包括例如锡、银、金或铋中的至少一种。在示例性实施例中，第一连接部分510的形成可以包括：在第一焊盘151和第一电极601之间设置焊料材料；以及焊接焊料材料。第二连接部分520的形成可以包括：在第二焊盘152和第二电极602之间设置焊料材料，并且焊接焊料材料。形成上连接端子501可以包括：在模块衬底100和上封装400之间提供焊料材料，并且焊接焊料材料。第一连接部分510、第二连接部分520和上连接端子501可以使用单个焊接过程形成。焊接过程可以通过热处理进行。在焊接过程中，第一电极601和/或第二电极602可能够通过焊料材料与电极601和602之间的张力而与模块衬底100过度间隔开。在这种情况下，第一连接部分510和/或第二连接部分520的形成可能是困难的。
然而，根据本发明构思的示例性实施例，上封装400的底表面可以设置在第一无源元件610上。在安装第一无源元件610的过程中，上封装400可以防止第一无源元件610的第一电极601和/或第二电极602与模块衬底100过度间隔开。因此，第一连接部分510和第二连接部分520可以分别充分地连接到第一电极601和第二电极602。类似地，上封装400可以设置在第二无源元件620的顶表面上。结果，可以防止第二无源元件620的第一电极601和/或第二电极602与模块衬底100过度间隔开。
再次参照图1A，在示例性实施例中，在平面图的角度，第三无源元件630不与上封装400重叠，而是与上封装400间隔开。第三无源元件630可以设置在模块衬底100的第一区域R1、第二区域R2和第三区域R3中的一个中。备选地，在平面图的角度，第三无源元件630可以设置在第一封装410之间。在示例性实施例中，可以省略第三无源元件630。在示例性实施例中，可以省略第一无源元件610和第二无源元件620中的一个。
下凸片211、221和231可以设置在模块衬底100的底表面100b上，如图1G和图1H所示。如图1C所示，下凸片211、221和231可以是模块衬底100的导电图案的由设置在底表面100b上的钝化层109暴露的部分。然而，本发明构思的示例性实施例不限于此。下凸片211、221和231可以包括金属。下凸片211、221和231的平面布置可以对应于上凸片210、220和230的平面布置。例如，下凸片211、221和231可以与模块衬底100的第一侧101相邻。下凸片211、221和231可以彼此间隔开并且可以彼此电隔离。下凸片211、221和231可以包括第一下凸片211、第二下凸片221和第三下凸片231。第一下凸片211可以比第二下凸片221和第二下凸片231更靠近模块衬底100的第三侧103。第二下凸片221可以比第三下凸片231更靠近模块衬底100的第四侧104。第一下凸片211和第二下凸片221可以用作下封装401的数据信号的输入/输出端子。第三下凸片231可以设置在第一下凸片211和第二下凸片221之间。第三下凸片231可以用作命令/地址信号的传输路径。
每个下封装401可以是存储器封装。例如，下封装401可以彼此具有相同的尺寸、相同的形状和相同的存储容量。在示例性实施例中，下封装401可以与上封装400具有相同的尺寸、相同的形状和相同的存储容量。每个下封装401可以包括下衬底471、下半导体芯片481和下模制层491，如图1C所示。下半导体芯片481可以是存储器芯片。下半导体芯片481可以安装在下衬底471上。下半导体芯片481的类型可以与上半导体芯片480的类型相同。然而，本发明构思的示例性实施例不限于此。下模制层491可以设置在下衬底471上并且可以覆盖下半导体芯片481。下连接端子502可以设置在模块衬底100和下封装401之间。下封装401可以通过下连接端子502电连接到模块衬底100。
下封装401可以与下凸片211、221和231间隔开。下封装401的平面布置可以对应于上封装400的平面布置。例如，如图1G和图1H所示，下封装401可以沿多个行X1'和X2'布置。行X1'和行X2'中的每一个可以在第一方向D1上延伸。行X1'和行X2'中的每一个可以包括多个下封装401。例如，行X1'可以包括上封装411，并且行X2'可以包括上封装421(参见图1G和图1H)。第二行X2'中的下封装401的数量可以等于第一行X1'中的下封装401的数量。下封装401可以通过第一下凸片211和第二下凸片221向外部系统或设备发送信号/从外部系统或设备接收信号。随着下封装401与第一下凸片211和第二下凸片221之间的信号路径的长度减小，可以改善半导体模块1的操作速度和可靠性。下封装401与第一下凸片211和第二下凸片221之间的信号可以是数据(DQ)信号。在示例性实施例中，下封装401可以在第二方向D2上移位。例如，在示例性实施例中，下封装401可以设置成使得下封装401和下凸片211、221和231之间的最小距离A11可以小于下封装401和模块衬底100的第二侧102之间的最小距离A21。因此，可以减小下封装401与第一下凸片211和第二下凸片221之间的信号路径的长度。
第二行X2'的下封装401可以比第一行X1'的下封装401更靠近下凸片211、221和231。第二行X2'的每个下封装401可以具有与第一方向D1基本平行的长轴。例如，第二行X2'的每个下封装401的宽度可以大于第二行X2'的每个下封装401的长度。因此，下封装401可以更靠近下凸片211、221和231。结果，可以减小下封装401与第一下凸片211和第二下凸片221之间的信号路径的长度。第一行X1'的每个下封装401可以具有与第二方向D2基本平行的长轴。例如，第一行X1'的每个下封装401可以在第二方向D2上纵长延伸。
因此，在示例性实施例中，第二行X2'的每个下封装401的取向可以与第一行X1'的每个下封装401的取向不同。
一些下封装401可以构成第一组G11，而其他下封装401可以构成第二组G21。在平面图的角度，第一组G11的下封装401可以更靠近模块衬底100的第三侧103而不是模块衬底100的第四侧104。在图1H中，下连接端子502与第一下凸片211和第二下凸片221之间的实线示意性地表示下封装401与第一下凸片211和第二下凸片221之间的电连接。在示例性实施例中，第一组G11的下封装401可以通过模块衬底100电连接到第一下凸片211，并且第一组G11的下封装401不电连接到第二下凸片221和第三下凸片231。
在第一组G11的下封装401中，信号路径S11(参见图1H)的长度可以对应于最大信号路径长度，信号路径S11位于与第四侧104最靠近的第一行X1'的下封装401与连接到该下封装401的第一下凸片211之间。在示例性实施例中，在第一组G11的下封装401中，第一行X1'的下封装401可以在第一方向D1上相对于第二行X2'的下封装401移位。例如，模块衬底100的第三侧103与第一行X1'的下封装401之间的最小距离B11可以小于模块衬底100的第三侧103与第二行X2'的下封装401之间的最小距离B21。在第一组G11中，第一行X1'的下封装401的数量可以等于第二行X2'的下封装401的数量。在第一组G11中，模块衬底100的第三侧103与第一行X1'的下封装401之间的最大距离可以小于模块衬底100的第三侧103与第二行X2'的下封装401之间的最大距离。因此，在示例性实施例中，可以减小第一下凸片211和第一组G11的下封装401之间的最大信号路径长度。
在平面图的角度，第二组G21的下封装401可以更靠近模块衬底100的第四侧104而不是模块衬底100的第三侧103。在示例性实施例中，第二组G21的下封装401可以通过模块衬底100电连接到第二下凸片221，并且第二组G21的下封装401不电连接到第一下凸片211和第三下凸片231。在第二组G21的下封装401中，信号路径S21(参见图1H)的长度可以对应于最大信号路径长度，信号路径S21在与第三侧103最靠近的第一行X1'的下封装401与连接到该下封装401的第二下凸片221之间。在示例性实施例中，在第二组G21的下封装401中，第一行X1'的下封装401可以在第三方向D3上相对于第二行X2'的下封装401移位。例如，模块衬底100的第四侧104与第一行X1'的下封装401之间的最小距离C11可以小于模块衬底100的第四侧104与第二行X2'的下封装401之间的最小距离C21。因此，在示例性实施例中，可以减小第二下凸片221与第二组G21的下封装401之间的最大信号路径长度。
在示例性实施例中，半导体封装310、半导体器件320和无源元件600未设置在模块衬底100的底表面100b上。
在示例性实施例中，上封装400和下封装401的总数可以是2n+A，其中n是等于或大于1的整数，并且A是等于或大于0的整数。上封装400和下封装401中的一些可以用作存储器封装。例如，用作存储器封装的上封装400和下封装401的总数可以是2n。其他上封装400和下封装401可以用作初步(preliminary)存储器封装，其被布置用于不操作存储器封装的情况。例如，当激活存储器封装时，可以停用初步存储器封装。初步存储器封装的总数可以是A。然而，上封装400和下封装401的数量和功能不限于此。
图1I是示出根据本发明构思的示例性实施例的设置在半导体模块中的上封装和第一无源元件之一的截面图。
在下文中，为了便于解释，将描述单个上封装。另外，为了便于解释，可以省略先前描述的组件和技术特征的进一步描述。
参考图1E和图1I，上封装400可以包括上衬底470、上半导体芯片480和上模制层490。上衬底470可以包括绝缘层和金属图案475。金属图案475可以设置在绝缘层中并且可以用作电连接路径。一些金属图案475可以在上衬底470的侧壁处暴露。上衬底470的侧壁可以对应于上封装400的侧壁400s的下部分。上半导体芯片480可以被上模制层490密封，因此，在示例性实施例中，上半导体芯片480不在上封装400的侧壁400s处暴露。上模制层490的侧壁可以对应于上封装400的侧壁400s的上部分。上模制层490可以包括例如绝缘聚合物。
如上所述，第一无源元件610的一部分可以与上封装400重叠。在示例性实施例中，在平面图的角度，第一无源元件610可以与上封装400的侧壁400s重叠。第一无源元件610可以设置在模块衬底100和上衬底470之间。第一无源元件610可以与金属图案475的暴露部分间隔开。例如，在示例性实施例中，在平面图的角度，金属图案475的暴露表面不与第一无源元件610重叠。因此，即使在制造半导体模块1的过程中发生微小误差，也可以防止在第一无源元件610与金属图案475的暴露部分之间发生电短路。例如，在示例性实施例中，第一无源元件610的电极601和602中的一个和/或连接部分510和520中的一个不与金属图案475的暴露表面接触。
图2是对应于图1D的线III-III'的截面图，并且示出了根据本发明构思的示例性实施例的第二无源元件的安装。
在下文中，为了便于解释，将描述单个上封装。另外，为了便于解释，可以省略先前描述的组件和技术特征的进一步描述。
参考图1A、图1D和图2，在示例性实施例中，在平面图的角度，第二无源元件620可以与上封装400重叠。然而，与图1F的示例性实施例不同，第二无源元件620可以安装在上封装400的底表面上，如图2所示。
导电焊盘473、第一焊盘151和第二焊盘152可以设置在上封装400的底表面上。导电焊盘473、第一焊盘151和第二焊盘152可以包括诸如金属的导电材料。导电焊盘473可以连接到上连接端子501。
第一焊盘151和第二焊盘152可以与导电焊盘473间隔开。第一连接部分510可以设置在第一焊盘151和第二无源元件620的第一电极601之间。第二连接部分520可以设置在第二焊盘152和第二无源元件620的第二电极602之间。第二无源元件620可以通过第一连接部分510和第二连接部分520电连接到上封装400。第二无源元件620可以与模块衬底100的顶表面100a间隔开。例如，如图2所示，在示例性实施例中，第二无源元件620设置在上封装400的底表面上，并且在第二无源元件620与模块衬底100的顶表面100a之间存在空间。
图3A是对应于图1D的线III-III'的截面图，并且示出了根据本发明构思的示例性实施例的半导体模块。
图3B是对应于图1D的线IV-IV'的截面图，并且示出了根据本发明构思的示例性实施例的半导体模块。
在下文中，为了便于解释，将描述单个上封装。另外，为了便于解释，可以省略先前描述的组件和技术特征的进一步描述。
参考图1A、图1D和图3A，在示例性实施例中，第一支撑部分710可以设置在第一无源元件610和上封装400之间。第一支撑部分710可以与第一无源元件610和上封装400物理接触。第一支撑部分710可以包括绝缘材料，并且在示例性实施例中，第一支撑部分710不电连接到第一无源元件610和上封装400。第一支撑部分710和第一无源元件610的配置可以防止上封装400弯曲或翘曲。
参考图1A、图1D和图3B，在示例性实施例中，第二支撑部分720可以设置在第二无源元件620和上封装400之间。第二支撑部分720可以与第二无源元件620和上封装400物理接触。第二支撑部分720可以包括绝缘材料，并且在示例性实施例中，第二支撑部分720不电连接到第二无源元件620和上封装400。第二支撑部分720和第二无源元件620的配置可以防止上封装400弯曲或翘曲。
根据本发明构思的示例性实施例，在平面图的角度，无源元件的至少一部分可以与上封装中的一个重叠。此外，可以调整上封装的布置以减小凸片和上封装之间的信号路径的长度。因此，可以改善半导体模块的操作速度和可靠性。此外，半导体模块可以具有高容量。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。

Claims (20)

1.一种半导体模块，包括：
模块衬底，具有在第一方向上延伸的第一侧；
多个上封装，设置在所述模块衬底的顶表面上，并且被布置成在所述第一方向上延伸的多个行；以及
无源元件，设置在所述模块衬底的所述顶表面上，
其中，在平面图的角度，所述无源元件的至少一部分与所述多个上封装中的一个上封装重叠，并且
其中，属于所述多个行的第一行的上封装被布置成在所述第一方向上相对于属于所述多个行的第二行的上封装移位。
2.根据权利要求1所述的半导体模块，还包括：
多个凸片，与所述第一侧相邻地设置在所述模块衬底的所述顶表面上。
3.根据权利要求2所述的半导体模块，其中，所述无源元件包括：
第一部分，与所述一个上封装重叠；以及
第二部分，不与所述多个上封装重叠。
4.根据权利要求3所述的半导体模块，其中，所述模块衬底包括：
第一区域，在平面图的角度，设置在所述凸片与所述第二行的上封装之间；
第二区域，设置在所述第一行的上封装与所述第二行的上封装之间；以及
第三区域，设置在所述模块衬底的另一侧与所述第一行的最外面的上封装之间，以及设置在所述另一侧与所述第二行的最外面的上封装之间，
其中，在平面图的角度，所述无源元件的所述第二部分与所述模块衬底的所述第一区域、所述第二区域和所述第三区域中的至少一个重叠，
其中，所述第二行的上封装比所述第一行的上封装更靠近所述多个凸片，并且
其中，所述模块衬底的所述另一侧在与所述第一方向不同的方向上延伸，并且与所述第一侧相邻。
5.根据权利要求2所述的半导体模块，
其中，所述第一行的上封装具有与第二方向平行的长轴，
其中，所述第二行的上封装具有与所述第一方向平行的长轴，
其中，所述第二行的上封装比所述第一行的上封装更靠近所述多个凸片，并且
其中，所述第二方向垂直于所述第一方向。
6.根据权利要求2所述的半导体模块，
其中，所述多个凸片与所述多个上封装之间的最小距离小于所述模块衬底的第二侧与所述多个上封装之间的最小距离，并且
其中，所述模块衬底的第二侧与所述第一侧相对。
7.根据权利要求1所述的半导体模块，还包括：
多个下封装，设置在所述模块衬底的底表面上，并且被布置成在所述第一方向上延伸的多个附加行，
其中，属于所述多个附加行的第一行的下封装被布置成在所述第一方向上相对于属于所述多个附加行的第二行的下封装移位。
8.根据权利要求1所述的半导体模块，其中，所述多个上封装中的每一个包括：
封装衬底；
存储器芯片，在所述封装衬底上；以及
模制层，在所述封装衬底上覆盖所述存储器芯片。
9.根据权利要求1所述的半导体模块，还包括：
连接部分，设置在所述一个上封装与所述无源元件之间，
其中，所述无源元件通过所述连接部分连接到所述一个上封装。
10.一种半导体模块，包括：
模块衬底，具有第一侧、与所述第一侧相对的第二侧、与所述第一侧相邻的第三侧以及与所述第三侧相对的第四侧；
多个凸片，与所述第一侧相邻地设置在所述模块衬底的顶表面上；
多个存储器封装，安装在所述模块衬底的所述顶表面上，并且被布置成在第一方向上延伸的多个行；以及
无源元件，安装在所述模块衬底的所述顶表面上，
其中，所述模块衬底的所述第一侧在所述第一方向上延伸，
其中，在平面图的角度，所述无源元件的至少一部分与所述多个存储器封装中的一个存储器封装重叠，
其中，所述多个存储器封装包括：
多个第一封装，在平面图中设置在属于所述多个行的第一行中；以及
多个第二封装，在平面图中设置在属于所述多个行的第二行中，其中，所述多个第二封装比所述多个第一封装更靠近所述多个凸片，
其中，所述第三侧与所述多个第一封装之间的最小距离小于所述第三侧与所述多个第二封装之间的最小距离，并且
其中，所述第四侧与所述多个第一封装之间的最小距离小于所述第四侧与所述多个第二封装之间的最小距离。
11.根据权利要求10所述的半导体模块，
其中，所述多个存储器封装中的至少一个存储器封装属于第一组，并且所述多个存储器封装中的其他存储器封装属于第二组，并且所述第二组的存储器封装比所述第一组的存储器封装更靠近所述模块衬底的所述第四侧，
其中，所述多个凸片包括：
多个第一凸片，与所述第三侧相邻；以及
多个第二凸片，比所述多个第一凸片更靠近所述第四侧，
其中，所述多个第一凸片电连接到所述第一组的所述存储器封装，并且所述多个第二凸片电连接到所述第二组的所述存储器封装。
12.根据权利要求11所述的半导体模块，
其中，在所述第一组中，所述多个第一封装在所述第一方向上相对于所述多个第二封装移位，并且在所述第二组中，所述多个第一封装在与所述第一方向相反的方向上相对于所述多个第二封装移位。
13.根据权利要求12所述的半导体模块，还包括：
逻辑封装，安装在所述模块衬底的所述顶表面上，
其中，在平面图的角度，所述逻辑封装设置在所述第一组的所述存储器封装与所述第二组的所述存储器封装之间。
14.根据权利要求13所述的半导体模块，其中，所述多个凸片还包括：
第三凸片，设置在所述多个第一凸片与所述多个第二凸片之间，其中，所述第三凸片电连接到所述逻辑封装。
15.根据权利要求13所述的半导体模块，还包括：
半导体器件，安装在所述模块衬底的所述顶表面上，其中，所述半导体器件包括串行存在检测芯片。
16.一种半导体模块，包括：
模块衬底，具有在第一方向上延伸的第一侧和在所述第一方向上延伸的第二侧；
多个凸片，与所述第一侧相邻地设置在所述模块衬底的顶表面上；
多个存储器封装，安装在所述模块衬底的所述顶表面上，并且被布置成在所述第一方向上延伸的多个行；以及
无源元件，安装在所述模块衬底的所述顶表面上，
其中，在平面图的角度，所述无源元件的至少一部分与所述多个存储器封装中的一个存储器封装重叠，
其中，所述多个存储器封装包括：
多个第一封装，在平面图中设置在属于所述多个行的第一行中；以及
多个第二封装，在平面图中设置在属于所述多个行的第二行中，
其中，所述多个第二封装比所述多个第一封装更靠近所述多个凸片，所述多个第一封装中的每一个具有与第二方向平行的长轴，并且所述多个第二封装中的每一个具有与所述第一方向平行的长轴，所述第二方向垂直于所述第一方向。
17.根据权利要求16所述的半导体模块，其中，所述无源元件包括：
第一部分，在平面图的角度，与所述一个存储器封装重叠；以及
第二部分，连接到所述第一部分，其中，所述第二部分不与所述多个存储器封装重叠。
18.根据权利要求17所述的半导体模块，其中，所述模块衬底包括：
第一区域，在平面图的角度，设置在所述多个凸片与所述多个第二封装之间；
第二区域，设置在所述第一封装与所述第二封装之间；以及
第三区域，设置在所述模块衬底的第三侧与所述多个第一封装中的最外面一个之间，以及设置在所述第三侧与所述多个第二封装中的最外面一个之间，
其中，在平面图的角度，所述无源元件的第二部分与所述模块衬底的所述第一区域、所述第二区域和所述第三区域中的一个重叠，并且所述第三侧与所述第一侧相邻。
19.根据权利要求16所述的半导体模块，
其中，所述模块衬底还具有与所述第一侧相邻的第三侧以及与所述第三侧相对的第四侧，并且
其中，所述第三侧与所述多个第一封装之间的最小距离小于所述第三侧与所述多个第二封装之间的最小距离。
20.根据权利要求19所述的半导体模块，其中，所述第四侧与所述多个第一封装之间的最小距离小于所述第四侧与所述多个第二封装之间的最小距离。
CN201910303982.4A 2018-04-27 2019-04-16 半导体模块 Pending CN110416169A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180049006 2018-04-27
KR10-2018-0049006 2018-04-27
KR1020180097116A KR102560781B1 (ko) 2018-04-27 2018-08-21 반도체 모듈
KR10-2018-0097116 2018-08-21

Publications (1)

Publication Number Publication Date
CN110416169A true CN110416169A (zh) 2019-11-05

Family

ID=66286102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910303982.4A Pending CN110416169A (zh) 2018-04-27 2019-04-16 半导体模块

Country Status (3)

Country Link
US (1) US10952327B2 (zh)
EP (1) EP3561868A3 (zh)
CN (1) CN110416169A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009667A (ko) * 2020-07-16 2022-01-25 삼성전자주식회사 로봇이 구비된 반도체 모듈 검사장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727513A (en) * 1983-09-02 1988-02-23 Wang Laboratories, Inc. Signal in-line memory module
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
BE1016348A4 (nl) 2005-06-23 2006-08-01 Dredging Int Inrichting en werkwijze voor het zuigmondwisselen.
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
KR20070030518A (ko) 2005-09-13 2007-03-16 삼성전자주식회사 수동 소자 보호용 완충 수단을 구비하는 메모리 모듈
KR20080005739A (ko) 2006-07-10 2008-01-15 삼성전자주식회사 수동소자를 보호하는 반도체 패키지 및 반도체 모듈
KR100809691B1 (ko) 2006-07-28 2008-03-06 삼성전자주식회사 수동 소자를 구비한 반도체 패키지 및 이것으로 구성되는반도체 메모리 모듈
US7983051B2 (en) * 2008-04-09 2011-07-19 Apacer Technology Inc. DRAM module with solid state disk
KR20110037402A (ko) 2009-10-06 2011-04-13 삼성전자주식회사 수동 소자, 그 수동 소자를 포함하는 반도체 모듈, 전자 회로 보드 및 전자 시스템과 그 반도체 모듈의 제조 방법 및 검사 방법
US20110079672A1 (en) 2009-10-07 2011-04-07 Hyunkyu Kim Automatic external adjustable spool braking system
KR20110041115A (ko) 2009-10-15 2011-04-21 삼성전자주식회사 비지에이 패키지의 전원 노이즈 개선 방법 및 장치
KR20110139983A (ko) 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
KR101719630B1 (ko) 2010-12-21 2017-04-04 삼성전자 주식회사 반도체 패키지 및 그를 포함하는 패키지 온 패키지
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
KR20130088924A (ko) 2012-02-01 2013-08-09 삼성전자주식회사 반도체 모듈
US9263186B2 (en) * 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
KR20150031963A (ko) 2013-09-17 2015-03-25 삼성전자주식회사 메모리 모듈 및 그것의 제조 방법
KR102157551B1 (ko) 2013-11-08 2020-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20160014862A (ko) * 2014-07-29 2016-02-12 삼성전자주식회사 어레이 레지스터 및 반도체 메모리 모듈
JP2017027541A (ja) 2015-07-28 2017-02-02 株式会社東芝 半導体装置及び電子機器
KR102497239B1 (ko) * 2015-12-17 2023-02-08 삼성전자주식회사 고속 신호 특성을 갖는 반도체 모듈
US10165682B2 (en) 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
KR102556327B1 (ko) 2016-04-20 2023-07-18 삼성전자주식회사 패키지 모듈 기판 및 반도체 모듈
KR20170138644A (ko) 2016-06-08 2017-12-18 삼성전자주식회사 Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
EP3561868A2 (en) 2019-10-30
EP3561868A3 (en) 2019-11-06
US10952327B2 (en) 2021-03-16
US20190335586A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
CN101355067B (zh) 多芯片模块的改进的电连接
CN100382290C (zh) 具有最优化的线接合配置的半导体封装
CN100541789C (zh) 使用通路和重配线的层叠封装
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
CN107316853B (zh) 半导体封装件
CN104576557A (zh) 包括插入件开口的半导体封装件装置
KR102653893B1 (ko) 반도체 패키지
CN105826307A (zh) 包含内插器的半导体封装
CN108022923A (zh) 半导体封装
CN104576546A (zh) 半导体封装件及其制造方法
CN103262237A (zh) 具有中部触点并改善热性能的增强堆叠微电子组件
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
KR102365682B1 (ko) 반도체 패키지
CN110416175A (zh) 包括与半导体晶片间隔开的桥式晶片的半导体封装
CN106298731A (zh) 电路板和包括该电路板的半导体封装件
CN107275323B (zh) 一种芯片堆栈立体封装结构
JP3818359B2 (ja) 半導体装置、回路基板及び電子機器
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
US20200035649A1 (en) Semiconductor package
CN110416169A (zh) 半导体模块
CN111863780A (zh) 封装结构及电子设备
CN106067455A (zh) 具有互连部件的半导体封装
CN202394887U (zh) 具有堆叠芯片的半导体封装结构
CN104218034A (zh) 半导体封装
US10811359B2 (en) Stack packages relating to bridge die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination