CN106298731A - 电路板和包括该电路板的半导体封装件 - Google Patents

电路板和包括该电路板的半导体封装件 Download PDF

Info

Publication number
CN106298731A
CN106298731A CN201610451074.6A CN201610451074A CN106298731A CN 106298731 A CN106298731 A CN 106298731A CN 201610451074 A CN201610451074 A CN 201610451074A CN 106298731 A CN106298731 A CN 106298731A
Authority
CN
China
Prior art keywords
circuit board
area
semiconductor chip
conductive pattern
window area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610451074.6A
Other languages
English (en)
Other versions
CN106298731B (zh
Inventor
申武燮
金原永
朴相炫
安鎭灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106298731A publication Critical patent/CN106298731A/zh
Application granted granted Critical
Publication of CN106298731B publication Critical patent/CN106298731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

公开了一种电路板和具有该电路板的半导体封装件。电路板可以包括其上安装有至少一个半导体芯片的顶表面和结合有至少一个外部端子的底表面。顶表面可以包括其上设置有电连接到半导体芯片的多个键合焊盘的上窗口区域，底表面可以包括其上设置有电连接到上导电图案的下导电图案的下窗口区域。在此，下导电图案的面积和多个键合焊盘的面积的比率可以小于或等于1.5。

Description

电路板和包括该电路板的半导体封装件
本专利申请要求于2015年6月24日提交到韩国知识产权局的第10-2015-0089891号韩国专利申请的优先权，该专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种半导体封装件，具体地，涉及电路板和包括所述电路板的半导体封装件。
背景技术
通常，制造半导体封装件的工艺可以包括在电路板(例如，PCB)上安装半导体芯片以及用模制层包封所得到的结构。当倒装芯片键合技术用来制造半导体封装件时，可以执行焊接工艺，以在电路板与半导体芯片之间形成焊球或焊料凸点。然而，半导体芯片和电路板可能因在焊接工艺中施加的热能而弯曲。在半导体芯片的翘曲方向与电路板的翘曲方向不同的情况下，会难以在半导体芯片与电路板之间适当地形成电连接。
发明内容
发明构思的示例实施例提供了一种电路板和包括该电路板的半导体封装件，所述电路板使半导体芯片适当地连接到所述电路板。
发明构思的示例实施例提供了一种被构造为抑制半导体封装件弯曲的电路板和包括该电路板的半导体封装件。
发明构思的示例实施例提供了一种被构造为关于半导体芯片的翘曲方向而弯曲的电路板和包括该电路板的半导体封装件。
在发明构思的一些方面，电路板和具有该电路板的半导体封装件可以以设置在电路板的顶表面和底表面上的某些导电图案之间的面积比率具有最优值的方式来构造，这使得抑制电路板发生翘曲成为可能。
在发明构思的一些方面，因为电路板和具有该电路板的半导体封装件被构造为抑制电路板发生翘曲，所以能够在半导体芯片与电路板之间形成良好的电连接。
在发明构思的一些方面，电路板和具有该电路板的半导体封装件可以被构造为减小电路板与半导体芯片之间的沿翘曲方向的差。
根据发明构思的示例实施例，电路板可以包括其上安装有至少第一半导体芯片的顶表面和结合有外部端子的底表面。顶表面可以包括设置有多个键合焊盘的上窗口区域，多个键合焊盘电连接到第一半导体芯片，底表面可以包括下窗口区域，在下窗口区域上，下导电图案电连接到所述多个键合焊盘中的至少第一键合焊盘。下窗口区域可以具有与上窗口区域的尺寸相同的尺寸。下导电图案可以不包括或者不接触电路板的任何焊盘、球置盘或外部端子。下导电图案占用的面积和所述多个键合焊盘中的键合焊盘占用的面积的比率可以小于或等于1.5。导电图案可以是包括沿第一方向延伸的多条第一导电线和沿不同于第一方向的第二方向延伸的多条第二导电线的网状图案。
在一些实施例中，下导电图案可以包括电连接到至少一个键合焊盘并电连接到第一半导体芯片中的一个或更多个电路元件的电力图案或接地图案，用于接收电力信号或接地信号。
在一些实施例中，上窗口区域可以仅占用顶表面的一部分，下窗口区域可以仅占用底表面的一部分。
在一些实施例中，底表面的由下窗口区域占用的部分可以与顶表面的由上窗口区域占用的部分叠置。上窗口区域可以被限定为与由多个键合焊盘形成的形状的外边界对应的区域。下窗口区域被限定为与由下导电图案形成的形状的外边界对应的区域。
在一些实施例中，底表面还可以包括其上布置有与外部端子连接的球置盘的至少一个球置盘区域，至少一个球置盘可以电连接到下导电图案。
在一些实施例中，底表面还可以包括其上布置有与外部端子连接的球置盘的两个球置盘区域，两个球置盘区域设置在底表面的相对边缘，下窗口区域可以设置在底表面的两个球置盘区域之间的中心区域。
在一些实施例中，上窗口区域可以设置在顶表面的与底表面的中心区域叠置的中心区域。
根据发明构思的示例实施例，半导体封装件可以包括：电路板，具有彼此相对的顶表面和底表面；半导体芯片，安装在电路板的顶表面上；以及多个连接端子，使电路板电连接半导体芯片。电路板可以包括：上窗口区域，其上设置有电连接到半导体芯片的多个键合焊盘，上窗口区域占用电路板的顶表面的至少一部分；以及下窗口区域，其上设置有电连接到多个键合焊盘中的至少第一键合焊盘的下导电图案，下窗口区域占用电路板的底表面的至少一部分。下导电图案可以具有阶梯或网状结构。下导电图案和所述多个键合焊盘的面积比率可以小于或等于1.5。
在一些实施例中，键合焊盘可以设置在电路板的顶表面的中心区域，下导电图案可以设置在电路板的底表面的中心区域。
在一些实施例中，电路板还可以包括设置在底表面的相对边缘处并且用设置于其间的下窗口区域彼此分开的两个球置盘区域，每个球置盘区域可以包括与外部端子连接的多个球置盘。
在一些实施例中，下导电图案可以包括电连接到设置在至少一个球置盘区域上的至少一个球置盘的电力图案或接地图案。
在一些实施例中，上窗口区域可以与下窗口区域叠置。
在一些实施例中，半导体芯片可以包括面对电路板的顶表面的第一表面和相对于第一表面的第二表面，连接端子可以设置在半导体芯片的第一表面与电路板的顶表面之间。
在一些实施例中，连接端子可以设置在与上窗口区域叠置的位置。
在一些实施例中，所述面积比率可以在0.5到1.5的范围或者在1到1.4的范围。
在一些实施例中，半导体芯片可以沿远离电路板的顶表面的方向弯曲。
在一些实施例中，电路板可以沿与半导体芯片的方向相对的方向弯曲。
在一些实施例中，电路板和半导体芯片可以被设置为在它们之间限定间隙，所述间隙在堆叠的半导体芯片与电路板的不同位置处具有不同的长度，其中，间隙长度在从电路板的边缘区域朝向电路板的中心区域的方向上增大。
在一些实施例中，电路板可以沿半导体芯片的弯曲方向相同的方向弯曲。
在一些实施例中，电路板与半导体芯片可以设置为限定这样的间隙，所述间隙在与电路板的顶表面平行的方向上厚度基本均匀。
在一些实施例中，半导体封装件还可以包括设置在电路板的顶表面上以包封半导体芯片的模制层。
根据发明构思的示例实施例，半导体封装件可以包括：电路板，包括其上设置有键合焊盘的顶表面和其上设置有电连接到至少一个键合焊盘的导电图案的底表面；半导体芯片，安装在电路板的顶表面上；以及结合到键合焊盘的连接端子，使半导体芯片电连接电路板。下导电图案和键合焊盘的面积比率可以小于或等于1.5。
在一些实施例中，电路板可以包括占用顶表面的至少一部分的上窗口区域，键合焊盘可以设置在上窗口区域中。
在一些实施例中，电路板还可以包括占用底表面的至少一部分的下窗口区域，导电图案可以设置在下窗口区域中。
在一些实施例中，半导体芯片和电路板可以沿不同的方向弯曲。
在一些实施例中，半导体芯片可以沿远离电路板的方向弯曲。电路板可以沿远离半导体芯片的方向弯曲。
在一些实施例中，电路板和半导体芯片可以被设置为包括间隙，所述间隙的值沿朝向电路板的边缘区域的方向减小，以及沿朝向电路板的中心区域的方向上增大。
在一些实施例中，半导体芯片和电路板可以沿相同的方向弯曲。
在一些实施例中，半导体芯片可以沿远离电路板的方向弯曲，电路板可以沿朝向半导体芯片的方向弯曲。
在一些实施例中，半导体芯片和电路板可以被设置为包括间隙，所述间隙在与电路板的顶表面平行的方向上厚度基本均匀。
根据发明构思的示例实施例，半导体封装件可以包括：电路板，具有彼此相对的顶表面和底表面；半导体芯片，安装在电路板的顶表面上；以及多个连接端子，使电路板电连接半导体芯片。电路板可以包括：上窗口区域，其上设置有电连接到半导体芯片的上导电图案，上窗口区域占用电路板的顶表面的中心区域；下窗口区域，与上窗口区域叠置以占用电路板的底表面的中心区域；以及球置盘区域，其上设置有电连接到外部端子的球置盘，球置盘区域占用底表面的除了中心区域之外的剩余区域。下窗口区域可以是无导电图案区域。
在一些实施例中，球置盘区域可以彼此分隔开，下窗口区域设置于球置盘区域之间。
在一些实施例中，电路板的顶表面的由上窗口区域占用的面积可以基本等于电路板的底表面的由下窗口区域占用的面积。
在一些实施例中，上窗口区域可以具有与下窗口区域基本相同的形状。
在一些实施例中，半导体封装件包括：封装基底，具有彼此相对的顶表面和底表面；半导体芯片，安装在封装基底的顶表面上；以及多个连接端子，使封装基底电连接到半导体芯片。封装基底可以包括上窗口区域，其中设置有电连接到半导体芯片的多个键合焊盘，上窗口区域占用封装基底的顶表面的一部分，并且包括在封装基底的顶表面的连接到半导体芯片的所有键合焊盘。上窗口区域可以覆盖由多个键合焊盘形成的形状的外边界限定的区域。封装基底可以另外包括下窗口区域，其中设置有电连接到多个键合焊盘中的至少第一键合焊盘的下导电图案。下导电图案可以在封装基底的底表面的第一竖直水平处，并且可以设置为不与封装基底的任何焊盘、球置盘或外部端子接触。下窗口区域可以覆盖由在第一竖直水平处的下导电图案形成的形状的最外边界限定的面积，下导电图案和多个键合焊盘的面积比率可以小于或等于1.5。在一些实施例中，下导电图案具有网格或阶梯形构造。
附图说明
通过下面结合附图的简单描述，将更清楚地理解示例实施例。如这里描述的示例实施例，附图表示非限制性的。
图1是示出根据发明构思的示例实施例的半导体封装件的剖视图。
图2A是示出根据发明构思的示例实施例的封装基底的剖视图。
图2B是示出根据示例实施例的图2A的封装基底的顶表面的平面图。
图2C是示出根据示例实施例的图2A的封装基底的底表面的平面图。
图2D是示出根据示例实施例的图2C的修改的示例的平面图。
图2E是示出根据示例实施例的图2C的另一个修改的示例的平面图。
图3A至图3E是示出根据示例实施例的图2B的修改的示例的平面图。
图3F至图3J是示出根据示例实施例的图2C的修改的示例的平面图。
图4A至图4C是示出可能发生在根据发明构思的示例实施例的半导体封装件中的翘曲现象的示例的剖视图。
图5A是示例性示出可能发生在根据发明构思的其它示例实施例的半导体封装件中的翘曲现象的剖视图。
图5B是示出根据示例实施例的图5A的半导体封装件的封装基底的底表面的平面图。
图5C是示出根据示例实施例的图5A的修改的示例的剖视图。
图6A是示出包括根据发明构思的示例实施例的半导体封装件的存储系统的框图。
图6B是示出包括根据发明构思的示例实施例的半导体封装件的信息处理系统的框图。
应该注意的是，这些附图意图示出某些示例实施例中利用的方法、结构和/或材料的一般特性，并且意图补充下面提供的书面描述。然而，这些附图不是按比例的并且可能不能精确地反应任何给出的实施例的精确结构或性能特性，并且不应该被解释为限制由示例实施例包含的值或性能的范围。例如，为了清晰起见，可以减小或夸大分子、层、区域和/或结构元件的相对厚度和定位。各种附图中的相似或等同的参考标号的使用意图表示存在相似或等同的元件或特征。
尽管不同的附图示出了示例性实施例的变化，但是这些附图不必意图彼此相互排斥。相反，如将从下面的详细描述的内容看到的，当考虑把附图及其描述作为一个整体来考虑时，不同附图中描绘并描述的某些特征可以结合来自其他附图的其他特征以产生各种实施例。
具体实施方式
现在将参照附图更充分地描述发明构思的示例实施例，示例实施例示出在附图中。然而，发明构思的示例实施例可以以许多不同的形式来实现并且不应被解释为受限于这里阐述的实施例。在附图中，同样的参考标号表示同样的元件，因此将省略他们的描述。
将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接结合到”另一元件，或者被称为“与”另一元件“接触”时，不存在中间元件。应当以类似的方式解释用于描述元件或层之间的关系的其他词语(例如，“之间”与“直接之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”等)。如在这里使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受到这些术语的限制。除非上下文另外指明，否则这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。例如，在不脱离本实施例的教导的情况下，下面在说明书的一部分中讨论的第一元件、组件、区域、层或部分可以在说明书的其他部分中或在权利要求书中被称为第二元件、组件、区域、层或部分。另外，在某些情况下，即使在说明书中术语没有使用“第一”、“第二”等来描述，该术语也可以在权利要求书中被称为“第一”或“第二”以使不同的保护元件彼此区分开。
为了易于描述，这里可使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等空间相对术语来描述如图中所示的一个元件或特征与另一个元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意在包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为在其他元件或特征“下方”或“之下”的元件随后将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在……下方”可包括“在……上方”和“在……下方”两种方位。此外，所述装置可被另外定位(旋转90度或者在其他方位)，并因此相应地解释这里使用的空间相对描述符。
在这里所使用的术语仅出于描述特定实施例的目的并且不意图限制示例实施例。如在这里所使用的，除非上下文另外清楚地指示，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。还将理解的是，当这里使用术语“包括”和/或“包含”时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他的特征、整体、步骤、操作、元件、组件和/或他们的组。
当涉及取向、布图、定位、形状、尺寸、数量或其他度量时，如这里使用的术语“相同”、“相等”、“平面”或“共面”不必指完全等同的取向、布图、定位、形状、尺寸、数量或其他度量，而意图包含例如可能由于制造工艺导致的在可接受变化内的几乎等同的取向、布图、定位、形状、尺寸、数量或其他度量。这里可以使用术语“基本上”来表示上述含义。
如这里使用的，构造描述为“电连接”的构件，使得电信号可以从一个构件传递到另一个。因此，物理地连接到无源电绝缘组件(例如，印刷电路板的预浸料层、连接两个装置的电绝缘粘合剂、电绝缘底填料或模制层等)的无源导电组件(例如，引线、焊盘、内部电线等)不电连接到所述组件。此外，彼此“直接电连接”的构件例如通过诸如导线、焊盘、内部电线、通孔等的一个或多个无源元件来电连接。如此，直接电连接的组件不包括通过诸如晶体管或二极管的有源元件来电连接的组件。构件可以直接电连接，但是不直接物理地连接(例如，对于仅通过布线连接到另一个基底上的导电焊盘的在一个基底上的导电焊盘，所述两个焊盘直接电连接但不直接物理连接)。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与发明构思的示例实施例所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(例如，在通用字典中所定义的术语)应该被理解为具有与在相关领域的环境中他们的含义一致的含义，并且除非在这里清楚地这样定义，否则不应该以理想化的或过于形式化的含义来解释。
图1是示出根据发明构思的示例实施例的半导体封装件的剖视图。图2A是示出根据发明构思的示例实施例的封装基底的剖视图。图2B和图2C是分别示出图2A的封装基底的顶表面和底表面的平面图。图2D和图2E是示出图2C的修改的示例的平面图。图3A至图3E是示出图2B的修改的示例的平面图。图3F至图3J是示出图2C的修改的示例的平面图。
这里使用的术语“半导体装置”通常涉及诸如半导体芯片(例如，形成在裸片上的存储芯片和/或逻辑芯片)、半导体芯片的堆叠件、包括堆叠在封装基底上的一个或更多个半导体芯片的半导体封装件或包括多个封装件的层叠封装装置的装置。这些装置可以使用球栅阵列、引线键合、基底通孔或其他电连接元件来形成，并可以包括诸如易失性存储装置或非易失性存储装置的存储装置。因此，这里描述的某些装置通常可以被称为半导体装置。
如这里使用的，电子装置可以涉及这些半导体装置，但是可以另外包括具有这些装置的产品，例如，包括附加组件的存储器模块、存储卡、硬盘驱动器，或者移动电话、膝上型电脑、平板电脑、台式计算机、照相机或其他消费电子设备等。
参照图1，半导体封装件10可以包括半导体芯片200、其上安装有半导体芯片200的封装基底100、设置为覆盖或包封半导体芯片200的模制层300。半导体芯片200可以是存储器芯片、非存储器芯片或他们的任意组合。例如，半导体芯片200可以由形成在例如来自晶圆的裸片上的集成电路来形成。在一些实施例中，封装基底100可以是印刷电路板(PCB)，半导体芯片200可以安装在封装基底100的顶表面100a上，多个外部端子150(例如，焊球)可以附着到封装基底100的底表面100b。底填层310还可以设置在半导体芯片200与封装基底100之间。发明构思的示例实施例可以不限于图1中所示的示出了单个半导体芯片200的示例。例如，半导体封装件10可以包括竖直地堆叠在封装基底100上或者沿侧向布置的多个半导体芯片200。此外，可以省略底填层310，或者可以由与模制层的结构相同的结构且在与模制层的工艺相同的工艺中形成底填层310，以形成覆盖半导体芯片200的顶部和侧部以及半导体芯片200与封装基底100之间的空间的单个模制层。
半导体芯片200可以通过连接端子250电连接到封装基底100。例如，半导体芯片200可以按照半导体芯片200的第一表面200a沿面对封装基底100的向下的方向定位而半导体芯片200的第二表面200b沿向上的方向定位的方式，安装在封装基底100的顶表面100a上。半导体芯片200和封装基底100可以通过设置在半导体芯片200的第一表面200a与封装基底100的顶表面100a之间的多个连接端子250彼此电连接。在一些实施例中，连接端子250可以是焊球、焊料凸点或含焊料的金属凸点(例如，铜柱凸点)。例如，连接端子250可以电连接到半导体芯片200和封装基底100两者的导电组件，例如，以使半导体芯片200的集成电路连接到封装基底的电路和/或导电线。
第一表面200a可以用作集成电路集成在其上的有源表面，第二表面200b可以用作无源表面。在一些实施例中，第一表面200a可以用作无源表面，第二表面200b可以用作有源表面。在第一表面200a用作无源表面的情况下，如将参照图4C描述的，半导体芯片200还可以包括电连接到连接端子250的通过电极450(例如，诸如硅通孔的基底通孔)。
如图2B中示出的，封装基底100的顶表面100a可以包括其上设置有键合焊盘115的上窗口区域110。键合焊盘115可以电连接到连接端子250。键合焊盘115可以直接电连接到连接端子250，也可以与连接端子250接触。键合焊盘115可以连接到封装基底100的内部电路或布线。如图2C中示出的，封装基底100的底表面100b可以包括其上设置有球置盘(ball land)135的多个分离的球置盘区域180以及位于球置盘区域180之间的下窗口区域160。球置盘135可以电连接到外部端子150。在一些描述中，术语“连接端子”可以用来指端子150或250中的任何一个。术语“导电端子”可以用来指这些端子或诸如键合焊盘或球置盘的连接件。端子250可以更具体地被称为内部封装端子或内部封装互连端子。端子250可以使封装基底100的构件连接到半导体芯片200的构件，因此可以是内部封装互连端子。端子150可以更具体地被称为外部封装端子。例如，端子150可以使半导体封装件10连接到诸如模块板或其他板的另一个装置。在这里被描述为焊盘或球置盘的构件可以具有基本平坦的表面，而在这里被描述为球或凸点的构件可以具有弯曲的表面。
在图1中示出的半导体封装件10的结构中，上结构(例如，位于封装基底100的顶表面100a上方)可以与图2B的平行于第一方向D1截取的上窗口区域110对应，下结构(例如，位于封装基底100的底表面100b的下面)可以与图2C的平行于第一方向D1截取的球置盘区域180中的一个对应。
将参照图2A至图2D更详细地描述封装基底100的结构。图2A是沿与第一方向D1交叉的第二方向D2截取的图2B或图2C中示出的封装基底100的剖视图。在一些实施例中，第一方向D1可以垂直于第二方向D2。
参照图1和图2A，封装基底100可以包括上导电图案191、下导电图案193、上阻焊层103和下阻焊层105。在一些实施例中，上导电图案191可以包括设置在芯101的顶表面上的键合焊盘115和上导电图案117。键合焊盘115和上导电图案117中的每个可以被称为上导电子图案(例如，第一上导电子图案115和第二上导电子图案117)。下导电图案193可以包括设置在芯101的底表面上的球置盘135和下导电图案165。球置盘135和下导电图案165中的每个可以称为下导电子图案(例如，第一下导电子图案135和第二下导电子图案165)。在某些实施例中，上阻焊层103可以设置为覆盖芯101的顶表面并暴露键合焊盘115。下阻焊层105可以设置成覆盖芯101的底表面并暴露球置盘135。在一些实施例中，上阻焊层103可以设置成覆盖或暴露上导电图案117。下阻焊层105可以设置成覆盖或暴露下导电图案165。在某些实施例中，芯101可以包括例如支撑形成于其上的各种层和元件的绝缘材料。此外，在一些情况中，芯101包括的材料的热膨胀系数可以小于形成键合焊盘115和/或下导电图案165的材料的热膨胀系数。
上导电图案191还可以包括可电连接到至少一个键合焊盘115和/或至少一个上导电图案117的至少一条上金属线。下导电图案193还可以包括可电连接到至少一个球置盘135和/或至少一个下导电图案165的至少一条下金属线。上导电图案191和下导电图案193可以包括彼此相同或相似的金属材料(例如，铜或铝)，这使上导电图案191和下导电图案193具有相同或相似的热膨胀系数。例如，上导电图案191可以由与下导电图案193相同的金属、合金或其他导电材料来形成。或者，上导电图案191可以由与下导电图案193不同的金属、合金或其他导电材料来形成，但可以具有与下导电图案193的热膨胀系数(CTE)相同或相似的热膨胀系数。在一些实施例中，上导电图案191和下导电图案193具有彼此相同或相似的CTE，并且两者具有的CTE比形成芯101的材料的CTE高。在一些实施例中，上导电图案191的部分(例如，键合焊盘115)可以具有与下导电图案193的部分(例如，下导电图案165)的厚度相同或相似的厚度。未示出上金属线和下金属线以降低附图中的复杂度，将省略他们的详细描述。
上导电图案117可以电连接到设置在封装基底100上的键合焊盘115或其他电子组件(例如，电容器、电阻器或电感器)，以用作电信号的传输路径。下导电图案165可以经过穿透芯101的导电过孔145电连接到至少一个键合焊盘115，以用作传输电信号(例如，电力信号或接地信号)的传输路径(例如，电力图案或接地图案)。下导电图案165可以用来执行对半导体封装件10的测试操作。例如，电子测试工具(例如，电裸片分拣机)可以与下导电图案165接触以对半导体封装件10执行电学测试。
参照图2A和图2B，半导体芯片200和键合焊盘115可以在上窗口区域110上彼此连接，因此半导体芯片200可以电连接到封装基底100。上窗口区域110的尺寸或位置可以依据键合焊盘115的布置而进行各种改变。作为示例，在键合焊盘115沿第一方向D1布置且处于封装基底100的中心区域的情况下，上窗口区域110可以位于封装基底100的顶表面100a的中心区域。上窗口区域110可以具有在第一方向D1上拉长的矩形形状。上窗口区域110可以占用封装基底100的顶表面100a的至少一部分。例如，上窗口区域110可以具有相对于封装基底100的顶表面100a的总面积的从大约15％到大约20％的范围的占用面积。如此，在上窗口区域110处于封装基底100的中心区域的地方，上窗口区域110可以占用封装基底100的中心的15％至20％。
上窗口区域110的尺寸和形状不限于上述示例中的尺寸和形状，而是可以进行各种改变。作为示例，如图3A中示出的，均类似矩形形状的多个上窗口区域110可以设置在封装基底100的顶表面100a的相对边缘。作为另一个示例，如图3B中示出的，上窗口区域110可以设置在封装基底100的顶表面100a的中心区域以具有方形或矩形形状。作为其他示例，如图3C中示出的，上窗口区域110可以设置为具有从平面图看与封装基底100的顶表面100a的形状相同的形状，并且具有几乎相同的尺寸。或者，上窗口区域110可以具有从平面图与封装基底100的顶表面100a的尺寸相同的尺寸。作为又一示例，上窗口区域110可以设置为具有如图3D中示出的类似环形形状或者具有如图3E中示出的类似交叉形状。在某些实施例中，根据键合焊盘115的安置来限定上窗口区域110。例如，上窗口区域110可以具有与形成在封装基底100的顶表面100a上的键合焊盘115的阵列或组的形状(例如，对应于由键合焊盘115形成的外边界的形状)相同的形状。上窗口区域110可以包括由对应的键合焊盘115形成的图案所占用的总面积。上窗口区域110可以占用封装基底100的顶表面100a的一部分并且可以包括在封装基底100的顶表面110a处的连接到半导体芯片的所有键合焊盘115。上窗口区域110的面积与键合焊盘115自身占用的面积不同。
参照图2A和图2C，下窗口区域160可以与上窗口区域110叠置。在上窗口区域110设置在封装基底100的顶表面100a的中心区域的情况下，下窗口区域160可以设置在封装基底100的底表面100b的中心区域。作为示例，在上窗口区域110占用封装基底100的顶表面100a的至少一部分的情况下，下窗口区域160可以占用封装基底100的底表面100b的至少一部分。与上窗口区域110相同或类似，下窗口区域160可以具有在第一方向D1上拉长的矩形形状。在某些实施例中，根据下导电图案165的安置来限定下窗口区域160。例如，下窗口区域160可以具有与形成在封装基底110的底表面100b上的下导电图案165的外边界的形状相同的形状，下窗口区域160可以由形成在封装基底110的底表面100b上的下导电图案165的外边界来限定。下窗口区域160可以包括由对应的下导电图案165形成的图案所占用的总面积。因此下窗口区域160的面积与由下导电图案165自身占用面积不同。
下导电图案165可以是在封装基底100的底部的图案，并且可以例如在封装基底100的芯101的底表面下面。在一个实施例中，下导电图案165不与封装基底100的任何外部端子150接触。此外，下导电图案165可以位于封装基底100的第一竖直水平处。在一些实施例中，下导电图案165不与在第一竖直水平处的任何其他端子、焊盘或球置盘接触。此外，下导电图案165可以被限定为包括在第一竖直水平处的经导电过孔电连接到第一键合焊盘115的所有电连接的导线，其中，导电过孔包括在下窗口区域160中。
在封装基底100的底表面100b上，多个球置盘区域180可以彼此分隔地设置，下窗口区域160设置在多个球置盘区域180之间。下窗口区域160可以占用封装基底100的底表面100b的至少一部分；例如，下窗口区域160的面积可以相对于底表面100b的总面积在从大约15％到大约20％的范围内。在一些实施例中，下窗口区域160的面积可以对应于上窗口区域110的面积(例如，他们可以相同)。在一个实施例中，设置在下窗口区域160上的下导电图案165可以以沿第一方向D1延伸的阶梯的形式设置。可选择地是，如图2D中示出的，下导电图案165可以以网状的形式设置。然而，下导电图案165的形状不限于阶梯或网状并且可以进行各种改变。例如，所述形状可以具有至少一组沿第一方向(例如，D2方向)延伸的第一线和至少一组沿第二方向(例如，D1方向)延伸的第二线。沿一个方向(例如，D2方向)延伸的线可以比沿另一方向延伸的线多。在一些实施例中，每组线中的线彼此平行。在一些实施例中，在每个方向上至少有三条线(例如，平行线)。所述方向可以彼此垂直。下导电图案165可以具有沿封装基底100的安装半导体芯片200的长度方向延伸的多条直线。在一些实施例中，至少一些直线可以沿封装基底100的两个最外端球置盘135之间的整个距离和/或封装基底100的两个最外端键合焊盘115之间的整个距离而延伸。
作为示例，下导电图案165可以电连接到设置在球置盘区域180中的一个上的至少一个球置盘135。作为另一个示例，下导电图案165可以电连接到设置在球置盘区域180中的一个上的至少一个球置盘135和设置在球置盘区域180中的另一个上的至少一个球置盘135。这可以经封装基底的例如内部导线或重路由线(未示出)而进行。因此，在为操作半导体芯片200而将信号(例如，电力信号、接地信号等)施加到外部端子150和球置盘135的情况下，下导电图案165可以使信号经键合焊盘115传输到连接端子250。如此，键合焊盘115可以连接到半导体芯片200的用来接收接地信号或电力信号的一个或多个电路元件。
如图3F至图3J中示出的，下窗口区域160可以在位置和形状上进行各种改变。例如，如图3F中示出的，下窗口区域160可以设置在封装基底100的底表面100b的每个相对边缘处以具有矩形形状，或者可以如图3G中示出的设置在封装基底100的底表面100b的中心区域以具有方形或矩形形状。可选择的是，如图3H中示出的，下窗口区域160可以设置为具有与封装基底100的底表面100b的形状和尺寸相同或相似的形状和尺寸，球置盘135可以分布在下窗口区域160中。在一些实施例中，下窗口区域160可以设置为具有如图3I中示出的类似环形形状或者设置为具有如图3J中示出的类似交叉形状。在一些实施例中，上窗口区域110对应于在封装基底100的顶表面处形成有键合焊盘115和/或连接端子250(例如，球或凸点)的阵列的区域，下窗口区域160对应于在封装基底100的底表面处没有形成球置盘135和/或外部端子150(例如，球或凸点)的阵列的区域。
与图2A中示出不同，不需要在与上窗口区域110叠置的区域形成下窗口区域160。例如，如图3A中示出的，上窗口区域110可以设置在封装基底100的顶表面100a的每个相对的边缘处，而如图2C中示出的，下窗口区域160可以设置在封装基底100的底表面100b的中心区域。
参照图2A、图2B和图2C，半导体芯片200可以安装在封装基底100的顶表面100a上以在其间具有与键合焊盘115的阵列一致的焊料材料，随后，可以执行回流工艺以形成连接端子250。由于用于回流工艺的热能，键合焊盘115和下导电图案165会膨胀，这会造成封装基底100的翘曲。除了封装基底100之外，半导体芯片200也会经受翘曲。
在半导体芯片200和封装基底100沿不同方向弯曲的情况下，会增大半导体芯片200与封装基底100之间的空间，因此，连接端子250中的至少一些会与半导体芯片200和封装基底100中的至少一个电断开。然而，根据某些实施例，通过优化下导电图案165的相对于下窗口区域160的总面积的占用面积，能够抑制或防止封装基底100出现翘曲，或者能够减小或消除封装基底100与半导体芯片200之间在翘曲方向上的差异。
在一些实施例中，如果键合焊盘115占用的面积给定为值100，那么下导电图案165占用的最大面积可以给定为大约值150。例如，下导电图案165的面积SB与键合焊盘115的面积SA的比率(即，SB/SA)可以小于或等于大约1.5。与将较大量的金属设置在封装基底100的底表面100b的布置相比，使用这样的比率可以减小在向下方向上的弯曲。在一些实施例中，下导电图案165和键合焊盘115可以按照其间面积比率SB/SA从大约0.5到大约1.5或从大约1到大约1.4的范围内的方式设置，但是发明构思的示例实施例不限于此。作为示例，如图2E中示出的，可以不设置下导电图案165，在这种情况下，面积比率SB/SA可以是0。
键合焊盘115的占用面积(来自平面图的多个键合焊盘115自身的累积面积)可以是上窗口区域110的面积(例如，由多个键合焊盘115形成的与多个键合焊盘115形成的整体形状对应的整个图案覆盖的面积)的大约30％，下导电图案165的占用面积(来自平面图的下导电图案165自身的累积面积)可以是下窗口区域160的面积(例如，由下导电图案165形成的与下导电图案165形成的整体形状对应的整个图案覆盖的面积)的大约45％。在这样的示例中，键合焊盘115可以设置为占用封装基底100的顶表面100a的面积中的4.5％和6％之间，下导电图案165可以设置为占用封装基底100的底表面100b的面积中的6.75％和9％之间。然而，发明构思的示例实施例不限于上述示例，键合焊盘115和下导电图案165的面积可以依据连接端子250的相对于半导体芯片200的总面积或半导体封装件10的尺寸或面积的占用面积而进行各种改变。例如，键合焊盘115的占用面积可以大于上窗口区域110的面积的30％，和/或下导电图案165的占用面积可以小于下窗口区域160的面积的45％。
在一些实施例中，上窗口区域110和下窗口区域160可以具有相同的面积。在一些实施例中，如图2D中示出的，下导电图案165可以是例如具有大约400μm或更大的间距的类似网状结构。
如将在下面描述的，如果SB/SA的面积比率小于1.5，在下导电图案165的面积SB小于键合焊盘115的面积SA的情况下，能够在半导体芯片200与封装基底100之间实现良好的电连接。
图4A至图4C是示出可能发生在根据发明构思的示例实施例的半导体封装件中的翘曲现象的示例的剖视图。
参照图4A，半导体芯片200可以安装在封装基底100上以制造参照图1描述的半导体封装件10，回流工艺可以作为该工艺的一部分来执行。回流工艺中提供的热能可以造成半导体芯片200和封装基底100的膨胀或收缩，使得会发生翘曲的问题。
半导体芯片200的翘曲可能以除了半导体芯片200的其他可能元件之外的组成集成电路的金属线和绝缘层的膨胀或收缩为主因。例如，在半导体芯片的诸如半导体芯片200的一个具体示例的情况下，设置有集成电路的第一表面200a的收缩可以比第二表面200b的收缩严重，这种热收缩会造成半导体芯片200在从第一表面200a朝向第二表面200b的向上方向A上发生翘曲(例如，面对封装基底100的第一表面200a具有凹进形状，与第一表面200a相对的第二表面200b具有凸出形状)。这会发生在例如被设计成在加热时在该方向上翘曲或弯曲的某些类型的半导体芯片中。
在封装基底100翘曲的情况下，顶表面100a可以受图2B中的键合焊盘115的膨胀或收缩的影响，底表面100b可以受图2C中的下导电图案165的膨胀或收缩的影响。作为示例，在下导电图案165与键合焊盘115的面积的比率(即，由图案和焊盘占用的面积，例如，SB/SA)为大约1.5的情况下，封装基底100的底表面100b可以比顶表面100a更大幅度地膨胀或者封装基底100的顶表面100a可以比底表面100b更大幅度地收缩。因此，与半导体芯片200的情况相反，封装基底100的翘曲可以发生在向下的方向B上(例如，面对半导体芯片200的顶表面100a具有凹进形状，与第一表面100a相对的底表面100b具有凸出形状)。
如果下导电图案165与键合焊盘115的面积的比率(即，SB/SA)小于大约1.5，那么能够抑制封装基底100由于下导电图案165的膨胀(例如，下导电图案165的膨胀可以比形成封装基底芯101的材料的膨胀程度大)而会发生在向下方向B上的翘曲，因此，半导体芯片200与封装基底100之间的间隙G的尺寸会太小而不会造成连接端子250之间的连接故障。例如，如果下导电图案165与键合焊盘115的面积的比率(即，SB/SA)小于具体的预定值(在一个实施例中，预定值可以是1.5)，那么即使在半导体芯片200和封装基底100沿不同方向弯曲时，也可能能够使半导体芯片200适当地连接到封装基底100。
因为半导体芯片200沿向上的方向A弯曲而封装基底100沿向下的方向B弯曲，所以半导体芯片200与封装基底100之间的间隙G可以在封装基底100的相对的边缘处具有较小的值而在封装基底100的中心处具有较大的值。在一些实施例中，间隙G的长度可以在靠近半导体芯片200和封装基底100的边缘的最小间隔G与靠近半导体芯片200和封装基底100的中心的最大间隙G之间的范围内改变，或者在所述最小间隔G与所述最大间隙G之间的阈值量(例如，大约20μm)以下改变，使得半导体芯片200和封装基底100彼此适当地连接。可以选择限制封装基底100的翘曲量的下导电图案165与键合焊盘115的面积的比率(即，SB/SA)，使得最大间隙G(例如，在半导体芯片200的边缘处)与最小间隙(例如，在半导体芯片200的中心处的间隙G)之间的差在阈值量以下(例如，在20μm以下)。
参照图4B，封装基底100和半导体芯片200两者可以沿向上的方向A弯曲。例如，在下导电图案165具有比键合焊盘115的面积小的面积(或者，芯101由CTE比下导电图案165和键合焊盘115的CTE小的材料来形成)的情况下，封装基底100和半导体芯片200的翘曲可以发生在相同的方向上，甚至进一步减小间隙G。在这种情况下，间隙G的值可以在半导体芯片200的端部与半导体芯片200的中间变化甚至非常小，或者可以没有变化。作为示例，下导电图案165具有比键合焊盘115的面积小一定数量的面积的情况下，封装基底100可以沿向上的方向A弯曲。因此，为了补偿，封装基底100可以包括具有较小面积的下导电图案165，使得下导电图案165和键合焊盘115的面积的比率(即，SB/SA)小于1(例如，0.5)。可以选择使封装基底100的翘曲匹配半导体芯片200的翘曲的比率。
参照图4C，具有多个通过电极450的半导体芯片400可以安装在封装基底100上。半导体芯片400可以以半导体芯片400的第一表面400a沿向上的方向定位以及半导体芯片400的第二表面400b沿向下的方向定位的方式安装在封装基底100上。连接端子250可以设置在半导体芯片400的第二表面400b与封装基底100的顶表面100a之间，并且可以分别结合到通过电极450。第一表面400a可以用作有源表面，第二表面400b可以用作无源表面。在一些实施例中，第一表面400a可以用作无源表面，第二表面400b可以用作有源表面(例如，如果具有TSV的多个芯片堆叠在基底上，则他们的有源表面面对封装基底100)。
在图4C中示出的示例中，由于半导体芯片400的结构，半导体芯片400可以在加热时沿从第二表面400b朝向第一表面400a的向上的方向A弯曲(例如，使得顶表面400a具有凸出形状，底表面400b具有凹进形状)。与半导体芯片400类似，封装基底100可以沿向上的方向A弯曲。在这种情况下，半导体芯片400与封装基底100之间的间隙G的体积可以在半导体芯片400的端部与半导体芯片400的中间之间再次变化甚至非常小，或者可以没有变化。可选择的是，封装基底100可以如图4A中示出的沿向下的方向B弯曲，间隙G的体积可以在范围内改变，使得半导体芯片400和封装基底100彼此适当地连接。
图5A是示例性地示出可能发生在根据发明构思的其他示例实施例的半导体封装件中的翘曲现象的剖视图。图5B是示出图5A的半导体封装件的封装基底的底表面的平面图。图5C是示出图5A的修改示例的剖视图。
参照图5A，当执行回流工艺时，半导体芯片200可以沿从第二表面200b朝向第一表面200a的向下的方向B弯曲。这会发生在被构造成回流期间加热时沿所述方向弯曲的不同类型的半导体芯片200上。在一些实施例中，封装基底100可以被构造成沿与半导体芯片200的翘曲方向相同的方向(即，向下的方向B)更大程度地弯曲。作为示例，如图5B中示出的，设置在封装基底100的底表面100b上的下导电图案165可以设置为具有大约400μm或更小(例如，300μm或250μm)的间距的致密的类似网状结构。封装基底100的顶表面100a可以具有与图2B中示出的结构相同或相似的结构。第一表面200a可以用作有源表面，第二表面200b可以用作无源表面。在一些实施例中，第一表面200a可以用作无源表面，第二表面200b可以用作有源表面。
在图5A和图5B的实施例中，下导电图案165的面积SB和键合焊盘115的面积SA的比率(即，SB/SA)可以大于大约1.5。如果SB/SA的面积比率至少为大约1.5，那么封装基底100可以沿与半导体芯片200的翘曲方向相同的方向(即，向下的方向B)弯曲，以匹配相同量的弯曲。因此，在不同位置处的间隙G的值差可以仅是微小的或根本没有变化(例如，所述值差可以仅是+/-1％，或否则为基本相同的距离使得在半导体芯片200与封装基底100之间基本均匀)，能够实现半导体芯片与封装基底100之间的适当地电连接。
参照图5C，具有通过电极450的半导体芯片400可以安装在封装基底100上。半导体芯片400可以从第一表面400a朝向第二表面400b沿向下的方向B弯曲。第一基底400a可以用作有源表面，第二表面400b可以用作无源表面。在一些实施例中，第一表面400a可以用作无源表面，第二表面400b可以用作有源表面。
封装基底100的顶表面100a可以具有与图2B中示出的结构相同或相似的结构，底表面100b可以具有与图5B中示出的结构相同或相似的结构。在这种情况下，与半导体芯片400类似，封装基底100可以沿向下的方向B弯曲。在某些实施例中，即使半导体芯片400的端部与半导体芯片400的中心相比具有间距差，间距G的差值也可以在阈值以下，使得半导体芯片400与封装基底100彼此适当地连接。
如上所述，通过控制导电图案(例如，导电网状图案)在封装基底的底部上占用的面积，可以控制封装基底的翘曲或弯曲的量。在封装基底与其上安装的半导体芯片之间在加热期间存在翘曲差的某些实施例中，翘曲差可以造成在不同位置处两个组件之间的不同大小的间距。例如，在半导体芯片的中心处的封装基底的顶表面和半导体芯片的底表面之间的间距可以大于在半导体芯片的边缘处的封装基底的顶表面和半导体芯片的底表面之间的间距，或者反之亦然。这会造成在两个组件之间的最大间距与在两个组件之间的最小间距之间的间距差。在这种情况下，可以控制导电图案的占用面积以将间距差减小到预期的阈值量以下。
例如，可以使用具有平面图中的相同尺寸和形状并且具有相同数量和相同位置的用于连接到封装基底的连接端子的两个半导体芯片。然而，半导体芯片可以具有造成回流工艺期间在加热时不同量的弯曲的不同结构。相似地，如果使用了相同的芯片，在一些情况下，那么第一组芯片可以堆叠以形成第一封装件，但是单一芯片或具有与第一组的不同数量芯片的第二组芯片可以堆叠以形成第二封装件。因为第一组芯片具有与所述单一芯片和第二组芯片的尺寸不同的尺寸，所以在两个不同装置的回流期间会发生不同量的弯曲。
在以上情况中的任何情况中，可以使用两个不同的封装基底。每个封装基底可以具有用于连接各种不同的半导体芯片或半导体芯片的堆叠的相同的球置盘布图。然而，不同的封装基底可以具有形成在封装基底的底部的不同构造的导电图案以便以不同的方式(例如，如上面的各种示例中描述的方式)在回流期间控制弯曲。可以选择构造以使得导电图案的占用面积与形成在封装基底的顶部的导电焊盘组的占用面积的期望的比率。在封装基底的制造期间，可以基于将安装在封装基底上的半导体芯片或芯片选择导电图案的不同的构造以造成不同量的弯曲。例如，可以从结合各种附图的上面讨论的示例中选择不同的构造。
作为特定示例，在制造期间，制造机器和/或操作员可以确定并选择哪种类型的芯片或芯片堆叠将被安装在封装基底上。回流期间期望的弯曲量和弯曲方向可以与所述类型有关。结果，基于弯曲的期望量和方向，在制造封装基底时，可以选择例如如上面描述的将在回流期间造成封装基底的弯曲量的下导电图案的构造(例如，通过控制掩模或掩模图案)，使得封装基底与半导体芯片或芯片堆叠之间的所有的电连接在回流期间适当地连接(例如，形成不中断的连续连接)。可以使用诸如上面描述的比率和量，可以基于半导体芯片的弯曲量和弯曲方向以及所述比率和量将具有的期望的效果，来确定所述比率和量。在一些实施例中，对于不同制造的封装基底，除了不同的下导电图案之外，封装基底的剩余构件可以具有相同的构造和结构。
图6A是示出包括根据发明构思的示例实施例的半导体封装件的存储系统的框图。图6B是示出包括根据发明构思的示例实施例的半导体封装件的信息处理系统的框图。
参照图6A，存储系统1200可以以存储卡或固态硬盘(SSD)的形式设置。存储系统1200可以包括存储装置1210、主机1230以及控制在主机1230与存储装置1210之间的通用数据交换的存储器控制器1220。存储器控制器1220可以包括静态随机存取存储器(SRAM)1221、处理单元1222、主机接口1223、错误校正块1224和存储器接口1225。SRAM 1221可以用作处理单元1222的操作存储器。主机接口1223可以被构造成具有连接到存储系统1200的主机1230的数据交换协议，错误校正块1224可以检测并校正从存储装置1210读取的数据中包括的错误。存储器接口1225可以被构造成与存储装置1210交互。处理单元1222可以被构造成执行用于存储器控制器1220的数据交换的通用控制操作。存储装置1210、SRAM 1221和中央处理单元1222中的至少一个可以包括根据发明构思的示例实施例的至少一个半导体封装件。
参照图6B，信息处理系统1300可以是移动装置和/或台式计算机。在一些实施例中，信息处理系统1300可以包括电连接到系统总线1360的存储系统1310、调制解调器1320、中央处理单元(CPU)1330、RAM 1340和用户接口1350。存储系统1310可以包括存储装置1311和存储器控制器1312，并可以被构造成具有与图6A的存储系统1200的特征相同的特征。由CPU 1330处理的数据和/或从外部输入的数据可以存储在存储系统1310中。在某些实施例中，可以以存储卡、固态驱动器(SSD)、照相机图像传感器或应用芯片组的形式来提供信息处理系统1300。
根据发明构思的示例实施例，能够抑制发生在诸如封装基底的电路板中翘曲或者减小在电路板与半导体芯片之间沿翘曲方向的差。这使在半导体芯片与电路板之间的适当地形成电连接路径从而提高半导体封装件的电可靠性成为可能。在一些示例中，可以通过控制电路板的底部上的导电图案的构造来控制电路板的翘曲。
尽管已经具体地示出并描述了发明构思的示例实施例，但是本领域的普通技术人员将理解的是，在不脱离权利要求的精神和范围的情况下，可以在此做出形式和细节上的变化。

Claims (25)

1.一种半导体封装件的电路板，所述电路板包括：
顶表面，至少第一半导体芯片安装在顶表面上；以及
底表面，外部端子结合到底表面，
其中，
顶表面包括设置有多个键合焊盘的上窗口区域，所述多个键合焊盘电连接到第一半导体芯片，
底表面包括其上设置有下导电图案的下窗口区域，下窗口区域具有与上窗口区域的尺寸相同的尺寸，下导电图案电连接到所述多个键合焊盘中的至少第一键合焊盘并且不包括或者不接触电路板的任何焊盘、球置盘或外部端子，
下导电图案占用的面积和所述多个键合焊盘中的键合焊盘占用的面积的比率小于或等于1.5。
2.根据权利要求1所述的电路板，其中，下导电图案包括电连接到至少一个键合焊盘并电连接到第一半导体芯片的一个或更多个电路元件的电力图案或接地图案，用于接收电力信号或接地信号。
3.根据权利要求1所述的电路板，其中，上窗口区域仅占用顶表面的一部分，
下窗口区域仅占用底表面的一部分。
4.根据权利要求3所述电路板，其中，底表面的由下窗口区域占用的部分与顶表面的由上窗口区域占用的部分叠置。
5.根据权利要求1所述的电路板，其中，底表面还包括其上布置有与外部端子连接的球置盘的至少一个球置盘区域，
至少一个球置盘电连接到下导电图案。
6.根据权利要求1所述的电路板，其中，底表面还包括其上布置有与外部端子连接的球置盘的两个球置盘区域，两个球置盘区域设置在底表面的相对边缘，
下窗口区域设置在底表面的所述两个球置盘区域之间的中心区域。
7.根据权利要求6所述的电路板，其中，上窗口区域设置在顶表面的与底表面的中心区域叠置的中心区域。
8.根据权利要求1所述的电路板，其中，
上窗口区域被限定为与由所述多个键合焊盘形成的形状的外边界对应的区域；
下窗口区域被限定为与由下导电图案形成的形状的外边界对应的区域。
9.根据权利要求8的电路板，其中，下导电图案是包括沿第一方向延伸的多条第一导电线和沿不同于第一方向的第二方向延伸的多条第二导电线的网格图案。
10.一种半导体封装件，所述半导体封装件包括：
电路板，具有彼此相对的顶表面和底表面；
半导体芯片，安装在电路板的顶表面上；以及
多个连接端子，使电路板电连接到半导体芯片，
其中，电路板包括：
上窗口区域，其上设置有电连接到半导体芯片的多个键合焊盘，上窗口区域占用电路板的顶表面的至少一部分；以及
下窗口区域，其上设置有电连接到所述多个键合焊盘中的至少第一键合焊盘的下导电图案，下窗口区域占用电路板的底表面的至少一部分，下导电图案具有阶梯形状或网状结构，
下导电图案和所述多个键合焊盘的面积比率小于或等于1.5。
11.根据权利要求10所述的半导体封装件，其中，键合焊盘设置在电路板的顶表面的中心区域，
下导电图案设置在电路板的底表面的中心区域。
12.根据权利要求11所述的半导体封装件，其中，电路板还包括设置在底表面的相对边缘处并且用设置于其间的下窗口区域彼此分开的两个球置盘区域，
每个球置盘区域包括与外部端子连接的多个球置盘。
13.根据权利要求12所述的半导体封装件，其中，下导电图案包括电连接到设置在至少一个球置盘区域上的至少一个球置盘的电力图案或接地图案。
14.根据权利要求10所述的半导体封装件，其中，上窗口区域与下窗口区域叠置。
15.根据权利要求10所述的半导体封装件，其中，半导体芯片包括面对电路板的顶表面的第一表面和相对于第一表面的第二表面，
连接端子设置在半导体芯片的第一表面与电路板的顶表面之间。
16.根据权利要求15所述的半导体封装件，其中，连接端子设置在与上窗口区域叠置的位置。
17.根据权利要求10所述的半导体封装件，其中，所述面积比率在从0.5到1.5的范围。
18.根据权利要求10所述的半导体封装件，其中，半导体芯片弯曲以具有相对于电路板的顶表面而呈凹进形状的底表面。
19.根据权利要求18所述的半导体封装件，其中，电路板弯曲以具有相对于半导体芯片而呈凹进形状的顶表面。
20.根据权利要求19所述的半导体封装件，其中，电路板和半导体芯片其间具有间隙，所述间隙在堆叠的半导体芯片与电路板的不同位置处具有不同的长度，其中，间隙长度在从电路板的边缘区域朝向电路板的中心区域的方向上增大。
21.根据权利要求18的半导体封装件，其中，电路板沿半导体芯片的弯曲方向相同的方向弯曲。
22.根据权利要求21所述的半导体封装件，其中，电路板与半导体芯片设置为限定这样的间隙，所述间隙在与电路板的顶表面平行的方向上厚度基本均匀。
23.根据权利要求10所述的半导体封装件，所述半导体封装件还包括设置在电路板的顶表面上以包封半导体芯片的模制层。
24.根据权利要求10所述的半导体封装件，其中，半导体芯片和电路板沿不同的方向弯曲。
25.一种半导体封装件，所述半导体封装件包括：
封装基底，具有彼此相对的顶表面和底表面；
半导体芯片，安装在封装基底的顶表面上；以及
多个连接端子，使封装基底电连接到半导体芯片，
其中，封装基底包括：
上窗口区域，设置有电连接到半导体芯片的多个键合焊盘，上窗口区域占用封装基底的顶表面的一部分，并且包括在封装基底的顶表面处的连接到半导体芯片的所有键合焊盘，上窗口区域覆盖由所述多个键合焊盘形成的形状的外边界限定的区域；以及
下窗口区域，设置有电连接到所述多个键合焊盘中的至少第一键合焊盘的下导电图案，下窗口区域设置在封装基底的底表面的第一竖直水平处，并且不与封装基底的任何焊盘、球置盘或外部端子接触，
其中，下窗口区域覆盖由在第一竖直水平处的下导电图案形成的形状的最外边界限定的面积，
其中，下导电图案和所述多个键合焊盘的面积比率小于或等于1.5。
CN201610451074.6A 2015-06-24 2016-06-21 电路板和包括该电路板的半导体封装件 Active CN106298731B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150089891A KR102486558B1 (ko) 2015-06-24 2015-06-24 회로 기판 및 이를 구비한 반도체 패키지
KR10-2015-0089891 2015-06-24

Publications (2)

Publication Number Publication Date
CN106298731A true CN106298731A (zh) 2017-01-04
CN106298731B CN106298731B (zh) 2020-07-31

Family

ID=57602873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610451074.6A Active CN106298731B (zh) 2015-06-24 2016-06-21 电路板和包括该电路板的半导体封装件

Country Status (3)

Country Link
US (2) US10002822B2 (zh)
KR (1) KR102486558B1 (zh)
CN (1) CN106298731B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109699118A (zh) * 2017-10-24 2019-04-30 三星电子株式会社 包括翘曲抵消区的印刷电路板以及半导体封装件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491069B1 (ko) * 2015-12-03 2023-01-26 삼성전자주식회사 반도체 소자
DE102016114145A1 (de) * 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Überprüfung von elektrischen Verbindungen von elektronischen Bauteilen mit einer Leiterplatte
US11304290B2 (en) * 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
KR102366970B1 (ko) 2017-05-16 2022-02-24 삼성전자주식회사 반도체 패키지
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
CN117730410A (zh) * 2022-02-09 2024-03-19 株式会社村田制作所 复合部件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132450A1 (en) * 2001-03-14 2002-09-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and anisotropic conductive circuit board
JP2002343818A (ja) * 2001-05-14 2002-11-29 Shinko Electric Ind Co Ltd Ｂｇａ型配線基板及びその製造方法並びに半導体装置の製造方法
US20030057534A1 (en) * 2001-09-25 2003-03-27 Siliconware Precision Industries Co., Ltd. Semiconductor package
US7253503B1 (en) * 1999-11-05 2007-08-07 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
CN101194360A (zh) * 2005-06-06 2008-06-04 罗姆股份有限公司 接插件及半导体装置
CN101632161A (zh) * 2007-02-15 2010-01-20 丘费尔资产股份有限公司 弯曲的晶片混合补偿
CN101663926A (zh) * 2007-05-02 2010-03-03 株式会社村田制作所 部件内置模块及其制造方法
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
KR20010019763A (ko) 1999-08-30 2001-03-15 윤종용 인쇄회로기판
JP2001168503A (ja) 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd プリント配線板
US7190056B2 (en) * 2004-03-31 2007-03-13 Nokia Corporation Thermally enhanced component interposer: finger and net structures
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP4579617B2 (ja) 2004-08-11 2010-11-10 富士通株式会社 基板変形予測装置、基板変形予測方法および基板変形予測プログラム
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
JP2007328498A (ja) 2006-06-07 2007-12-20 Fujifilm Corp 基板パターン設計装置および基板パターン生成方法
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP5539800B2 (ja) 2010-07-07 2014-07-02 日本特殊陶業株式会社 配線基板の中間製品及び配線基板の製造方法
JP5761671B2 (ja) 2012-01-23 2015-08-12 京セラサーキットソリューションズ株式会社 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP5808055B2 (ja) 2012-02-23 2015-11-10 京セラサーキットソリューションズ株式会社 配線基板
US9105535B2 (en) 2012-06-19 2015-08-11 International Business Machines Corporation Copper feature design for warpage control of substrates
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
JP6013960B2 (ja) 2013-03-28 2016-10-25 京セラ株式会社 配線基板
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
KR102107034B1 (ko) * 2013-11-13 2020-05-07 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JP2015065468A (ja) 2014-12-05 2015-04-09 株式会社フジクラ 部品実装フレキシブルプリント基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253503B1 (en) * 1999-11-05 2007-08-07 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20020132450A1 (en) * 2001-03-14 2002-09-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and anisotropic conductive circuit board
JP2002343818A (ja) * 2001-05-14 2002-11-29 Shinko Electric Ind Co Ltd Ｂｇａ型配線基板及びその製造方法並びに半導体装置の製造方法
US20030057534A1 (en) * 2001-09-25 2003-03-27 Siliconware Precision Industries Co., Ltd. Semiconductor package
CN101194360A (zh) * 2005-06-06 2008-06-04 罗姆股份有限公司 接插件及半导体装置
CN101632161A (zh) * 2007-02-15 2010-01-20 丘费尔资产股份有限公司 弯曲的晶片混合补偿
CN101663926A (zh) * 2007-05-02 2010-03-03 株式会社村田制作所 部件内置模块及其制造方法
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109699118A (zh) * 2017-10-24 2019-04-30 三星电子株式会社 包括翘曲抵消区的印刷电路板以及半导体封装件
CN109699118B (zh) * 2017-10-24 2024-01-30 三星电子株式会社 包括翘曲抵消区的印刷电路板以及半导体封装件

Also Published As

Publication number Publication date
CN106298731B (zh) 2020-07-31
US20160379921A1 (en) 2016-12-29
KR20170000895A (ko) 2017-01-04
US20180277474A1 (en) 2018-09-27
US10002822B2 (en) 2018-06-19
KR102486558B1 (ko) 2023-01-10
US10141255B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
CN106298731A (zh) 电路板和包括该电路板的半导体封装件
US10204892B2 (en) Semiconductor package
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
CN103270587B (zh) 与上IC封装耦合以形成封装体叠层组件的下IC封装结构以及包括该结构的PoP组件
US9502345B2 (en) Ball-grid-array package, electronic system and method of manufacture
CN104952840B (zh) 薄的堆叠封装
US9299631B2 (en) Stack-type semiconductor package
US20130277831A1 (en) Semiconductor package and method of fabricating the same
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
US20090267224A1 (en) Circuit device including rotated stacked die
CN105428337A (zh) 半导体封装及其制造方法
CN102130025B (zh) 晶片及其处理方法和制造半导体装置的方法
US9570400B2 (en) Semiconductor package
CN106409780A (zh) 电子封装件及其制法
US9730323B2 (en) Semiconductor package
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
US11710673B2 (en) Interposer and semiconductor package including the same
KR20210019226A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20210056853A (ko) 인터포저 브리지를 포함한 스택 패키지
US20130292818A1 (en) Semiconductor chip, semiconductor package having the same, and stacked semiconductor package using the semiconductor package
CN207116412U (zh) 电子封装件及其封装基板
US11239219B2 (en) Passive device module and semiconductor package including the same
KR20200143885A (ko) 서포팅 기판을 포함한 스택 패키지
US11569193B2 (en) Semiconductor package including semiconductor chips
US7227258B2 (en) Mounting structure in integrated circuit module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant