JP5761671B2 - 多数個取り配線基板の組立体および多数個取り配線基板の組立方法 - Google Patents

多数個取り配線基板の組立体および多数個取り配線基板の組立方法 Download PDF

Info

Publication number
JP5761671B2
JP5761671B2 JP2012010568A JP2012010568A JP5761671B2 JP 5761671 B2 JP5761671 B2 JP 5761671B2 JP 2012010568 A JP2012010568 A JP 2012010568A JP 2012010568 A JP2012010568 A JP 2012010568A JP 5761671 B2 JP5761671 B2 JP 5761671B2
Authority
JP
Japan
Prior art keywords
assembly
pad
assembly pad
dummy
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012010568A
Other languages
English (en)
Other versions
JP2013149874A (ja
Inventor
敬三 櫻井
敬三 櫻井
美果 森山
美果 森山
Original Assignee
京セラサーキットソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラサーキットソリューションズ株式会社 filed Critical 京セラサーキットソリューションズ株式会社
Priority to JP2012010568A priority Critical patent/JP5761671B2/ja
Priority to KR1020120156032A priority patent/KR101893837B1/ko
Priority to TW102101943A priority patent/TWI552238B/zh
Publication of JP2013149874A publication Critical patent/JP2013149874A/ja
Application granted granted Critical
Publication of JP5761671B2 publication Critical patent/JP5761671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、個別の配線基板となる多数の製品領域が中央部に一体的に配列形成されているとともに外周部に枠状の捨て代領域が一体的に形成されており、平板状のベース基板上に、このベース基板における各製品領域の中央部を露出させる開口部を有するフレーム基板を半田付けにより接合して成る多数個取り配線基板の組立体およびその組立方法に関するものである。
従来、半導体素子等の小型の電子部品を搭載するための配線基板は、多数の個別の配線基板となる製品領域が大型のパネルの中央部に縦横の並びに一体的に形成された多数個取り配線基板の形態で製作される。また、このような多数個取り配線基板において電子部品を収容するためのキャビティーを各製品領域に形成する必要がある場合、平板状のベース基板の上に、各製品領域に対応してキャビティーを形成するための開口部を有するフレーム基板を接合させた組立体により多数個取り配線基板を形成する場合がある。
このような多数個取り配線基板の組立体の従来例を図6に示す。なお、図6において(a)は、従来の多数個取り配線基板の組立体20の概略断面図であり、(b)は、従来の配線基板の組立体20の上面図である。図6に示すように、従来の多数個取り配線基板の組立体20は、ベース基板11の上面にフレーム基板12を接合させて成る。また、組立体20の中央部には、それぞれが個別の配線基板となる多数の製品領域Xが縦横の並びに一体的に設けられており、組立体20の外周部には、枠状の捨て代領域Yが一体的に設けられている。製品領域Xは、例えば一辺の大きさがそれぞれ数mm〜数十mmの四角形状である。なお、図6では、簡便のため縦横に2列ずつ、計4個の製品領域Xを配列した例を示している。しかしながら、実際の組立体20においては、製品領域Xは、縦横それぞれ数列から数百列の並びに配列され、通常であれば数十〜数万個の製品領域Xが配列される。そのため、組立体20は、縦横がそれぞれ数十〜数百mm程度の大きさである。
ベース基板11およびフレーム基板12は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料と、銅を主体とする導体層とを多層に積層して成り、周知のビルドアップ法により形成されている。なお、ベース基板11およびフレーム基板12の厚みは、それぞれ数十〜数百μm程度である。
ベース基板11は、各製品領域Xの上面中央部に、例えば半導体素子等の電子部品Eの電極が接続される電子部品接続パッド13を有している。電子部品接続パッド13は、直径が数十〜数百μm程度の円形である。これらの電子部品接続パッド13には、電子部品Eの電極が第1の半田バンプB1を介して接続される。また、またベース基板11の各製品領域Xの下面には、外部の電気回路基板と接続するための第1の外部接続パッド14が形成されている。第1の外部接続パッド14は、直径が数百μm程度の円形である。これらの第1の外部接続パッド14は、外部の電気回路基板の配線導体に半田を介して接続される。さらに、ベース基板11は、各製品領域Xの上面外周部に、フレーム基板12と接合するための第1の組立用パッド15を有している。この第1の組立用パッド15は、直径が数十〜数百μm程度の円形である。なお、各製品領域Xにおける電子部品接続パッド13と第1の外部接続パッド14と第1の組立用パッド15とは、ベース基板11の内部や表面に形成した図示しない配線導体により所定のもの同士が互いに電気的に接続されている。
フレーム基板12は、各製品領域Xの中央部に開口部Aを有している。開口部Aは、電子部品Eを囲繞する大きさであり、ベース基板11における各製品領域Xの上面中央部を露出させている。また、フレーム基板12の各製品領域Xの下面には、ベース基板11における第1の組立用パッド15と重なる位置に第2の組立用パッド16が形成されている。この第2の組立用パッド16の大きさはベース基板11における第1の組立用パッド15と実質的に同じ大きさである。そして、第1の組立用パッド15と第2の組立用パッド16とを第2の半田バンプB2を介して接続することによって、ベース基板11とフレーム基板12とが接合されている。さらに、フレーム基板12の上面には、第2の外部接続パッド17が形成されている。第2の外部接続パッド17の大きさは数十〜数百μm程度である。この第2の外部接続パッド17は、例えば、他の電気回路基板の配線導体に半田を介して接続される。なお、第2の外部接続パッド17は、他の電気回路基板に接続される代わりに、他の電子部品と接続されたり、あるいは電気検査用のテストプローブと接続されたりする場合もある。
さらに、組立体20は、ベース基板11とフレーム基板12との間に第1の封止樹脂F1が充填されている。第1の封止樹脂F1は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、ベース基板11とフレーム基板12との接合を強固なものとするとともに、ベース基板11とフレーム基板12との間の隙間を充填して両者間の気密性を高める作用をなす。また、電子部品Eが収容された開口部A内には、第2の封止樹脂F2が充填される。第2の封止樹脂F2は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、電子部品Eを気密に封止する作用をなす。
ここで、このような組立体20の組立方法を図7を参照して説明する。まず、図7(a)に示すように、ベース基板11とフレーム基板12とを準備する。次に、図7(b)に示すように、ベース基板11における電子部品接続パッド13に第1の半田バンプB1を溶着するとともに、第1の組立用パッド15に第2の半田バンプB2を溶着する。次に、図7(c)に示すように、第2の半田バンプB2上に第2の組立用パッド16を当接させるとともに第2の半田バンプB2を溶融させることによって、第1の組立用パッド15と第2の組立用パッド16とを第2の半田バンプB2を介して接続することによってベース基板11上にフレーム基板12が接合される。しかる後、ベース基板11とフレーム基板12との間に第1の封止樹脂F1を充填すれば、組立体20が完成する。
しかしながら、この従来の多数個取り配線基板の組立体20によれば、フレーム基板12は、上述したように、厚みが数十〜数百μm程度と薄いとともに、縦横が数十〜数百mmと大きく、さらに各製品領域Xに開口部Aを有することから、その剛性が低いものとなっている。そのため、ベース基板11上にフレーム基板12を接合する際に、第1の組立用パッド15と第2の組立用パッド16とを半田バンプB2を介して接続すると、フレーム基板12の自重や半田バンプB2の張力等によりフレーム基板12に撓みが発生していまい、その結果、各製品領域Xにおける厚みに大きなバラツキが発生して寸法精度に優れる個別の配線基板を提供することが困難であるという問題点を有していた。
特開2011−9505号公報
本発明が解決しようとする課題は、中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されており、前記製品領域のそれぞれの上面外周部に複数の第1の組立用パッドが形成されて成る平板状のベース基板と、中央部における前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域が一体的に配列形成されており、下面における前記第1の組立用パッドと重なる位置に第2の組立用パッドを有するフレーム基板とからなり、前記第1の組立用パッドと前記第2の組立用パッドとを半田により接合して成る多数個取り配線基板の組立体において、各製品領域における厚みバラツキが小さく、寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体および組立方法を提供することにある。
本発明の多数個取り配線基板の組立体は、中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されており、前記製品領域のそれぞれの上面外周部に複数の第1の組立用パッドが形成されて成る平板状のベース基板と、中央部における前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域が一体的に配列形成されており、下面における前記第1の組立用パッドと重なる位置に第2の組立用パッドを有するフレーム基板とからなり、前記第1の組立用パッドと前記第2の組立用パッドとを半田により接合して成る多数個取り配線基板の組立体において、前記ベース基板および前記フレーム基板のそれぞれの外周部に前記製品領域を囲繞する枠状の捨て代領域を一体的に設けるとともに、前記ベース基板の捨て代領域の上面に第1のダミーの組立用パッドと、前記フレーム基板の捨て代領域の下面における前記第1のダミーの組立用パッドと部分的に重なる位置にその重心が前記第1のダミーの組立用パッドの重心よりも該捨て代領域の中央部側に位置する第2のダミーの組立用パッドとを設けるとともに前記第1のダミーの組立用パッドと前記第2のダミーの組立用パッドとを半田を介して接合してなることを特徴とするものである。
また、本発明の多数個取り配線基板の組立方法は、中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されているとともに外周部に該製品領域を取り囲む枠状の捨て代領域が一体的に形成されてなり、前記製品領域のそれぞれの上面外周部に複数の第1の組立用パッドが形成されているとともに前記捨て代領域の上面に複数の第1のダミーの組立用パッドが形成されて成る平板状のベース基板と、中央部おける前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域を一体的に有するとともに外周部に該製品領域を取り囲む捨て代領域を有し、下面における前記第1の組立用パッドと重なる位置に第2の組立用パッドを有するとともに下面における前記第1のダミーの組立用パッドと部分的に重なる位置にその重心が前記第1のダミーの組立用パッドの重心よりも前記捨て代領域の中央部側に位置する第2のダミーの組立用パッドを有するフレーム基板とを準備する工程と、前記ベース基板上に前記フレーム基板を、第1の組立用パッドと第2の組立用パッドとが間に半田を介して重なるとともに前記第1のダミーの組立用パッドと第2のダミーの組立用パッドとが間に半田を介して部分的に重なるように載置する工程と、前記第1の組立用パッドと第2の組立用パッドとの間の半田および前記第1のダミーの組立用パッドと第2のダミーの組立用パッドとの間の半田を溶融させて前記第1の組立用パッドと前記第2の組立用パッドとを、および前記第1のダミーの組立用パッドと第2のダミーの組立用パッドとを半田を介して接合することを特徴とするものである。
本発明の多数個取り配線基板の組立体および組立方法によれば、ベース基板の捨て代領域の上面に第1のダミーの組立用パッドと、フレーム基板の捨て代領域の下面における前記第1のダミーの組立用パッドと部分的に重なる位置にその重心が前記第1のダミーの組立用パッドの重心よりも該捨て代領域の中央部側に位置する第2のダミーの組立用パッドとを設けるとともに前記第1のダミーの組立用パッドと前記第2のダミーの組立用パッドとを半田を介して接合することから、第1のダミーの組立用パッドと第2のダミーの組立用パッドとを接合する半田によりフレーム基板の捨て代領域を外周側へ引っ張る張力が働き、それによりフレーム基板が撓むことが有効に防止される。したがって、各製品領域における厚みバラツキが小さく、寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体を提供することができる。
図1は、本発明の多数個取り配線基板の組立体の実施形態の一例を示す概略断面図および概略上面図である。 図2は、図1に示す組立体の構造を説明するための部分透視断面図および部分透視上面図である。 図3は、図1に示す組立体の組立方法を説明するための工程毎の概略断面図である。 図4は、本発明の多数個取り配線基板の組立体の実施形態の他の例を示す部分透視上面図てる。 図5は、本発明の多数個取り配線基板の組立体の実施形態のさらに他の例を示す部分透視上面図である。 図6は、従来の多数個取り配線基板の組立体を示す概略断面図および概略平面図である。 図7は、図6に示す組立体の組立方法を説明するための工程毎の概略断面図である。
次に、本発明の多数個取り配線基板の組立体およびその組立方法の実施形態の一例について、添付の図1〜図3を参照して説明する。
まず、図1に本例の多数個取り配線基板の組立体10を示す。なお、図1において(a)は、本例の多数個取り配線基板の組立体10の概略断面図であり、(b)はその概略上面図である。図1に示すように、本例の組立体10は、ベース基板1の上面にフレーム基板2を接合してなる。また、組立体10の中央部には、それぞれが個別の配線基板となる複数の製品領域Xが縦横の並びに一体的に配列形成されており、組立体10の外周部には、複数の製品領域Xを囲繞するようにして枠状の捨て代領域Yが一体的に形成されている。なお、図1〜図3では、簡便のため縦横に2列ずつ、計4個の製品領域Xを配列した例を示している。しかしながら、実際の組立体10においては、製品領域Xは、縦横それぞれ数列から数百列の並びに配列され、通常であれば数十〜数万個の製品領域Xが配列される。そのため、組立体10は、縦横がそれぞれ数十〜数百mm程度の大きさである。
ベース基板1やフレーム基板2は、例えばエポキシ樹脂等の熱硬化性樹脂を含有する樹脂系の電気絶縁材料から成る絶縁層と、銅箔や銅めっき等の銅から成る導体層とを周知のビルドアップ法により多層に積層して成る。これらのベース基板1およびフレーム基板2の厚みは、それぞれ数十〜数百μm程度である。
ベース基板1は、各製品領域Xの上面中央部に、例えば半導体素子等の電子部品Eの電極が接続される複数の電子部品接続パッド3を有している。電子部品接続パッド3は、直径が数十〜数百μm程度の円形をしており、導体層により形成されている。これらの電子部品接続パッド3には、電子部品Eの電極が半田バンプB1を介して接続される。
また、またベース基板1の各製品領域Xの下面には、外部の電気回路基板と接続するための複数の第1の外部接続パッド4が形成されている。第1の外部接続パッド4は、直径が数百μm程度の円形をしており、導体層により形成されている。これらの第1の外部接続パッド4は、外部の電気回路基板の配線導体に半田を介して接続される。
さらに、ベース基板1は、各製品領域Xの上面外周部に、フレーム基板2と接合するための複数の第1の組立用パッド5を有している。これらの第1の組立用パッド5は、直径が数十〜数百μm程度の円形であり、導体層により形成されている。なお、各製品領域Xにおける電子部品接続パッド3と第1の外部接続パッド4と第1の組立用パッド5とは、ベース基板1の内部や表面に形成された図示しない配線導体により所定のもの同士が必要に応じて互いに電気的に接続されている。
またさらに、ベース基板1は、捨て代領域Yの上面に、フレーム基板2と接合するための複数の第1のダミーの組立用パッド6を有している。これらの第1のダミーの組立用パッド6は、例えば直径が数十〜数千μmの円形であり、導体層により形成されている。これらの第1のダミーの組立用パッド6は、捨て代領域Yに沿った環状の配列に形成されている。
フレーム基板2は、各製品領域Xの中央部に開口部Aを有している。開口部Aは、電子部品Eを囲繞する大きさであり、ベース基板1における各製品領域Xの上面中央部を露出させている。また、フレーム基板2の各製品領域Xの下面には、ベース基板1における第1の組立用パッド5と重なる位置に複数の第2の組立用パッド7が形成されている。この第2の組立用パッド7の形状および大きさはベース基板1における第1の組立用パッド5と実質的に同じ大きさであり、導体層により形成されている。
また、フレーム基板2の上面には、複数の第2の外部接続パッド8が形成されている。第2の外部接続パッド8は、直径が数十〜数百μm程度の円形であり、導体層により形成されている。この第2の外部接続パッド8は、例えば他の電気回路基板の配線導体に半田を介して接続される。あるいは、第2の外部接続パッド8は、他の電子部品と接続されたり、電気検査用のテストプローブと接続されたりする。なお、第2の組立用パッド7と第2の外部接続パッド8とは、フレーム基板2の内部に形成された図示しない配線導体により所定のもの同士が互いに電気的に接続されている。
さらに、フレーム基板2は、捨て代領域Yの下面に複数の第2のダミーの組立用パッド9を有している。第2のダミーの組立用パッド9は、例えば直径が数十〜数千μmの円形であり、導体層により形成されている。これらの第2のダミーの組立用パッド9は、第1のダミーの組立用パッド6と部分的に重なる位置に形成されている。
そして、第1の組立用パッド5と第2の組立用パッド7とを第2の半田バンプB2を介して接続するとともに、第1のダミーの組立用パッド6と第2のダミーの組立用パッド9とを第3の半田バンプB3を介して接続することによって、ベース基板1とフレーム基板2とが接合されている。
さらに、組立10は、ベース基板1とフレーム基板2との間に第1の封止樹脂F1が充填されている。第1の封止樹脂F1は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、ベース基板1とフレーム基板2との接合を強固なものとするとともに、ベース基板1とフレーム基板2との間の隙間を充填して両者間の気密性を高める作用をなす。また、電子部品Eが収容された開口部A内には、第2の封止樹脂F2が充填される。第2の封止樹脂F2は、例えばエポキシ樹脂を主体とする樹脂系の絶縁材料からなり、電子部品Eを気密に封止する作用をなす。
ところで、本例の多数個取り配線基板の組立体10においては、図2に示すように、ベース基板1に形成された第1のダミーの組立用パッド6とフレーム基板2に形成された第2のダミーの組立用パッド9とは、互いに部分的に重なり合うように配置されているとともに、第2のダミーの組立用パッド9が第1のダミーの組立用パッド6よりも捨て代領域Yの中央部側にずれて位置している。これにより第2のダミーの組立用パッド9における重心が、第1のダミーの組立用パッド6の重心よりも捨て代領域Yの中央部側に位置することとなる。そして、本発明においては、このことが重要である。このように、第2のダミーの組立用パッド9における重心が、第1のダミーの組立用パッド6の重心よりも捨て代領域Yの中央部側に位置することにより、後述するように、第3の半田バンプB3がフレーム基板2の捨て代領域Yを外周側に引っ張る張力が働き、それによりフレーム基板2が撓むことが有効に防止される。
ここで、このような組立体10の組立方法を図3(a)〜(c)を参照して説明する。まず、図3(a)に示すように、ベース基板1とフレーム基板2とを準備する。次に、図3(b)に示すように、ベース基板1における電子部品接続パッド3に第1の半田バンプB1を溶着するとともに、第1の組立用パッド5に第2の半田バンプB2を、第1のダミーの組立用パッド6に半田バンプB3を溶着する。次に、図3(c)に示すように、第2の半田バンプB2上に第2の組立用パッド7を、第3の半田バンプB3上に第2のダミーの組立用パッド9を当接させるとともに第2の半田バンプB2および第3の半田バンプB3をを溶融させることによって、第1の組立用パッド5と第2の組立用パッド7とを第2の半田バンプB2を介して接続するとともに第1のダミーの組立用パッド6と第2のダミーの組立用パッド9とを第3の半田バンプB3を介して接続することによってベース基板1上にフレーム基板2が接合される。
このとき、第2のダミーの組立用パッド9における重心が、第1のダミーの組立用パッド6の重心よりも捨て代領域Yの中央部側に位置することにより、図3(c)に示すように、第3の半田バンプB3がフレーム基板2の捨て代領域Yを外周側に引っ張る張力Tが働き、それによりフレーム基板2が撓むことが有効に防止される。したがって、本例の多数個取り配線基板の組立体10およびその組立方法によれば、各製品領域Xにおける厚みバラツキが小さく、寸法精度に優れる個別の配線基板を得ることが可能な多数個取り配線基板の組立体10を提供することができる。しかる後、ベース基板1とフレーム基板2との間に第1の封止樹脂Fぬを充填すれば、組立体10が完成する。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施形態の一例では、第1のダミーの組立用パッド6および第2のダミーの組立用パッド9は円形であったが、図4に示すように楕円形であっても良いし、あるいは図5に示すように三角形であっても良い。さらには図示しないが、長円形や涙滴形状、四角形や台形等の他の形状であっても良い。
1 ベース基板
2 フレーム基板
5 第1の組立用パッド
6 第1のダミーの組立用パッド
7 第2の組立用パッド
9 第2のダミーの組立用パッド
B2,B3 半田
X 製品領域
Y 捨て代領域

Claims (2)

  1. 中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されており、前記製品領域のそれぞれの上面外周部に複数の第1の組立用パッドが形成されて成る平板状のベース基板と、中央部における前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域が一体的に配列形成されており、下面における前記第1の組立用パッドと重なる位置に第2の組立用パッドを有するフレーム基板とからなり、前記第1の組立用パッドと前記第2の組立用パッドとを半田により接合して成る多数個取り配線基板の組立体において、前記ベース基板および前記フレーム基板のそれぞれの外周部に前記製品領域を囲繞する枠状の捨て代領域を一体的に設けるとともに、前記ベース基板の捨て代領域の上面に第1のダミーの組立用パッドと、前記フレーム基板の捨て代領域の下面における前記第1のダミーの組立用パッドと部分的に重なる位置にその重心が前記第1のダミーの組立用パッドの重心よりも該捨て代領域の中央部側に位置する第2のダミーの組立用パッドとを設けるとともに前記第1のダミーの組立用パッドと前記第2のダミーの組立用パッドとを半田を介して接合してなることを特徴とする多数個取り配線基板の組立体。
  2. 中央部に個別の配線基板を形成するための複数の製品領域が平面的な並びに一体的に配列形成されているとともに外周部に該製品領域を取り囲む枠状の捨て代領域が一体的に形成されてなり、前記製品領域のそれぞれの上面外周部に複数の第1の組立用パッドが形成されているとともに前記捨て代領域の上面に複数の第1のダミーの組立用パッドが形成されて成る平板状のベース基板と、中央部おける前記製品領域と対応する位置に、該製品領域の中央部を露出させる開口部を有する複数の製品領域を一体的に有するとともに外周部に該製品領域を取り囲む捨て代領域を有し、下面における前記第1の組立用パッドと重なる位置に第2の組立用パッドを有するとともに下面における前記第1のダミーの組立用パッドと部分的に重なる位置にその重心が前記第1のダミーの組立用パッドの重心よりも前記捨て代領域の中央部側に位置する第2のダミーの組立用パッドを有するフレーム基板とを準備する工程と、前記ベース基板上に前記フレーム基板を、第1の組立用パッドと第2の組立用パッドとが間に半田を介して重なるとともに前記第1のダミーの組立用パッドと第2のダミーの組立用パッドとが間に半田を介して部分的に重なるように載置する工程と、前記第1の組立用パッドと第2の組立用パッドとの間の半田および前記第1のダミーの組立用パッドと第2のダミーの組立用パッドとの間の半田を溶融させて前記第1の組立用パッドと前記第2の組立用パッドとを、および前記第1のダミーの組立用パッドと第2のダミーの組立用パッドとを半田を介して接合することを特徴とする多数個取り配線基板の組立方法。
JP2012010568A 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法 Active JP5761671B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012010568A JP5761671B2 (ja) 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
KR1020120156032A KR101893837B1 (ko) 2012-01-23 2012-12-28 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
TW102101943A TWI552238B (zh) 2012-01-23 2013-01-18 截取多個配線基板之組合件及截取多個配線基板之組合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010568A JP5761671B2 (ja) 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法

Publications (2)

Publication Number Publication Date
JP2013149874A JP2013149874A (ja) 2013-08-01
JP5761671B2 true JP5761671B2 (ja) 2015-08-12

Family

ID=48996025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010568A Active JP5761671B2 (ja) 2012-01-23 2012-01-23 多数個取り配線基板の組立体および多数個取り配線基板の組立方法

Country Status (3)

Country Link
JP (1) JP5761671B2 (ja)
KR (1) KR101893837B1 (ja)
TW (1) TWI552238B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002822B2 (en) 2015-06-24 2018-06-19 Samsung Electronics Co., Ltd. Circuit boards and semiconductor packages including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same
JP7380681B2 (ja) * 2019-04-26 2023-11-15 Tdk株式会社 集合基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616521B2 (ja) * 1986-05-29 1994-03-02 日本電信電話株式会社 半導体装置
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
JP2004006542A (ja) * 2002-05-31 2004-01-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006253167A (ja) * 2005-03-08 2006-09-21 Nec Corp キャビティ構造プリント配線板の製造方法及び実装構造
JP5421863B2 (ja) * 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002822B2 (en) 2015-06-24 2018-06-19 Samsung Electronics Co., Ltd. Circuit boards and semiconductor packages including the same
US10141255B2 (en) 2015-06-24 2018-11-27 Samsung Electronics Co., Ltd. Circuit boards and semiconductor packages including the same

Also Published As

Publication number Publication date
KR101893837B1 (ko) 2018-08-31
TWI552238B (zh) 2016-10-01
JP2013149874A (ja) 2013-08-01
KR20130086110A (ko) 2013-07-31
TW201347057A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
JP6520845B2 (ja) 電子部品装置、回路基板への電子部品装置の実装方法、および、回路基板への電子部品装置の実装構造
JP5277755B2 (ja) 電子部品
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP2014045051A (ja) 電子部品内蔵基板及びその製造方法
JP2013236039A (ja) 半導体装置
US10304767B2 (en) Semiconductor device
JP5761671B2 (ja) 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP5458517B2 (ja) 電子部品
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2012015554A (ja) 半導体装置の製造方法、および積層型半導体装置の製造方法
JP6058962B2 (ja) 半導体素子収納用配線基板およびその製造方法
JP5810206B1 (ja) 基板構造およびその製造方法
JP4833678B2 (ja) 圧電発振器の製造方法
JP2012204733A (ja) 配線基板
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2014165481A (ja) 半導体素子実装体
JP2015146404A (ja) 半導体装置およびその製造方法
JP2012227320A (ja) 半導体装置
TWI492358B (zh) 半導體封裝件及其製法
JP2009016371A (ja) シールド機能付きモジュールの製造方法
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2018121039A (ja) 多数個取り配線基板
JP2018121040A (ja) 多数個取り配線基板
JP2013149744A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5761671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350