WO2020217951A1 - 集合基板及びその製造方法 - Google Patents

集合基板及びその製造方法 Download PDF

Info

Publication number
WO2020217951A1
WO2020217951A1 PCT/JP2020/015527 JP2020015527W WO2020217951A1 WO 2020217951 A1 WO2020217951 A1 WO 2020217951A1 JP 2020015527 W JP2020015527 W JP 2020015527W WO 2020217951 A1 WO2020217951 A1 WO 2020217951A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
substrate
assembly
frame body
individual substrates
Prior art date
Application number
PCT/JP2020/015527
Other languages
English (en)
French (fr)
Inventor
義弘 鈴木
強 望月
大川　博茂
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2021515950A priority Critical patent/JP7380681B2/ja
Publication of WO2020217951A1 publication Critical patent/WO2020217951A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to an assembly substrate and a method for manufacturing the same, and particularly to an assembly substrate including a plurality of individual substrates in the plane direction and a method for manufacturing the same.
  • Patent Document 1 proposes a method of embedding a metal frame inside an assembly substrate.
  • Patent Document 1 when an aggregate including a plurality of individual substrates is cut out from the aggregate substrate, the aggregate substrate is cut along the metal frame, which imposes a burden on a cutting tool such as a router used for cutting. There was a problem that the teeth were worn quickly. Further, since a part of the metal frame remains in the aggregate cut out from the assembly substrate, a burden is placed on a cutting tool such as a dicer used for individualization. In particular, when the cutting allowance in dicing is set to be thin in order to include more individual substrates in one collective substrate, it is necessary to use a thin blade. Therefore, cutting the metal frame damages the thin blade. There was a risk of doing so.
  • an object of the present invention is to reduce the burden on a cutting tool such as a router used for cutting when cutting an aggregate including a plurality of individual substrates from the aggregate substrate.
  • the collective substrate according to the present invention is a collective substrate including a plurality of individual substrates in the plane direction, and includes a substrate, a plurality of electronic components embedded in the substrate so as to be assigned to the plurality of individual substrates, and a plurality of individual substrates.
  • a first frame body arranged so as to surround the outer periphery of the aggregate including the substrate and a second frame body arranged inside the first frame body so as to surround the outer periphery of the aggregate are provided. It is characterized by.
  • the second frame is arranged inside the first frame, for example, the first frame is made of a metal material and the second frame is made of a non-metal material.
  • the burden on the cutting tool such as a router used for cutting can be reduced.
  • a part of the first frame does not remain in the aggregate cut out from the assembly substrate, it is possible to separate the first frame by using a thin blade.
  • both the first and second frames are made of a metal material, the boundary between the first frame and the second frame, the cut of the first frame, or the second frame By cutting the assembly board along the cuts in the body, it is possible to reduce the burden on cutting tools such as routers used for cutting.
  • the first frame may be made of a material having a linear expansion coefficient of 18 ppm or less and a Young's modulus of 60 GPa or more. According to this, it is possible to more effectively suppress the warp generated in the assembly substrate.
  • the second frame may be made of a resin material. According to this, the burden on the cutting tool is further reduced.
  • the first frame and the second frame may be arranged in the same layer as a plurality of electronic components in the substrate. According to this, the effective mounting densities are averaged between the inside of the aggregate in which a plurality of electronic components are regularly arranged and the outer periphery of the aggregate in which the electronic components are not mounted. It is possible to suppress the warpage of the collective substrate due to this.
  • the assembly substrate according to the present invention includes a plurality of aggregates, the first frame is arranged so as to surround the entire plurality of aggregates, and the second frame individually surrounds the plurality of aggregates. It does not matter if it is arranged. According to this, it is possible to reduce the burden on the cutting tool while sufficiently ensuring the strength of the larger size collective substrate.
  • an alignment mark or a test terminal is provided on the outer peripheral portion of the aggregate, and the second frame discontinuously surrounds the outer periphery of the aggregate so as not to cover the alignment mark or the test terminal. But it doesn't matter. According to this, the production process is not hindered by the presence of the second frame.
  • the method for manufacturing an assembled substrate according to the present invention is a method for manufacturing an assembled substrate including a plurality of individual substrates in the plane direction, and a plurality of methods are provided on the surface of an insulating layer constituting the substrate so as to be assigned to each of the plurality of individual substrates.
  • the assembly substrate can be cut along the second frame. It is possible to reduce the burden on cutting tools such as routers used for cutting. Further, in this case, since a part of the first frame does not remain in the aggregate cut out from the assembly substrate, it is possible to separate the pieces by using a thin blade.
  • the step of arranging the second frame may be performed by discharging the resin material using a dispenser. According to this, it is possible to arrange the required amount of resin material at the required position. In this case, the resin material may be discharged intermittently. According to this, the second frame can be formed while avoiding the alignment mark and the test terminal.
  • the present invention when an aggregate including a plurality of individual substrates is cut out from the aggregate substrate, it is possible to reduce the burden on a cutting tool such as a router used for cutting. Moreover, since a part of the first frame does not remain in the aggregate cut out from the aggregate substrate, it is possible to separate the first frame by using a thin blade, and it is possible to take a large number of more individual substrates. It will be possible.
  • FIG. 1 is a schematic plan view for explaining the configuration of the assembly substrate 10 according to the preferred embodiment of the present invention.
  • FIG. 2 is a partially enlarged view of the assembly 20.
  • FIG. 3 is a cross-sectional view taken along the line AA shown in FIG.
  • FIG. 4 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 5 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 6 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 7 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 8 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 9 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 10 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 11 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 12 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 13 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 14 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 15 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 16 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 17 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 18 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 19 is a process diagram for explaining a method of manufacturing the collective substrate 10.
  • FIG. 20 is a partially enlarged view for explaining the cutting position of the assembly substrate 10.
  • FIG. 21 is a plan view of the assembly 20 cut out from the assembly substrate 10.
  • FIG. 22 is a schematic view for explaining an example of the cutting position when the second frame body 12 is formed in two rows.
  • FIG. 23 is a schematic diagram for explaining an example of the cutting position when the first frame body 11 and the second frame body 12 are mixed.
  • FIG. 24 is a schematic plan view for explaining the configuration of the assembly substrate 10A according to the first modification.
  • FIG. 25 is a schematic plan view for explaining the configuration of the assembly substrate 10B according to the second modification.
  • FIG. 26 is a schematic plan view for explaining the configuration of the assembly substrate 10C according to the third modification.
  • FIG. 27 is a schematic plan view for explaining the configuration of the assembly substrate 10D according to the fourth modification.
  • FIG. 1 is a schematic plan view for explaining the configuration of the assembly substrate 10 according to the preferred embodiment of the present invention.
  • the assembly substrate 10 includes a plurality of individual substrates 100 arranged in a matrix in the plane direction, and also has a first frame 11 and a second frame 12. doing.
  • the first frame 11 and the second frame 12 play a role of reducing warpage by reinforcing the collective substrate 10, and form the collective substrate 10 instead of being located on the outermost surface of the collective substrate 10. It is embedded inside the board.
  • the individual substrate 100 is finally individualized by cutting the assembly substrate 10 along the broken line B.
  • four aggregates 20 composed of a plurality of individual substrates 100 are provided.
  • the aggregate 20 corresponds to an area exposed at one time in the photolithography process. Therefore, in the manufacturing process of the collective substrate 10 shown in FIG. 1, the exposure is performed in four steps.
  • the first frame 11 is a frame made of a material having a low coefficient of linear expansion and a high Young's modulus, such as a metal such as stainless steel, silicon, or ceramic, and the collective substrate 10 so as to surround the entire plurality of aggregates 20. It is arranged along the outer circumference of.
  • the first frame body 11 may have a plate shape, or may be provided with a plurality of through holes or slits at predetermined positions. Further, the first frame body 11 may be composed of a plurality of parts.
  • the linear expansion coefficient of the first frame 11 is 18 ppm or less and the Young's modulus is 60 GPa or more. Further, since the effective mounting density on the outer peripheral portion of the collective substrate 10 is increased by the first frame body 11, the difference in mounting density between the collective 20 and the outer peripheral portion of the collective substrate 10 is reduced. This is because if there is a difference in the mounting density depending on the plane position, the collective substrate 10 is warped due to this, and this is prevented.
  • the second frame 12 is a frame made of a material that is easier to cut than the first frame 11, such as a resin material, a glass material, carbon, and a dress material, for example, a non-metal material, and each aggregate is It is arranged inside the first frame 11 so as to surround the outer periphery of the 20.
  • a metal material can also be used for the second frame 12 as long as it can be cut while avoiding the second frame 12.
  • the second frame 12 mainly increases the effective mounting density at the outer peripheral portion of the aggregate 20, for example, the boundary portion between two adjacent aggregates 20, thereby increasing the mounting density of the outer peripheral portion of the aggregate 20. Play a role of enhancing.
  • the second frame body 12 does not have to be a continuous frame-shaped body, and may be arranged intermittently and discontinuously as shown in the enlarged view shown in FIG.
  • the alignment mark 13 and the test terminal 14 are provided on the outer peripheral portion of the assembly 20, and the second frame 12 does not cover the alignment mark 13 and the test terminal 14. It is arranged discontinuously to avoid.
  • FIG. 3 is a cross-sectional view taken along the line AA shown in FIG.
  • FIG. 3 shows one individual substrate 100, the first frame body 11, and the second frame body 12.
  • the portion indicated by reference numeral 100 in FIG. 3 corresponds to one individual substrate 100, and is finally individualized.
  • the individual substrate 100 has four insulating layers 111 to 114 and conductor layers L1 to L4 located on the respective surfaces of the insulating layers 111 to 114.
  • the insulating layer 111 located at the bottom layer and the insulating layer 114 located at the top layer may be a core layer in which a core material such as glass fiber is impregnated with a resin material such as epoxy. I do not care.
  • the insulating layers 112 and 113 may be resin layers that do not include a core material such as glass cloth.
  • the coefficient of thermal expansion of the insulating layers 111 and 114 is preferably smaller than the coefficient of thermal expansion of the insulating layers 112 and 113.
  • the insulating layers 112 and 113 which are resin layers are sandwiched between the insulating layers 111 and 114 which are core layers, sufficient mechanical strength can be obtained even when the thickness of the individual substrate 100 is thin. It becomes possible.
  • the insulating layer 114 located on the uppermost layer and a part of the conductor layer L1 formed on the surface thereof are covered with the solder resist 121.
  • the insulating layer 111 located at the bottom layer and a part of the conductor layer L4 formed on the surface thereof are covered with the solder resist 122.
  • the solder resist 121 constitutes the upper surface 101 of the individual substrate 100
  • the solder resist 122 constitutes the lower surface 102 of the individual substrate 100.
  • electronic components such as capacitors and inductors can be mounted on the upper surface 101 of the individual substrate 100.
  • a user terminal connected to the motherboard can be formed on the lower surface 102.
  • the individual substrate 100 may be turned upside down and electronic components may be mounted on the lower surface 102.
  • the individual substrate 100 has an electronic component 130 embedded in the insulating layer 113.
  • the electronic component 130 is, for example, a semiconductor IC, in which the main surface 131 provided with the rewiring layer 133 faces the upper surface 101 side and is covered with the insulating layer 113, and the back surface 132 faces the lower surface 102 side and is covered with the insulating layer 112. ing. Although only one electronic component 130 is shown in FIG. 3, two or more electronic components 130 may be embedded.
  • the first frame body 11 and the second frame body 12 are embedded in the same layer as the electronic component 130.
  • the first frame 11 and the second frame 12 reinforce the assembly substrate 10 and are arranged on the outer peripheral portion of the assembly 20 in which the electronic components 130 are not embedded, thereby averaging the mounting densities. Fulfill. Since the first frame 11 and the second frame 12 are outside the individual substrate 100, they do not remain in the final product.
  • the conductor layer L1 includes the wiring pattern 141.
  • the portion of the wiring pattern 141 that is not covered with the solder resist 121 constitutes an external terminal of the individual substrate 100.
  • the conductor layer L2 includes the wiring pattern 142.
  • a part of the wiring pattern 142 is connected to the wiring pattern 141 of the conductor layer L1 via a plurality of via conductors 151 provided so as to penetrate the insulating layer 114. Further, another part of the wiring pattern 142 is connected to the rewiring layer 133 of the electronic component 130 via a via conductor 152 provided at a position overlapping the electronic component 130 in a plan view.
  • the conductor layer L3 includes the wiring pattern 143.
  • a part of the wiring pattern 143 is connected to the wiring pattern 142 of the conductor layer L2 via a plurality of via conductors 153 provided so as to penetrate the insulating layers 112 and 113.
  • the via conductor 153 is arranged at a position where it does not overlap with the electronic component 130 in a plan view.
  • the conductor layer L4 includes a wiring pattern 144.
  • a part of the wiring pattern 144 is connected to the wiring pattern 143 of the conductor layer L3 via a plurality of via conductors 154 provided so as to penetrate the insulating layer 111. Further, the portion of the wiring pattern 144 that is not covered with the solder resist 122 constitutes a terminal electrode.
  • 4 to 19 are process diagrams for explaining the manufacturing method of the assembly substrate 10 according to the present embodiment, and show a cross section along the line AA shown in FIG.
  • a base material in which conductor layers L3 and L4 made of a conductor foil such as Cu are bonded to both sides of an insulating layer 111 containing a core material such as glass fiber, that is, both sides.
  • CCL Copper Clad Laminate
  • the thickness of the core material contained in the insulating layer 111 is preferably 40 ⁇ m or more in order to secure appropriate rigidity for facilitating handling.
  • the materials of the conductor layers L3 and L4 are not particularly limited, and in addition to the above-mentioned Cu, metal conductivity such as Au, Ag, Ni, Pd, Sn, Cr, Al, W, Fe, Ti, and SUS material is not particularly limited. Examples of the material include, and among these, it is preferable to use Cu from the viewpoint of conductivity and cost. The same applies to the other conductor layers L1 and L2 described later.
  • the resin material used for the insulating layer 111 is not particularly limited as long as it can be molded into a sheet or film, and can be used in addition to glass epoxy, for example, vinyl benzyl resin, polyvinyl benzyl ether compound resin, and the like.
  • Bismaleimide triazine resin (BT resin), polyphenylene ether (polyphenylene ether oxide) resin (PPE, PPO), cyanate ester resin, epoxy + active ester cured resin, polyphenylene ether resin (polyphenylene oxaode resin), curable polyolefin resin, Benzocyclobutene resin, polyimide resin, aromatic polyester resin, aromatic liquid crystal polyester resin, polyphenylene sulfide resin, polyetherimide resin, polyacrylate resin, polyether ether ketone resin, fluororesin, epoxy resin, phenol resin, or benzoxazine Silica, talc, calcium carbonate, magnesium carbonate, aluminum hydroxide, magnesium hydroxide, aluminum borate whisker, potassium titanate fiber, alumina, glass flakes, glass fiber, tantalum nitride, etc.
  • Materials to which aluminum nitride or the like is added and at least one of magnesium, silicon, titanium, zinc, calcium, strontium, zirconium, tin, neodium, samarium, aluminum, bismuth, lead, lantern, lithium and tantalum to these resins.
  • a material to which a metal oxide powder containing a seed metal is added can be used, and can be appropriately selected and used from the viewpoints of electrical properties, mechanical properties, water absorption, reflow resistance and the like.
  • the core material contained in the insulating layer 111 a material containing resin fibers such as glass fiber and aramid fiber can be mentioned. The same applies to the other insulating layers 112 to 114 described later.
  • the wiring pattern 143 is formed by patterning the conductor layer L3 using a known method such as a photolithography method. At this time, an opening C that functions as an alignment mark is formed in the conductor layer L3 at a position that does not overlap with the mounting area of the electronic component 130.
  • the insulating layer 112 is formed by laminating, for example, an uncured (B stage state) resin sheet or the like on the surface of the insulating layer 111 by vacuum pressure bonding or the like so as to embed the conductor layer L3. To do.
  • the electronic component 130 is placed on the insulating layer 112.
  • the electronic component 130 is mounted in a face-up manner so that the main surface 131 faces upward.
  • the silicon substrate may be thinned to, for example, 200 ⁇ m or less, more preferably about 50 to 100 ⁇ m.
  • the electronic component 130 is mounted, the electronic component 130 is positioned by recognizing an image of the alignment mark formed by the opening C.
  • the second frame 12 is placed inside the first frame 11 as shown in FIG. Form.
  • the formation of the second frame body 12 can be performed by discharging the resin material using a dispenser. At this time, as described with reference to FIG. 2, it is preferable to intermittently discharge the resin material so that the alignment mark 13 and the test terminal 14 are not covered by the second frame body 12.
  • the insulating layer 113 and the conductor layer L2 are formed so as to cover the electronic component 130, the first frame body 11, and the second frame body 12.
  • the insulating layer 113 for example, after applying a thermosetting resin in an uncured or semi-cured state, in the case of an uncured resin, it is heated to be semi-cured, and further, together with the conductor layer L2 using a pressing means. Curing molding is preferable.
  • the insulating layer 113 is preferably a resin sheet that does not contain fibers that hinder the embedding of the electronic component 130. As a result, the adhesion between the insulating layer 113, the conductor layer L2, the insulating layer 112, and the electronic component 130 is improved.
  • the insulating layer 113 and the conductor layer L2 may have dents on the outer peripheral portion of the aggregate 20. No flatness is maintained.
  • the volume (space factor) of the electronic component 130 per unit area in the region A0 to be the individual substrate 100 and the first frame 11 The volume of the first frame 11 per unit area in the area A1 where the second frame 12 is provided (space factor) and the volume of the second frame 12 per unit area in the area A2 where the second frame 12 is provided (the volume of the second frame 12). It is preferable that the space factors) are almost the same. Alternatively, the volume (space factor) of the electronic component 130 per unit area in the area A0 and the first frame 11 per unit area in the area A3 where the first frame 11 or the second frame 12 is provided.
  • the edge of the region A0 is defined by a cutting line when the individual substrate 100 is separated, that is, a broken line B.
  • the outer edge of the region A1 is defined by the end portion E of the assembly substrate 10
  • the inner edge of the region A1 is defined by a cutting line when cutting out the assembly 20 from the assembly substrate 10, that is, a broken line D.
  • the outer edge of the region A2 is defined by the dashed line D
  • the inner edge of the region A2 is defined by the dashed line B located on the outermost side.
  • openings 162 and 163 that expose the insulating layer 113 are formed.
  • the opening 162 is formed at a position overlapping the rewiring layer 133 of the electronic component 130
  • the opening 163 is formed at a position not overlapping the electronic component 130 and overlapping the wiring pattern 143 of the conductor layer L3. ..
  • the insulating layers 113 and 112 in the portion not covered by the conductor layer L2 are removed by performing laser processing or blasting using the conductor layer L2 as a mask.
  • the via 152a is formed in the insulating layer 113 at the position corresponding to the opening 162 of the conductor layer L2, and the rewiring layer 133 of the electronic component 130 is exposed.
  • vias 153a are formed in the insulating layers 113 and 112 at positions corresponding to the openings 163 of the conductor layer L2, and the wiring pattern 143 of the conductor layer L3 is exposed.
  • via electroless plating and electrolytic plating are applied to form via conductors 152 and 153 on the inner walls of vias 152a and 153a, respectively.
  • the rewiring layer 133 of the electronic component 130 and the wiring pattern 143 of the conductor layer L3 are connected to the conductor layer L2 via the via conductors 152 and 153.
  • the wiring pattern 142 is formed by patterning the conductor layer L2 by a known method such as a photolithography method. A part of the wiring pattern 142 overlaps with the rewiring layer 133 of the electronic component 130 in a plan view.
  • the sheet in which the insulating layer 114 and the conductor layer L1 are laminated is vacuum heat pressed so as to embed the conductor layer L2.
  • the thickness of the insulating layer 114 may be the same as that of the insulating layer 111.
  • the insulating layer 114 in the portion not covered by the conductor layer L1 is removed, and the conductor layer L4 is used.
  • the insulating layer 111 in the uncovered portion is removed.
  • the via 151a is formed in the insulating layer 114 at the position corresponding to the opening 161 of the conductor layer L1, and the wiring pattern 142 of the conductor layer L2 is exposed.
  • a via 154a is formed in the insulating layer 111 at a position corresponding to the opening 164 of the conductor layer L4, and the wiring pattern 143 of the conductor layer L3 is exposed.
  • via electroless plating and electrolytic plating are applied to form via conductors 151 and 154 on the inner walls of vias 151a and 154a, respectively.
  • the wiring pattern 142 of the conductor layer L2 is connected to the conductor layer L1 via the via conductor 151.
  • the wiring pattern 143 of the conductor layer L3 is connected to the conductor layer L4 via the via conductor 154.
  • the conductor layers L1 and L4 are patterned by a known method such as a photolithography method to form a wiring pattern 141 on the conductor layer L1 and a wiring pattern 144 on the conductor layer L4. .. Then, if the solder resists 121 and 122 are formed at predetermined plane positions, the assembly substrate 10 according to the present embodiment is completed.
  • the assembly substrate 10 After the assembly substrate 10 is completed, it is separated into a plurality of individual substrates 100 by cutting the assembly substrate 10.
  • the individualization first, four aggregates 20 are cut out from the aggregate substrate 10 using a cutting tool such as a router, and then a large number of individual substrates 100 are fragmented from the aggregate 20 using a cutting tool such as a dicer. It is done by changing to.
  • a cutting tool such as a router
  • a large number of individual substrates 100 are fragmented from the aggregate 20 using a cutting tool such as a dicer. It is done by changing to.
  • the broken line D is set at a position where it overlaps with the second frame body 12 without overlapping with the first frame body 11.
  • the burden on the cutting tool such as the router is significantly reduced as compared with the case of cutting at the position overlapping with the first frame 11.
  • the cut-out aggregate 20 does not include the first frame body 11, and the second frame body 12 remains on the outer circumference.
  • a plurality of individual substrates 100 can be
  • the second frame 12 is formed in two rows, and there is a gap between the adjacent second frame 12 through which a cutting tool such as a dicer can pass.
  • a cutting tool such as a dicer
  • the broken lines D and B are set at the positions shown in FIG. 22, even when the second frame 12 is made of metal, the burden on the cutting tool such as a router or a dicer can be reduced. ..
  • the broken lines D and B are the positions shown in FIG. 23. If set to, the burden on cutting tools such as routers and dicers can be reduced.
  • the collective substrate 10 since the second frame body 12 is provided inside the first frame body 11, the collective substrate 10 is provided along the second frame body 12. By disconnecting, it is possible to significantly reduce the burden on cutting tools such as routers. Moreover, since the first frame 11 does not remain in the cut-out aggregate 20, the burden on cutting tools such as a dicer is reduced when the aggregate 20 is separated into a plurality of individual substrates 100. To. As a result, thinner blades can be used, and the number of blades to be taken can be increased.
  • FIG. 24 is a schematic plan view for explaining the configuration of the assembly substrate 10A according to the first modification.
  • the collective substrate 10A shown in FIG. 24 is different from the collective substrate 10 shown in FIG. 1 in that the individual aggregates 20 are surrounded by the first frame 11. As illustrated by the assembly substrate 10A shown in FIG. 24, the first frame 11 and the second frame 12 may be arranged so as to individually surround the plurality of aggregates 20.
  • FIG. 25 is a schematic plan view for explaining the configuration of the assembly substrate 10B according to the second modification.
  • the assembly substrate 10B shown in FIG. 25 is different from the assembly substrate 10A shown in FIG. 24 in that the second frame body 12 is omitted at the corners of the assembly 20. As illustrated by the assembly substrate 10B shown in FIG. 25, the second frame 12 may be omitted at the corners of the assembly 20.
  • FIG. 26 is a schematic plan view for explaining the configuration of the assembly substrate 10C according to the third modification.
  • the collective substrate 10C shown in FIG. 26 is different from the collective substrate 10 shown in FIG. 1 in that it includes eight aggregates 20 (2 columns ⁇ 4 rows). As illustrated by the assembly substrate 10C shown in FIG. 26, the number of aggregates 20 included in one assembly substrate is not particularly limited.
  • FIG. 27 is a schematic plan view for explaining the configuration of the assembly substrate 10D according to the fourth modification.
  • the assembly substrate 10D shown in FIG. 27 is different from the assembly substrate 10A shown in FIG. 24 in that the assembly 20 is divided into two parts. As a result, two aggregates 20 are included in each of the four areas (2 columns ⁇ 2 rows) surrounded by the first frame 11. As illustrated by the assembly substrate 10D shown in FIG. 27, the number of aggregates 20 included in each area surrounded by the first frame 11 is not particularly limited.
  • Assembly board 10A to 10D Assembly board 11 First frame body 12 Second frame body 13 Alignment mark 14 Test terminal 20 Assembly 100 Individual substrate 101 Top surface 102 Bottom surface 111 to 114 Insulation layer 121, 122 Solder resist 130 Electronic component 131 Main surface 132 Back surface 133 Rewiring layer 141 to 144 Wiring pattern 151 to 154 Via conductor 151a to 154a Via 161 to 164 Opening C Opening L1 to L4 Conductor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】集合基板から複数の個別基板を包含する集合体を切り出す際に、切断に用いるルーターなどの裁断用具の負担を軽減する。 【解決手段】集合基板１０は、面方向に複数の個別基板１００を包含する集合基板１０であって、複数の個別基板１００にそれぞれ割り当てられるよう、基板に埋め込まれた複数の電子部品１３０と、複数の個別基板１００を包含する集合体２０の外周を取り囲むように配置された第１の枠体１１と、集合体２０の外周を取り囲むよう、第１の枠体１１の内側に配置された第２の枠体１２とを備える。

Description

集合基板及びその製造方法
　本発明は集合基板及びその製造方法に関し、特に、面方向に複数の個別基板を包含する集合基板及びその製造方法に関する。
　半導体ＩＣなどの電子部品が内蔵された基板は、通常、集合基板の状態で作製され、最終的に集合基板を個片化することによって多数個取りされる。より多くの基板（個別基板）を同時に作製するためには、集合基板のサイズを大きくする必要があるが、集合基板のサイズが大きくなると、集合基板に反りが発生しやすくなる。これを抑制する方法として、特許文献１には、集合基板の内部に金属枠体を埋め込む方法が提案されている。
特開２００９－３２８２６号公報
　しかしながら、特許文献１においては、集合基板から複数の個別基板を包含する集合体を切り出す際、金属枠体に沿って集合基板を切断していることから、切断に用いるルーターなどの裁断用具に負担がかかり、歯の摩耗が早いという問題があった。また、集合基板から切り出された集合体にも金属枠体の一部が残存するため、個片化に用いるダイサーなどの裁断用具にも負担がかかる。特に、１枚の集合基板により多くの個別基板を包含させるべく、ダイシングにおける切り代を細く設定する場合には、薄いブレードを使用する必要があることから、金属枠体を切断すると薄いブレードが破損するおそれがあった。
　したがって、本発明の目的は、集合基板から複数の個別基板を包含する集合体を切り出す際に、切断に用いるルーターなどの裁断用具の負担を軽減することを目的とする。
　本発明による集合基板は、面方向に複数の個別基板を包含する集合基板であって、基板と、複数の個別基板にそれぞれ割り当てられるよう、基板に埋め込まれた複数の電子部品と、複数の個別基板を包含する集合体の外周を取り囲むように配置された第１の枠体と、集合体の外周を取り囲むよう、第１の枠体の内側に配置された第２の枠体とを備えることを特徴とする。
　本発明によれば、第１の枠体の内側に第２の枠体が配置されていることから、例えば、第１の枠体を金属材料によって構成し、第２の枠体を非金属材料によって構成すれば、第２の枠体に沿って集合基板を切断することにより、切断に用いるルーターなどの裁断用具の負担を軽減することができる。また、集合基板から切り出された集合体に第１の枠体の一部が残存しないため、薄いブレードを用いて個片化することが可能となる。或いは、第１及び第２の枠体がいずれも金属材料からなる場合であっても、第１の枠体と第２の枠体の境界や、第１の枠体の切れ目又は第２の枠体の切れ目に沿って集合基板を切断すれば、切断に用いるルーターなどの裁断用具の負担を軽減することができる。
　本発明において、第１の枠体は、線膨張係数が１８ｐｐｍ以下であり、且つ、ヤング率が６０ＧＰａ以上である材料からなるものであっても構わない。これによれば、集合基板に生じる反りをより効果的に抑制することが可能となる。
　本発明において、第２の枠体は樹脂材料からなるものであっても構わない。これによれば、裁断用具にかかる負担がより軽減される。
　本発明において、第１の枠体及び第２の枠体は、基板内において複数の電子部品と同じ層に配置されていても構わない。これによれば、複数の電子部品が規則的に配置される集合体の内部と、電子部品が搭載されない集合体の外周部における実効的な実装密度が平均化されることから、実装密度差に起因する集合基板の反りを抑制することが可能となる。
　本発明による集合基板は、集合体を複数備え、第１の枠体は、複数の集合体の全体を取り囲むように配置され、第２の枠体は、複数の集合体を個々に取り囲むように配置されていても構わない。これによれば、より大判である集合基板の強度を十分に確保しつつ、裁断用具の負担を軽減することが可能となる。
　本発明において、集合体の外周部にはアライメントマーク又はテスト用端子が設けられており、第２の枠体は、アライメントマーク又はテスト用端子を覆わないよう、集合体の外周を不連続に取り囲んでも構わない。これによれば、第２の枠体の存在によって製造プロセスが阻害されることがない。
　本発明による集合基板の製造方法は、面方向に複数の個別基板を包含する集合基板の製造方法であって、複数の個別基板にそれぞれ割り当てられるよう、基板を構成する絶縁層の表面に複数の電子部品を搭載する工程と、複数の個別基板を包含する集合体の外周を取り囲むよう、絶縁層の表面に第１の枠体を配置する工程と、集合体の外周を取り囲むよう、第１の枠体の内側に第２の枠体を配置する工程とを備えることを特徴とする。
　本発明によれば、例えば、第１の枠体を金属材料によって構成し、第２の枠体を非金属材料によって構成すれば、第２の枠体に沿って集合基板を切断することにより、切断に用いるルーターなどの裁断用具の負担を軽減することができる。また、この場合、集合基板から切り出した集合体に第１の枠体の一部が残存しないため、薄いブレードを用いて個片化することが可能となる。
　本発明において、第２の枠体を配置する工程は、ディスペンサーを用いて樹脂材料を吐出することによって行っても構わない。これによれば、必要な位置に必要な量の樹脂材料を配置することが可能となる。この場合、樹脂材料の吐出を断続的に行っても構わない。これによれば、アライメントマークやテスト用端子を避けて第２の枠体を形成することができる。
　このように、本発明によれば、集合基板から複数の個別基板を包含する集合体を切り出す際に、切断に用いるルーターなどの裁断用具の負担を軽減することが可能となる。しかも、集合基板から切り出された集合体に第１の枠体の一部が残存しないため、薄いブレードを用いて個片化することが可能となり、より多くの個別基板を多数個取りすることが可能となる。
図１は、本発明の好ましい実施形態による集合基板１０の構成を説明するための模式的な平面図である。 図２は、集合体２０の部分的な拡大図である。 図３は、図１に示すＡ－Ａ線に沿った断面図である。 図４は、集合基板１０の製造方法を説明するための工程図である。 図５は、集合基板１０の製造方法を説明するための工程図である。 図６は、集合基板１０の製造方法を説明するための工程図である。 図７は、集合基板１０の製造方法を説明するための工程図である。 図８は、集合基板１０の製造方法を説明するための工程図である。 図９は、集合基板１０の製造方法を説明するための工程図である。 図１０は、集合基板１０の製造方法を説明するための工程図である。 図１１は、集合基板１０の製造方法を説明するための工程図である。 図１２は、集合基板１０の製造方法を説明するための工程図である。 図１３は、集合基板１０の製造方法を説明するための工程図である。 図１４は、集合基板１０の製造方法を説明するための工程図である。 図１５は、集合基板１０の製造方法を説明するための工程図である。 図１６は、集合基板１０の製造方法を説明するための工程図である。 図１７は、集合基板１０の製造方法を説明するための工程図である。 図１８は、集合基板１０の製造方法を説明するための工程図である。 図１９は、集合基板１０の製造方法を説明するための工程図である。 図２０は、集合基板１０の切断位置を説明するための部分的な拡大図である。 図２１は、集合基板１０から切り出された集合体２０の平面図である。 図２２は、第２の枠体１２が２列に形成されている場合における切断位置の一例を説明するための模式図である。 図２３は、第１の枠体１１と第２の枠体１２が混在している場合における切断位置の一例を説明するための模式図である。 図２４は、第１の変形例による集合基板１０Ａの構成を説明するための模式的な平面図である。 図２５は、第２の変形例による集合基板１０Ｂの構成を説明するための模式的な平面図である。 図２６は、第３の変形例による集合基板１０Ｃの構成を説明するための模式的な平面図である。 図２７は、第４の変形例による集合基板１０Ｄの構成を説明するための模式的な平面図である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
　図１は、本発明の好ましい実施形態による集合基板１０の構成を説明するための模式的な平面図である。
　図１に示すように、本実施形態による集合基板１０は、面方向にマトリクス状に配置された複数の個別基板１００を包含するとともに、第１の枠体１１及び第２の枠体１２を有している。第１の枠体１１及び第２の枠体１２は、集合基板１０を補強することによって反りを低減する役割を果たし、集合基板１０の最表面に位置するのではなく、集合基板１０を構成する基板の内部に埋め込まれている。個別基板１００は、破線Ｂに沿って集合基板１０を切断することによって最終的に個片化される。特に限定されるものではないが、本実施形態においては、複数の個別基板１００からなる集合体２０を４つ備えている。集合体２０は、フォトリソグラフィー工程において、一度に露光されるエリアに相当する。したがって、図１に示す集合基板１０の製造プロセスにおいては、４回に分けて露光が行われる。
　第１の枠体１１は、ステンレスなどの金属、シリコン、セラミックなど、線膨張係数が低く、ヤング率の高い材料からなる枠体であり、複数の集合体２０の全体を取り囲むよう、集合基板１０の外周に沿って配置されている。第１の枠体１１は、板状であっても構わないし、所定の位置に複数の貫通孔やスリットが設けられていても構わない。また、第１の枠体１１は、複数のパーツからなるものであっても構わない。第１の枠体１１を個別基板１００が存在しない集合基板１０の外周に設けることにより、集合基板１０の強度が高められる。特に、集合基板１０の反りを効果的に抑制するためには、第１の枠体１１の線膨張係数が１８ｐｐｍ以下であり、且つ、ヤング率が６０ＧＰａ以上であることが好ましい。また、集合基板１０の外周部における実効的な実装密度が第１の枠体１１によって高められることから、集合体２０と集合基板１０の外周部の実装密度の差が低減される。これは、平面位置によって実装密度に差が存在すると、これに起因して集合基板１０に反りが発生することから、これを防止するためである。
　一方、第２の枠体１２は、樹脂材料、ガラス材料、カーボン、ドレス材など、第１の枠体１１よりも切断が容易な材料、例えば非金属材料からなる枠体であり、各集合体２０の外周を取り囲むよう、第１の枠体１１の内側に配置されている。但し、後述するように、第２の枠体１２を避けて裁断可能な構成であれば、第２の枠体１２についても金属材料を用いることも可能である。第２の枠体１２は、主に、集合体２０の外周部、例えば隣接する２つの集合体２０の境界部分における実効的な実装密度を高めることにより、集合体２０の外周部の実装密度を高める役割を果たす。第２の枠体１２は連続的な枠状体である必要はなく、図２に示す拡大図のように、断続的かつ不連続に配置されていても構わない。図２に示す例では、集合体２０の外周部にアライメントマーク１３及びテスト用端子１４が設けられており、第２の枠体１２は、アライメントマーク１３及びテスト用端子１４を覆わないよう、これらを避けて不連続に配置されている。
　図３は、図１に示すＡ－Ａ線に沿った断面図である。
　図３には、１個の個別基板１００と第１の枠体１１及び第２の枠体１２が示されている。図３において符号１００で示す部分が１個の個別基板１００に相当し、最終的に個片化される。個別基板１００は、４層の絶縁層１１１～１１４と、絶縁層１１１～１１４の各表面に位置する導体層Ｌ１～Ｌ４を有している。特に限定されるものではないが、最下層に位置する絶縁層１１１及び最上層に位置する絶縁層１１４は、ガラス繊維などの芯材にエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１１２，１１３は、ガラスクロスなどの芯材を含まない樹脂層であっても構わない。特に、絶縁層１１１，１１４の熱膨張係数は、絶縁層１１２，１１３の熱膨張係数よりも小さいことが好ましい。このように、樹脂層である絶縁層１１２，１１３をコア層である絶縁層１１１，１１４で挟み込む構造とすれば、個別基板１００の厚さが薄い場合であっても十分な機械的強度を得ることが可能となる。
　最上層に位置する絶縁層１１４及びその表面に形成された導体層Ｌ１の一部は、ソルダーレジスト１２１によって覆われている。同様に、最下層に位置する絶縁層１１１及びその表面に形成された導体層Ｌ４の一部は、ソルダーレジスト１２２によって覆われている。特に限定されるものではないが、ソルダーレジスト１２１は個別基板１００の上面１０１を構成し、ソルダーレジスト１２２は個別基板１００の下面１０２を構成する。図示しないが、個別基板１００の上面１０１には、キャパシタやインダクタなどの電子部品を搭載することができる。下面１０２にはマザーボードと接続されるユーザー端子を形成することができる。或いは、個別基板１００を上下反転し、下面１０２に電子部品を搭載しても構わない。
　図３に示すように、個別基板１００は、絶縁層１１３に埋め込まれた電子部品１３０を有している。電子部品１３０は例えば半導体ＩＣであり、再配線層１３３が設けられた主面１３１が上面１０１側を向いて絶縁層１１３で覆われ、裏面１３２が下面１０２側を向いて絶縁層１１２で覆われている。図３には電子部品１３０を１個だけ図示しているが、２個以上の電子部品１３０を埋め込んでも構わない。
　電子部品１３０と同じ層には、第１の枠体１１及び第２の枠体１２が埋め込まれている。第１の枠体１１及び第２の枠体１２は、集合基板１０を補強するとともに、電子部品１３０が埋め込まれない集合体２０の外周部分に配置されることによって、実装密度を平均化する役割を果たす。第１の枠体１１及び第２の枠体１２は、個別基板１００の外側にあるため、最終製品には残らない。
　導体層Ｌ１は、配線パターン１４１を含んでいる。配線パターン１４１のうち、ソルダーレジスト１２１で覆われていない部分は、個別基板１００の外部端子を構成する。
　導体層Ｌ２は、配線パターン１４２を含んでいる。配線パターン１４２の一部は、絶縁層１１４を貫通して設けられた複数のビア導体１５１を介して、導体層Ｌ１の配線パターン１４１に接続されている。また、配線パターン１４２の別の一部は、平面視で電子部品１３０と重なる位置に設けられたビア導体１５２を介して、電子部品１３０の再配線層１３３に接続されている。
　導体層Ｌ３は、配線パターン１４３を含んでいる。配線パターン１４３の一部は、絶縁層１１２，１１３を貫通して設けられた複数のビア導体１５３を介して、導体層Ｌ２の配線パターン１４２に接続されている。ビア導体１５３は、平面視で電子部品１３０と重ならない位置に配置されている。
　導体層Ｌ４は、配線パターン１４４を含んでいる。配線パターン１４４の一部は、絶縁層１１１を貫通して設けられた複数のビア導体１５４を介して、導体層Ｌ３の配線パターン１４３に接続されている。また、配線パターン１４４のうち、ソルダーレジスト１２２で覆われていない部分は、端子電極を構成する。
　次に、本実施形態による集合基板１０の製造方法について説明する。
　図４～図１９は、本実施形態による集合基板１０の製造方法を説明するための工程図であり、図１に示すＡ－Ａ線に沿った断面を示している。
　まず、図４に示すように、ガラス繊維などの芯材を含む絶縁層１１１の両面にＣｕ等の導体箔からなる導体層Ｌ３，Ｌ４が貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。絶縁層１１１に含まれる芯材の厚みは、ハンドリングを容易にするための適度な剛性を確保するため、４０μｍ以上であることが望ましい。なお、導体層Ｌ３，Ｌ４の材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の導体層Ｌ１，Ｌ２についても同様である。
　また、絶縁層１１１に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層１１１に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。後述する他の絶縁層１１２～１１４についても同様である。
　次に、図５に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ３をパターニングすることにより、配線パターン１４３を形成する。この時、電子部品１３０の搭載領域と重ならない位置に、アライメントマークとして機能する開口部Ｃを導体層Ｌ３に形成しておく。
　次に、図６に示すように、導体層Ｌ３を埋め込むよう、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。
　次に、図７に示すように、絶縁層１１２上に電子部品１３０を載置する。電子部品１３０は、主面１３１が上側を向くよう、フェースアップ方式で搭載される。電子部品１３０が半導体ＩＣである場合、シリコン基板が例えば２００μｍ以下、より好ましくは５０～１００μｍ程度に薄型化されていても構わない。電子部品１３０を搭載する際には、開口部Ｃからなるアライメントマークを画像認識することによって電子部品１３０の位置決めを行う。
　次に、図８に示すように、絶縁層１１２上に第１の枠体１１を載置した後、図９に示すように、第１の枠体１１の内側に第２の枠体１２を形成する。第２の枠体１２の形成は、ディスペンサーを用いて樹脂材料を吐出することによって行うことができる。この時、図２を用いて説明したように、アライメントマーク１３及びテスト用端子１４が第２の枠体１２によって覆わないよう、樹脂材料の吐出を断続的に行うことが好ましい。
　次に、図１０に示すように、電子部品１３０、第１の枠体１１及び第２の枠体１２を覆うように絶縁層１１３及び導体層Ｌ２を形成する。絶縁層１１３の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層Ｌ２とともに硬化成形することが好ましい。絶縁層１１３は、電子部品１３０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層１１３と、導体層Ｌ２、絶縁層１１２及び電子部品１３０との密着性が向上する。この時、集合体２０の外周部分には第１の枠体１１及び第２の枠体１２が存在することから、集合体２０の外周部分において絶縁層１１３及び導体層Ｌ２に凹みが生じることがなく、平坦性が保たれる。
　ここで、絶縁層１１３及び導体層Ｌ２の平坦性をより高めるためには、個別基板１００となる領域Ａ０における単位面積当たりの電子部品１３０の体積（占積率）と、第１の枠体１１が設けられる領域Ａ１における単位面積当たりの第１の枠体１１の体積（占積率）と、第２の枠体１２が設けられる領域Ａ２における単位面積当たりの第２の枠体１２の体積（占積率）がほぼ一致していることが好ましい。或いは、領域Ａ０における単位面積当たりの電子部品１３０の体積（占積率）と、第１の枠体１１又は第２の枠体１２が設けられる領域Ａ３における単位面積当たりの第１の枠体１１及び第２の枠体１２の体積（占積率）をほぼ一致させても構わない。ここで、領域Ａ０のエッジは、個別基板１００に個片化する際の切断線、つまり破線Ｂによって定義される。また、領域Ａ１の外側エッジは集合基板１０の端部Ｅによって定義され、領域Ａ１の内側エッジは集合基板１０から集合体２０を切り出す際の切断線、つまり破線Ｄによって定義される。さらに、領域Ａ２の外側エッジは破線Ｄによって定義され、領域Ａ２の内側エッジは最も外側に位置する破線Ｂによって定義される。
　次に、図１１に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ２の一部をエッチングにより除去することにより、絶縁層１１３を露出させる開口部１６２，１６３を形成する。このうち、開口部１６２は電子部品１３０の再配線層１３３と重なる位置に形成され、開口部１６３は電子部品１３０と重ならず、且つ、導体層Ｌ３の配線パターン１４３と重なる位置に形成される。
　次に、図１２に示すように、導体層Ｌ２をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ２で覆われていない部分における絶縁層１１３，１１２を除去する。これにより、導体層Ｌ２の開口部１６２に対応する位置には、絶縁層１１３にビア１５２ａが形成され、電子部品１３０の再配線層１３３が露出する。同様に、導体層Ｌ２の開口部１６３に対応する位置には、絶縁層１１３，１１２にビア１５３ａが形成され、導体層Ｌ３の配線パターン１４３が露出する。
　次に、図１３に示すように、無電解メッキ及び電解メッキを施すことにより、ビア１５２ａ，１５３ａの内壁にビア導体１５２，１５３をそれぞれ形成する。これにより、ビア導体１５２，１５３を介して、電子部品１３０の再配線層１３３及び導体層Ｌ３の配線パターン１４３が導体層Ｌ２に接続される。
　次に、図１４に示すように、導体層Ｌ２をフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン１４２を形成する。配線パターン１４２の一部は、平面視で電子部品１３０の再配線層１３３と重なっている。
　次に、図１５に示すように、導体層Ｌ２を埋め込むよう、絶縁層１１４と導体層Ｌ１が積層されたシートを真空熱プレスする。絶縁層１１４の厚みは、絶縁層１１１と同じであっても構わない。
　次に、図１６に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ４の一部をエッチングにより除去することにより、導体層Ｌ１に絶縁層１１４を露出させる開口部１６１を形成し、導体層Ｌ４に絶縁層１１１を露出させる開口部１６４を形成する。このうち、開口部１６１は配線パターン１４２と重なる位置に形成され、開口部１６４は配線パターン１４３と重なる位置に形成される。
　次に、図１７に示すように、導体層Ｌ１，Ｌ４をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ１で覆われていない部分における絶縁層１１４を除去するとともに、導体層Ｌ４で覆われていない部分における絶縁層１１１を除去する。これにより、導体層Ｌ１の開口部１６１に対応する位置には、絶縁層１１４にビア１５１ａが形成され、導体層Ｌ２の配線パターン１４２が露出する。また、導体層Ｌ４の開口部１６４に対応する位置には、絶縁層１１１にビア１５４ａが形成され、導体層Ｌ３の配線パターン１４３が露出する。
　次に、図１８に示すように、無電解メッキ及び電解メッキを施すことにより、ビア１５１ａ，１５４ａの内壁にビア導体１５１，１５４をそれぞれ形成する。これにより、ビア導体１５１を介して、導体層Ｌ２の配線パターン１４２が導体層Ｌ１に接続される。また、ビア導体１５４を介して、導体層Ｌ３の配線パターン１４３が導体層Ｌ４に接続される。
　次に、図１９に示すように、導体層Ｌ１，Ｌ４をフォトリソグラフィー法など公知の手法によってパターニングすることにより、導体層Ｌ１に配線パターン１４１を形成し、導体層Ｌ４に配線パターン１４４を形成する。そして、所定の平面位置にソルダーレジスト１２１，１２２を形成すれば、本実施形態による集合基板１０が完成する。
　集合基板１０が完成した後は、集合基板１０を切断することによって複数の個別基板１００に個片化される。個片化は、まず、ルーターなどの裁断用具を用いて集合基板１０から４つの集合体２０を切り出し、次に、ダイサーなどの裁断用具を用いて集合体２０から多数の個別基板１００を個片化することにより行う。集合基板１０から４つの集合体２０を切り出す際には、図２０に示す破線Ｄに沿って切り出される。破線Ｄは、第１の枠体１１と重なることなく、第２の枠体１２と重なる位置に設定される。これにより、第１の枠体１１と重なる位置で裁断する場合と比べ、ルーターなどの裁断用具にかかる負担が大幅に軽減される。切り出された集合体２０は、図２１に示すように第１の枠体１１が含まれておらず、外周に第２の枠体１２が残存した状態となる。そして、図２０及び図２１に示す破線Ｂに沿って集合体２０を切断すれば、複数の個別基板１００を取り出すことができる。
　ここで、図２２に示す例のように、第２の枠体１２が２列に形成され、且つ、隣接する第２の枠体１２の間にダイサーなどの裁断用具を通過可能な隙間が存在する場合、破線Ｄ及びＢを図２２に示す位置に設定すれば、第２の枠体１２が金属からなる場合であっても、ルーターやダイサーなどの裁断用具にかかる負担を軽減することができる。さらに、図２３に示す例のように、破線Ｄに沿って第１の枠体１１と第２の枠体１２が混在している場合であっても、破線Ｄ及びＢを図２３に示す位置に設定すれば、ルーターやダイサーなどの裁断用具にかかる負担を軽減することができる。
　以上説明したように、本実施形態による集合基板１０は、第１の枠体１１の内側に第２の枠体１２が設けられていることから、第２の枠体１２に沿って集合基板１０を切断すれば、ルーターなどの裁断用具にかかる負担を大幅に軽減することが可能となる。しかも、切り出された集合体２０には第１の枠体１１が残存しないことから、集合体２０を複数の個別基板１００に個片化する際に、ダイサーなどの裁断用具にかかる負担も軽減される。これにより、より薄いブレードを使用できることから、取り個数を増やすことも可能となる。
　図２４は、第１の変形例による集合基板１０Ａの構成を説明するための模式的な平面図である。
　図２４に示す集合基板１０Ａは、個々の集合体２０が第１の枠体１１で囲まれている点において、図１に示した集合基板１０と相違している。図２４に示す集合基板１０Ａが例示するように、第１の枠体１１及び第２の枠体１２が複数の集合体２０を個々に取り囲むように配置されていても構わない。
　図２５は、第２の変形例による集合基板１０Ｂの構成を説明するための模式的な平面図である。
　図２５に示す集合基板１０Ｂは、集合体２０の角部において第２の枠体１２が省略されている点において、図２４に示した集合基板１０Ａと相違している。図２５に示す集合基板１０Ｂが例示するように、集合体２０の角部において第２の枠体１２を省略しても構わない。
　図２６は、第３の変形例による集合基板１０Ｃの構成を説明するための模式的な平面図である。
　図２６に示す集合基板１０Ｃは、集合体２０を８つ（２列×４行）備えている点において、図１に示した集合基板１０と相違している。図２６に示す集合基板１０Ｃが例示するように、一つの集合基板に含まれる集合体２０の数は特に限定されない。
　図２７は、第４の変形例による集合基板１０Ｄの構成を説明するための模式的な平面図である。
　図２７に示す集合基板１０Ｄは、集合体２０が２分割されている点において、図２４に示した集合基板１０Ａと相違している。これにより、第１の枠体１１で囲まれた４エリア（２列×２行）のそれぞれに２つの集合体２０が含まれることになる。図２７に示す集合基板１０Ｄが例示するように、第１の枠体１１で囲まれた各エリアに含まれる集合体２０の数は特に限定されない。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１０，１０Ａ～１０Ｄ　　集合基板
１１　　第１の枠体
１２　　第２の枠体
１３　　アライメントマーク
１４　　テスト用端子
２０　　集合体
１００　　個別基板
１０１　　上面
１０２　　下面
１１１～１１４　　絶縁層
１２１，１２２　　ソルダーレジスト
１３０　　電子部品
１３１　　主面
１３２　　裏面
１３３　　再配線層
１４１～１４４　　配線パターン
１５１～１５４　　ビア導体
１５１ａ～１５４ａ　　ビア
１６１～１６４　　開口部
Ｃ　　開口部
Ｌ１～Ｌ４　　導体層

Claims (10)

  1. 　面方向に複数の個別基板を包含する集合基板であって、
    　基板と、
    　前記複数の個別基板にそれぞれ割り当てられるよう、前記基板に埋め込まれた複数の電子部品と、
    　前記複数の個別基板を包含する集合体の外周を取り囲むように配置された第１の枠体と、
    　前記集合体の外周を取り囲むよう、前記第１の枠体の内側に配置された第２の枠体と、を備えることを特徴とする集合基板。
  2. 　前記第１の枠体は、線膨張係数が１８ｐｐｍ以下であり、且つ、ヤング率が６０ＧＰａ以上である材料からなることを特徴とする請求項１に記載の集合基板。
  3. 　前記第１の枠体は金属材料からなり、前記第２の枠体は非金属材料からなることを特徴とする請求項１又は２に記載の集合基板。
  4. 　前記第２の枠体は、樹脂材料からなることを特徴とする請求項３に記載の集合基板。
  5. 　前記第１の枠体及び第２の枠体は、前記基板内において前記複数の電子部品と同じ層に配置されていることを特徴とする請求項１乃至４のいずれか一項に記載の集合基板。
  6. 　前記集合体を複数備え、
    　前記第１の枠体は、前記複数の集合体の全体を取り囲むように配置され、
    　前記第２の枠体は、前記複数の集合体を個々に取り囲むように配置されていることを特徴とする請求項１乃至５のいずれか一項に記載の集合基板。
  7. 　前記集合体の外周部にはアライメントマーク又はテスト用端子が設けられており、
    　前記第２の枠体は、前記アライメントマーク又はテスト用端子を覆わないよう、前記集合体の外周を不連続に取り囲むことを特徴とする請求項１乃至６のいずれか一項に記載の集合基板。
  8. 　面方向に複数の個別基板を包含する集合基板の製造方法であって、
    　前記複数の個別基板にそれぞれ割り当てられるよう、基板を構成する絶縁層の表面に複数の電子部品を搭載する工程と、
    　前記複数の個別基板を包含する集合体の外周を取り囲むよう、前記絶縁層の表面に第１の枠体を配置する工程と、
    　前記集合体の外周を取り囲むよう、前記第１の枠体の内側に第２の枠体を配置する工程と、を備えることを特徴とする集合基板の製造方法。
  9. 　前記第２の枠体を配置する工程は、ディスペンサーを用いて樹脂材料を吐出することによって行うことを特徴とする請求項８に記載の集合基板の製造方法。
  10. 　前記樹脂材料の吐出を断続的に行うことを特徴とする請求項９に記載の集合基板の製造方法。
PCT/JP2020/015527 2019-04-26 2020-04-06 集合基板及びその製造方法 WO2020217951A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021515950A JP7380681B2 (ja) 2019-04-26 2020-04-06 集合基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086224 2019-04-26
JP2019-086224 2019-04-26

Publications (1)

Publication Number Publication Date
WO2020217951A1 true WO2020217951A1 (ja) 2020-10-29

Family

ID=72942256

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/015527 WO2020217951A1 (ja) 2019-04-26 2020-04-06 集合基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP7380681B2 (ja)
TW (1) TWI756659B (ja)
WO (1) WO2020217951A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146766A (ja) * 2002-08-27 2004-05-20 Kyocera Corp 多数個取り多層配線基板
JP2009218240A (ja) * 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り基板
JP2009289848A (ja) * 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2013149874A (ja) * 2012-01-23 2013-08-01 Kyocer Slc Technologies Corp 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP2015046450A (ja) * 2013-08-28 2015-03-12 イビデン株式会社 プリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747904Y2 (ja) * 1990-05-29 1995-11-01 シャープ株式会社 複合多層プリント配線基板
JP4026705B2 (ja) 2002-05-27 2007-12-26 Ｔｄｋ株式会社 積層型電子部品を構成する層及び積層型電子部品の製造方法
JP2004063803A (ja) * 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
JP2005159183A (ja) 2003-11-27 2005-06-16 Kyocera Corp 電子装置の製造方法
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
US8572839B2 (en) * 2008-11-07 2013-11-05 Ibiden Co., Ltd. Fabrication method for multi-piece board
JP6158553B2 (ja) * 2013-03-28 2017-07-05 株式会社ケーヒン 樹脂筐体
TWM503066U (zh) * 2015-03-17 2015-06-11 He Gang Tian Technology Co Ltd 基板固定之治具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146766A (ja) * 2002-08-27 2004-05-20 Kyocera Corp 多数個取り多層配線基板
JP2009218240A (ja) * 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り基板
JP2009289848A (ja) * 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2013149874A (ja) * 2012-01-23 2013-08-01 Kyocer Slc Technologies Corp 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP2015046450A (ja) * 2013-08-28 2015-03-12 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
TW202102074A (zh) 2021-01-01
JPWO2020217951A1 (ja) 2020-10-29
TWI756659B (zh) 2022-03-01
JP7380681B2 (ja) 2023-11-15

Similar Documents

Publication Publication Date Title
JP4012496B2 (ja) 半導体装置
JP5581519B2 (ja) 半導体パッケージとその製造方法
JP4487271B2 (ja) 集合基板及びその製造方法
US8058562B2 (en) Wiring substrate and method of manufacturing the same
JP2007150002A (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP4285707B2 (ja) 半導体装置
JP2004221417A (ja) 半導体装置およびその製造方法
WO2020217951A1 (ja) 集合基板及びその製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
US9905504B1 (en) Carrier base material-added wiring substrate
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
JP7486934B2 (ja) 回路基板
JP4316622B2 (ja) 半導体装置の製造方法
TWI741176B (zh) 基底條與具有其之電子部件封裝
JP2011216675A (ja) 多層配線基板の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
WO2021261117A1 (ja) キャビティを有する回路基板及びその製造方法
WO2021177133A1 (ja) 電子部品内蔵回路基板及びその製造方法
JP2005158999A (ja) 半導体装置
WO2022091957A1 (ja) 電子部品内蔵基板
JP2007134739A (ja) 半導体装置の製造方法
JP2006147835A (ja) 半導体装置
JP2020102577A (ja) 半導体ｉｃ内蔵回路基板及びその製造方法
JP6467884B2 (ja) ピーラブル金属箔とその製造方法、及び印刷配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20795396

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021515950

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20795396

Country of ref document: EP

Kind code of ref document: A1