JPS6163084A - フラツトパツケ−ジユニツト - Google Patents
フラツトパツケ−ジユニツトInfo
- Publication number
- JPS6163084A JPS6163084A JP18504084A JP18504084A JPS6163084A JP S6163084 A JPS6163084 A JP S6163084A JP 18504084 A JP18504084 A JP 18504084A JP 18504084 A JP18504084 A JP 18504084A JP S6163084 A JPS6163084 A JP S6163084A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- flat package
- flat
- circuit board
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は高い実装密度を可能としたフラットパッケージ
ユニットに関する。
ユニットに関する。
[発明の技術的背量とその問題点コ
従来から、実装時における高さが制限されるような設計
とされている、例えばメモリ基板に、ICメモリを実装
する場合には、フラットパッケージとして実装されるこ
とが行われている。
とされている、例えばメモリ基板に、ICメモリを実装
する場合には、フラットパッケージとして実装されるこ
とが行われている。
しかしながら、システム全体としての設計を考慮した場
合、高さ方向の制約を受ける場合のみとは限らず、逆に
高さ方向にスペースがあり、平面方向のスペースが制約
される場合もある。
合、高さ方向の制約を受ける場合のみとは限らず、逆に
高さ方向にスペースがあり、平面方向のスペースが制約
される場合もある。
このような場合に、その回路部分だけ異なるタイプのパ
ッケージを別に設計して使用したのでは、製造コストが
高くなり、システム全体のコストを引き上げてしまうと
いう難点がある。
ッケージを別に設計して使用したのでは、製造コストが
高くなり、システム全体のコストを引き上げてしまうと
いう難点がある。
最近、このような難点を解消し基板に対して垂直方向の
実装密度を高くすることのできるフラットパッケージユ
ニットとして、一対のプリント基板を対向配置させ、こ
れらのスルホールに複数個のフラットパッケージの各リ
ードを両方のプリント基板に跨るように挿入して各プリ
ント基板の導体パターンに電気的に接続させた構造のフ
ラットパッケージユニットが提案されている。
実装密度を高くすることのできるフラットパッケージユ
ニットとして、一対のプリント基板を対向配置させ、こ
れらのスルホールに複数個のフラットパッケージの各リ
ードを両方のプリント基板に跨るように挿入して各プリ
ント基板の導体パターンに電気的に接続させた構造のフ
ラットパッケージユニットが提案されている。
しかしながら、このフラットパッケージュニツトにおい
ては、各々のプリント基板としていずれも可撓性のない
硬質のものが用いられており、これらがフラットパッケ
ージのリード間の幅寸法だけ隔てて平行に対向配置され
た構造を有しているので、幅寸法の異なる何種類かのフ
ラットパッケージを温存させて実装することができない
という難点があった。
ては、各々のプリント基板としていずれも可撓性のない
硬質のものが用いられており、これらがフラットパッケ
ージのリード間の幅寸法だけ隔てて平行に対向配置され
た構造を有しているので、幅寸法の異なる何種類かのフ
ラットパッケージを温存させて実装することができない
という難点があった。
[発明の目的]
本発明はこのような問題を解決するためになされたもの
で、幅寸法の異なる何種類かのフラットパッケージが実
装され、しかも基板に対して垂直方向の実装密度を高く
することが可能なフラットパッケージユニットを提供す
ることを目的とする。
で、幅寸法の異なる何種類かのフラットパッケージが実
装され、しかも基板に対して垂直方向の実装密度を高く
することが可能なフラットパッケージユニットを提供す
ることを目的とする。
[発明の概要]
すなわち本発明のフラットパッケージユニットは、幅寸
法の異なる複数個′のフラットパッケージの、一方の側
のリードを一枚のプリント基板のスルーホールに、同一
幅寸法のフラットパッケージをそろえて挿入するととも
に、他方の側のリードを、複数枚のプリント基板をそれ
ぞれフレキシブル導体で電気的に接続した連結基板のス
ルーホールに、同一幅寸法のフラットパッケージのリー
ドが前記連結基板の同一プリント基板で固定されるよう
に挿入してなることことを特徴としている。
法の異なる複数個′のフラットパッケージの、一方の側
のリードを一枚のプリント基板のスルーホールに、同一
幅寸法のフラットパッケージをそろえて挿入するととも
に、他方の側のリードを、複数枚のプリント基板をそれ
ぞれフレキシブル導体で電気的に接続した連結基板のス
ルーホールに、同一幅寸法のフラットパッケージのリー
ドが前記連結基板の同一プリント基板で固定されるよう
に挿入してなることことを特徴としている。
[発明の実施例]
以下図面に基づいて本発明の詳細な説明する。
第1図は本発明の一実施例の部分断面図である。
この実施例においては、同一幅寸法の2個のフラットパ
ッケージ型IC1と、これより幅寸法の小さい2個のフ
ラットパッケージ型IC2の一方の側のリード1a、2
aが、それぞれ同一幅寸法のものをそろえて硬質のプリ
ント基板3のスルホール3aに挿入され、半田4によっ
て硬質プリント基板3上の導体パターン(図示を省略)
に電気的に接続されている。
ッケージ型IC1と、これより幅寸法の小さい2個のフ
ラットパッケージ型IC2の一方の側のリード1a、2
aが、それぞれ同一幅寸法のものをそろえて硬質のプリ
ント基板3のスルホール3aに挿入され、半田4によっ
て硬質プリント基板3上の導体パターン(図示を省略)
に電気的に接続されている。
また、幅寸法の異なるフラットパッケージ型IC1,2
の他方の側のリード1el、2bの側には、2枚の小サ
イズの硬質プリント基板5a、5bの導体パターンをフ
レキシブル基板6で連結してなる連結基板5が、硬質プ
リント基板3に平行に対向配置されて、フラットパッケ
ージ型IC1,2の他方の側の各リード1b、2bが、
同一幅寸法のものが同一の硬質プリント基板5aまたは
5bで固定されるように、スルホール5c 、5dに挿
入され、半田4により導体パターンに電気的に接続され
ている。
の他方の側のリード1el、2bの側には、2枚の小サ
イズの硬質プリント基板5a、5bの導体パターンをフ
レキシブル基板6で連結してなる連結基板5が、硬質プ
リント基板3に平行に対向配置されて、フラットパッケ
ージ型IC1,2の他方の側の各リード1b、2bが、
同一幅寸法のものが同一の硬質プリント基板5aまたは
5bで固定されるように、スルホール5c 、5dに挿
入され、半田4により導体パターンに電気的に接続され
ている。
フレキシブル基板6としては、例えばポリイミドフィル
ムのような可撓性の良好な絶縁フィルムの片面に導体パ
ターンを形成し、その上を絶縁フィルムで被覆した構造
のものが適しており、硬質プリント基板5a 、5bと
フレキシブル基板6との電気的な接続は異方性尋電膜を
用いホットスタンプ方式で行なうことが望ましい。
ムのような可撓性の良好な絶縁フィルムの片面に導体パ
ターンを形成し、その上を絶縁フィルムで被覆した構造
のものが適しており、硬質プリント基板5a 、5bと
フレキシブル基板6との電気的な接続は異方性尋電膜を
用いホットスタンプ方式で行なうことが望ましい。
第2図は、本発明の他の実施例のフラットパッケージユ
ニットを示す部分断面図である。なお、第2図において
、第1図と共通する部分には同一符号が付しである。
ニットを示す部分断面図である。なお、第2図において
、第1図と共通する部分には同一符号が付しである。
この実施例のフラットパッケージは、幅寸法の異なる2
種類のフラットパッケージ型IC1,2の他に、チップ
部品7をフラットパッケージ型IC2と同一幅寸法の硬
質プリント基板8上に平面実装し、この硬質プリント基
板8の両端にフラットパッケージ状にそれぞれリード8
a 、 8bを突設させた実装基板9を、フラットパッ
ケージ型IC2と同様にして、硬質プリント基板3.5
のスルーホール3a 、5dに挿入し、半田4により導
体パターンに電気的に接続した点を除いて、第1図で°
説明した実施例と同一構成を備えている。
種類のフラットパッケージ型IC1,2の他に、チップ
部品7をフラットパッケージ型IC2と同一幅寸法の硬
質プリント基板8上に平面実装し、この硬質プリント基
板8の両端にフラットパッケージ状にそれぞれリード8
a 、 8bを突設させた実装基板9を、フラットパッ
ケージ型IC2と同様にして、硬質プリント基板3.5
のスルーホール3a 、5dに挿入し、半田4により導
体パターンに電気的に接続した点を除いて、第1図で°
説明した実施例と同一構成を備えている。
上記各実施例のフラットパッケージユニットは、例えば
硬質プリント基板3の側縁等に導体パターンに電気的に
接続させて設けたリード(図示を省略)を、他のプリン
ト基板、例えばメモリーボードに挿入して使用される。
硬質プリント基板3の側縁等に導体パターンに電気的に
接続させて設けたリード(図示を省略)を、他のプリン
ト基板、例えばメモリーボードに挿入して使用される。
[発明の効果]
以上説明したように、本発明のフラットパッケージユニ
ットは、幅寸法の異なる他種類のフラットパッケージを
用いて垂直方向の実装密度を高くすることができる。
ットは、幅寸法の異なる他種類のフラットパッケージを
用いて垂直方向の実装密度を高くすることができる。
従って、主としてフラットパッケージが使用される基板
の高さ方向のスペースが制約されるような部分と平面方
向のスペースが制約されるような部分とが混在する場合
に、種々のサイズのフラットパッケージを使用して高い
実装密度を実現することができる。
の高さ方向のスペースが制約されるような部分と平面方
向のスペースが制約されるような部分とが混在する場合
に、種々のサイズのフラットパッケージを使用して高い
実装密度を実現することができる。
第7図は本発明の一実施例の部分断面図、第2図は別の
実施例の部分断面図である。 1.2・・・・・・フラットパッケージ型IC3・・・
・・・・・・・・・硬質プリント基板4・・・・・・・
・・・・・半 田 5a 、5b・・・小サイズ硬質プリント基板6・・・
・・・・・・・・・フレキシブル基板7・・・・・・・
・・・・・チップ部品代理人弁理士 須 山 佐
− 第1図 第2図
実施例の部分断面図である。 1.2・・・・・・フラットパッケージ型IC3・・・
・・・・・・・・・硬質プリント基板4・・・・・・・
・・・・・半 田 5a 、5b・・・小サイズ硬質プリント基板6・・・
・・・・・・・・・フレキシブル基板7・・・・・・・
・・・・・チップ部品代理人弁理士 須 山 佐
− 第1図 第2図
Claims (1)
- (1)幅寸法の異なる複数個のフラットパッケージの、
一方の側のリードを一枚のプリント基板のスルーホール
に、同一幅寸法のフラットパッケージをそろえて挿入す
るとともに、他方の側のリードを、複数枚のプリント基
板をそれぞれフレキシブル導体で電気的に接続した連結
基板のスルーホールに、同一幅寸法のフラットパッケー
ジのリードが前記連結基板の同一プリント基板で固定さ
れるように挿入してなることを特徴とするフラットパッ
ケージユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18504084A JPS6163084A (ja) | 1984-09-04 | 1984-09-04 | フラツトパツケ−ジユニツト |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18504084A JPS6163084A (ja) | 1984-09-04 | 1984-09-04 | フラツトパツケ−ジユニツト |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6163084A true JPS6163084A (ja) | 1986-04-01 |
Family
ID=16163737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18504084A Pending JPS6163084A (ja) | 1984-09-04 | 1984-09-04 | フラツトパツケ−ジユニツト |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6163084A (ja) |
-
1984
- 1984-09-04 JP JP18504084A patent/JPS6163084A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1327265B1 (en) | Electronic module having canopy-type carriers | |
US5566051A (en) | Ultra high density integrated circuit packages method and apparatus | |
EP0562725A2 (en) | Adaptor element for modifying electrical connections to an electrical component | |
US20030068920A1 (en) | High density, high frequency memory chip modules having thermal management structures | |
US4463217A (en) | Plastic surface mounted high pinout integrated circuit package | |
JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
US7863091B2 (en) | Planar array contact memory cards | |
US20060138630A1 (en) | Stacked ball grid array packages | |
US3719860A (en) | Circuit component mounting with cooling plate | |
JP3012184B2 (ja) | 実装装置 | |
US6469903B1 (en) | Flexible printed circuit and semiconductor device | |
JPH0738290A (ja) | 半導体実装装置 | |
JPS6163084A (ja) | フラツトパツケ−ジユニツト | |
JPH04262590A (ja) | フレキシブル配線板 | |
KR100343453B1 (ko) | 다중 적층형 메모리 모듈 | |
JPS6373694A (ja) | 電子回路基板 | |
JP2655118B2 (ja) | 半導体装置 | |
JPH113955A (ja) | 半導体チップ搭載ボード | |
JPH0810192Y2 (ja) | 半導体の実装構造 | |
JP3589941B2 (ja) | 半導体装置 | |
JPS61107675A (ja) | 積層型ピンフレ−ム | |
JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
JPH038366A (ja) | 半導体装置用パッケージ | |
JPS62179794A (ja) | 電気回路配線板 | |
JPS62219996A (ja) | 電子部品の実装構造 |