JPS61107675A - 積層型ピンフレ−ム - Google Patents
積層型ピンフレ−ムInfo
- Publication number
- JPS61107675A JPS61107675A JP22846284A JP22846284A JPS61107675A JP S61107675 A JPS61107675 A JP S61107675A JP 22846284 A JP22846284 A JP 22846284A JP 22846284 A JP22846284 A JP 22846284A JP S61107675 A JPS61107675 A JP S61107675A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pin
- pin frame
- laminated
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
この発明は、リードレス・チップキャリア等のように端
面に電極を有するリードレスの回路ユニットをプリント
配線基板に取り付けるためのピンフレームに関する。
面に電極を有するリードレスの回路ユニットをプリント
配線基板に取り付けるためのピンフレームに関する。
〈従来技術〉
ＬＳＩ等の回路素子をプリント配線基板に高密度実装す
るために、リードを廃止し代わりにパンケージの端面に
電極を設けたり一ドレス・チップキャリアが開発されて
いる。しかしながら、このリードレス・チップキャリア
の実装方法については、以前から種々の問題があった。
るために、リードを廃止し代わりにパンケージの端面に
電極を設けたり一ドレス・チップキャリアが開発されて
いる。しかしながら、このリードレス・チップキャリア
の実装方法については、以前から種々の問題があった。
すなわち、リードレス・チップキャリアを直接プリント
配線基板に半田付けした場合には、温度に対する膨張係
数の差により環境温度の変化に従ってリードレス・チッ
プキャリアがプリント配線基板上で伸縮することになる
が、リードによってこの伸縮を吸収することができない
ので、半田付け部分に直接ストレスが加わり配線の信頼
性を低下させるおそれが生じていた。また、リードレス
・チップキャリア全体を挟み込んで保持するチップキャ
リア・ソケットを用いた場合には、接続は確実にできる
代わりに、ソケット自体が大型であるためスペースを要
し、しかもコストが高くなるという欠点を生じていた。
配線基板に半田付けした場合には、温度に対する膨張係
数の差により環境温度の変化に従ってリードレス・チッ
プキャリアがプリント配線基板上で伸縮することになる
が、リードによってこの伸縮を吸収することができない
ので、半田付け部分に直接ストレスが加わり配線の信頼
性を低下させるおそれが生じていた。また、リードレス
・チップキャリア全体を挟み込んで保持するチップキャ
リア・ソケットを用いた場合には、接続は確実にできる
代わりに、ソケット自体が大型であるためスペースを要
し、しかもコストが高くなるという欠点を生じていた。
さらに、リードレス・チップキャリアの電極にリードの
代わりとなるクリップストップを取り付けた場合には、
プリント配線基板への実装時に、パフケージのコーナー
を挟んで隣合うクリップストップの端子間が接近し短絡
し易くなるという欠点を生じていた。
代わりとなるクリップストップを取り付けた場合には、
プリント配線基板への実装時に、パフケージのコーナー
を挟んで隣合うクリップストップの端子間が接近し短絡
し易くなるという欠点を生じていた。
そこで、これらの問題を解消するため、従来よりピンフ
レームによる実装方法が用いられていた。このピンフレ
ームは、弾性を有する多数の接続ピンにそれぞれ設けた
接続突起を各電極に填め込み接続することによりリード
レス・チップキャリアを保持するものであり、簡単な構
造で温度の変化によるストレスにも柔軟に対応し接続も
確実に行うことができる。ところが、従来のピンフレー
ムは、リードレス・チップキャリアを１個だけしか装着
できないので、以前の実装方法の欠点は解消するものの
以前と同様の平面的な実装に止まり、リードレス・チッ
プキャリアの長所である高密度実装の可能性を有効に利
用しているとはいい得なかった。
レームによる実装方法が用いられていた。このピンフレ
ームは、弾性を有する多数の接続ピンにそれぞれ設けた
接続突起を各電極に填め込み接続することによりリード
レス・チップキャリアを保持するものであり、簡単な構
造で温度の変化によるストレスにも柔軟に対応し接続も
確実に行うことができる。ところが、従来のピンフレー
ムは、リードレス・チップキャリアを１個だけしか装着
できないので、以前の実装方法の欠点は解消するものの
以前と同様の平面的な実装に止まり、リードレス・チッ
プキャリアの長所である高密度実装の可能性を有効に利
用しているとはいい得なかった。
〈発明の目的〉
この発明は、このような事情に鑑みなされたものであっ
て、リードレス・チップキャリア等の回路ユニットを積
層して取り付けることができるようにすることにより、
リードレス・チップキャリアの高密度実装の可能性を最
大限に活用しプリント配線基板上のスペースを倹約する
ことができる積層型ピンフレームを提供することを目的
とする〈発明の構成および効果〉 この発明の積層型ピンフレームは、端面に電極を有する
リードレスの回路ユニットを取り付けるためのピンフレ
ームにおける各接続ピンが、電極 ：に接続する
ための接続突起をそれぞれ複数ずつ有し、この各接続ピ
ンの複数の接続突起をそれぞれ複数の回路ユニットの各
−電極に填め込み接続することにより回路ユニットを積
層して取り付け可能としたことを特徴とする。
て、リードレス・チップキャリア等の回路ユニットを積
層して取り付けることができるようにすることにより、
リードレス・チップキャリアの高密度実装の可能性を最
大限に活用しプリント配線基板上のスペースを倹約する
ことができる積層型ピンフレームを提供することを目的
とする〈発明の構成および効果〉 この発明の積層型ピンフレームは、端面に電極を有する
リードレスの回路ユニットを取り付けるためのピンフレ
ームにおける各接続ピンが、電極 ：に接続する
ための接続突起をそれぞれ複数ずつ有し、この各接続ピ
ンの複数の接続突起をそれぞれ複数の回路ユニットの各
−電極に填め込み接続することにより回路ユニットを積
層して取り付け可能としたことを特徴とする。
回路ユニットとしては、ＩＣやＬＳＩ素子のほかに、プ
リント配線基板等を用いてもよい。この場合、スルーホ
ールの中央で基板を切断し端面上に露出するスルーホー
ルの手内部分を電極として利用すればよい。
リント配線基板等を用いてもよい。この場合、スルーホ
ールの中央で基板を切断し端面上に露出するスルーホー
ルの手内部分を電極として利用すればよい。
この発明の積層型ピンフレームを上記のように構成する
と、ＲＯＭ等の回路ユニットをパスライン方式でパラレ
ルに接続する場合に、回路ユニットを積層してピンフレ
ームに取り付けることができるので、プリント配線基板
上のスペースが倹約でき、リードレス・チップキャリア
等のように端面に電極を有するリードレスの回路ユニ′
フトの高密度実装の可能性を最大限に活用することがで
きる。
と、ＲＯＭ等の回路ユニットをパスライン方式でパラレ
ルに接続する場合に、回路ユニットを積層してピンフレ
ームに取り付けることができるので、プリント配線基板
上のスペースが倹約でき、リードレス・チップキャリア
等のように端面に電極を有するリードレスの回路ユニ′
フトの高密度実装の可能性を最大限に活用することがで
きる。
〈実施例〉
第１図は、この発明の実施例である積層型ピンフレーム
の正面図、第２図は、同積層型ピンフレームに取り付け
るリードレス・チップキャリアの部分平面図、第３図は
、同積層型ピンフレームの部分断面正面図、第４図は、
同積層型ピンフレームの部分断面平面図である。
の正面図、第２図は、同積層型ピンフレームに取り付け
るリードレス・チップキャリアの部分平面図、第３図は
、同積層型ピンフレームの部分断面正面図、第４図は、
同積層型ピンフレームの部分断面平面図である。
この発明の積層型ピンフレーム１は、フレーム２および
接続ピン３で構成されている。フレーム２は、接続ピン
３を支持するためにこの接続ピン３と一体に成形した、
絶縁性を有する硬質プラスチック製の矩形の基盤である
。また、このフレーム２は、上面に、リードレス・チッ
プキャリア４の挿入位置を決めるガイドポスト５を四隅
に突出して設けるとともに、下面に、プリント配線基板
８との高さ位置関係を決めるストッパ６を四隅に突出し
て設けている。接続ピン３は、フレーム２を貫通して垂
直に設けた導電性を有する弾力性のあるビンであり、フ
レーム２の周一縁部に多数並べて配置されている。また
、この接続ピン３は、フレーム２より上方に突出した部
分がジグザグ状に折れ曲がり、それぞれ４箇所ずつの接
続突起７を同じ高さ位置で内側に向けて形成している。
接続ピン３で構成されている。フレーム２は、接続ピン
３を支持するためにこの接続ピン３と一体に成形した、
絶縁性を有する硬質プラスチック製の矩形の基盤である
。また、このフレーム２は、上面に、リードレス・チッ
プキャリア４の挿入位置を決めるガイドポスト５を四隅
に突出して設けるとともに、下面に、プリント配線基板
８との高さ位置関係を決めるストッパ６を四隅に突出し
て設けている。接続ピン３は、フレーム２を貫通して垂
直に設けた導電性を有する弾力性のあるビンであり、フ
レーム２の周一縁部に多数並べて配置されている。また
、この接続ピン３は、フレーム２より上方に突出した部
分がジグザグ状に折れ曲がり、それぞれ４箇所ずつの接
続突起７を同じ高さ位置で内側に向けて形成している。
リードレス・チップキャリア４は、第２図に示すように
、パッケージの端面に、半円状に窪んだ電極８が多数設
けられた、矩形のＬＳＩ素子盤である。
、パッケージの端面に、半円状に窪んだ電極８が多数設
けられた、矩形のＬＳＩ素子盤である。
上記のように構成されたこの実施例の積層型ピンフレー
ム１は、多数の接続ピン＄に囲まれた中に、上方からリ
ードレス・チップキャリア４を挿入し、各接続突起７を
各電極８に填め込むことにより、リードレス・チップキ
ャリア４を支持し電気的に接続する。各接続ピン３には
、接続突起７が４箇所ずつ形成されているので、第１図
に示すように、リードレス・チップキャリア４を４段に
積み重ねて取り付けることができる。そして、この積層
型ピンフレーム１のフレーム２の下方に突出した接続ピ
ン３の下端を、プリント配線基板９のスルーホールにそ
れぞれ填め込み、ストッパ６を基板に当接することによ
り、プリント配線基板−９に取り付ける。
ム１は、多数の接続ピン＄に囲まれた中に、上方からリ
ードレス・チップキャリア４を挿入し、各接続突起７を
各電極８に填め込むことにより、リードレス・チップキ
ャリア４を支持し電気的に接続する。各接続ピン３には
、接続突起７が４箇所ずつ形成されているので、第１図
に示すように、リードレス・チップキャリア４を４段に
積み重ねて取り付けることができる。そして、この積層
型ピンフレーム１のフレーム２の下方に突出した接続ピ
ン３の下端を、プリント配線基板９のスルーホールにそ
れぞれ填め込み、ストッパ６を基板に当接することによ
り、プリント配線基板−９に取り付ける。
また、第３図および第４図に示すように、接続ピン３の
フレーム２から下方への突出は１本置きに外側で突出す
るようにフレーム２内で屈曲しているので、接続ピン３
が千鳥状に突出している。
フレーム２から下方への突出は１本置きに外側で突出す
るようにフレーム２内で屈曲しているので、接続ピン３
が千鳥状に突出している。
尚、第１図の２点鎖線に示すように、接続ピン３の開放
された上端にエンドキャンプ１０を取り付けて置けば、
接続ピン３が広がること゛がなくなりリードレス・チッ
プキャリア４が振動等によって外れたり落ちたりするこ
とがなくなる。また、第５図に示すように、リードレス
・チップキャリア４を挟み込んだ多数の接続ピン３の周
囲をサイドフレーム１１で取り囲んでも同様の効果が得
られる。このサイドフレーム１１は、第６図に示すよう
に、一端を開閉自在とし、接続ピン３の背が填まり込む
溝Ｌ２を内側に多数設けた締め付け具であり、一端を開
いて接続ピン３の周囲を取り囲んだ後にピン１３で固定
する。
された上端にエンドキャンプ１０を取り付けて置けば、
接続ピン３が広がること゛がなくなりリードレス・チッ
プキャリア４が振動等によって外れたり落ちたりするこ
とがなくなる。また、第５図に示すように、リードレス
・チップキャリア４を挟み込んだ多数の接続ピン３の周
囲をサイドフレーム１１で取り囲んでも同様の効果が得
られる。このサイドフレーム１１は、第６図に示すよう
に、一端を開閉自在とし、接続ピン３の背が填まり込む
溝Ｌ２を内側に多数設けた締め付け具であり、一端を開
いて接続ピン３の周囲を取り囲んだ後にピン１３で固定
する。
以上説明したように、この実施例の積層型ピンフレーム
１は、簡単な構造で温度の変化によるストレスにも柔軟
に対応し接続も確実に行うことができ、プリント配線基
板９のパターン設計も容易となるという従来のピンフレ
ームの長所を保持しつつ、プリント配線基板９にリード
レス・チップキャリア４を積載して実装することができ
るので、リードレス・チップキャリア４の長所を活かし
た高密度実装が可能となり、スペースやコストの節約と
なる。また、積載したリードレス・チップキャリア４間
またはこれらとＣＰＵ等との間の距離が接近するので高
速動作に対応することができる。
１は、簡単な構造で温度の変化によるストレスにも柔軟
に対応し接続も確実に行うことができ、プリント配線基
板９のパターン設計も容易となるという従来のピンフレ
ームの長所を保持しつつ、プリント配線基板９にリード
レス・チップキャリア４を積載して実装することができ
るので、リードレス・チップキャリア４の長所を活かし
た高密度実装が可能となり、スペースやコストの節約と
なる。また、積載したリードレス・チップキャリア４間
またはこれらとＣＰＵ等との間の距離が接近するので高
速動作に対応することができる。
第１図は、この発明の実施例である積層型ピンフレーム
の正面図、第２図は、同積層型ピンフレームに取り付け
るリードレス・チップキャリアの部分平面図、第３図は
、同積層型ピンフレームの部分断面正面図、第、４図は
、同積層型ピンフレームの部分断面平面図、第５図は、
この発明の他の実施例の積層型ピンフレームの部分断面
正面図、第６図は、同積層型ピンフレームに取り付ける
サイドフレームの平面図である。 １−積層型ピンフレーム、３−フレーム、４−１ノード
レス・チップキャリア（回路ユニット）、 ７−接続突起、８−電極、 １０−エンドキャップ、１１−サイドフレーム。
の正面図、第２図は、同積層型ピンフレームに取り付け
るリードレス・チップキャリアの部分平面図、第３図は
、同積層型ピンフレームの部分断面正面図、第、４図は
、同積層型ピンフレームの部分断面平面図、第５図は、
この発明の他の実施例の積層型ピンフレームの部分断面
正面図、第６図は、同積層型ピンフレームに取り付ける
サイドフレームの平面図である。 １−積層型ピンフレーム、３−フレーム、４−１ノード
レス・チップキャリア（回路ユニット）、 ７−接続突起、８−電極、 １０−エンドキャップ、１１−サイドフレーム。
Claims (3)
- （１）端面に電極を有するリードレスの回路ユニットを
取り付けるためのピンフレームにおける各接続ピンが、
電極に接続するための接続突起をそれぞれ複数ずつ有し
、この各接続ピンの複数の接続突起をそれぞれ複数の回
路ユニットの各電極に填め込み接続することにより回路
ユニットを積層して取り付け可能としたことを特徴とす
る積層型ピンフレーム。 - （２）回路ユニットを積層して取り付けたピンフレーム
における各接続ピンの開放端側を広がらないようにエン
ドキャップで止め付けた特許請求の範囲第１項記載の積
層型ピンフレーム。 - （３）回路ユニットを積層して取り付けたピンフレーム
における各接続ピンの周囲を広がらないようにサイドフ
レームで止め付けた特許請求の範囲第１項記載の積層型
ピンフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22846284A JPS61107675A (ja) | 1984-10-29 | 1984-10-29 | 積層型ピンフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22846284A JPS61107675A (ja) | 1984-10-29 | 1984-10-29 | 積層型ピンフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107675A true JPS61107675A (ja) | 1986-05-26 |
Family
ID=16876860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22846284A Pending JPS61107675A (ja) | 1984-10-29 | 1984-10-29 | 積層型ピンフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107675A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0759637A2 (en) | 1995-08-10 | 1997-02-26 | Nec Corporation | Semiconductor package and mounting method |
| CN104882428A (zh) * | 2014-02-27 | 2015-09-02 | 西安永电电气有限责任公司 | 塑封式ipm模块安装结构 |
-
1984
- 1984-10-29 JP JP22846284A patent/JPS61107675A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0759637A2 (en) | 1995-08-10 | 1997-02-26 | Nec Corporation | Semiconductor package and mounting method |
| US5781415A (en) * | 1995-08-10 | 1998-07-14 | Nec Corporation | Semiconductor package and mounting method |
| CN104882428A (zh) * | 2014-02-27 | 2015-09-02 | 西安永电电气有限责任公司 | 塑封式ipm模块安装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905124A (en) | IC card | |
| US4975763A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| US3719860A (en) | Circuit component mounting with cooling plate | |
| JP2819433B2 (ja) | 集積回路をベースに装着する装置 | |
| JPS61107675A (ja) | 積層型ピンフレ−ム | |
| JPS6373694A (ja) | 電子回路基板 | |
| JPS6079770U (ja) | 積層型ハイブリツドｉｃ | |
| JPS6013186Y2 (ja) | 電気コネクタ | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPS62213268A (ja) | 多層の結合及び配線回路 | |
| JPH0422315Y2 (ja) | ||
| JPS63245991A (ja) | 電気部品等と絶縁基体との組合せ体 | |
| JPS6163084A (ja) | フラツトパツケ−ジユニツト | |
| JPS58122461U (ja) | 実装基板 | |
| JPS6114484U (ja) | ソケツト | |
| JPS6142849U (ja) | 半導体装置 | |
| JPS59135628U (ja) | ブロツク化した電気回路用チツプ部品 | |
| JPS6115752U (ja) | フラツトパツケ−ジ型ｉｃの実装構造 | |
| JPS62273894A (ja) | カ−ド型電子回路ユニツト | |
| JPS62273895A (ja) | カ−ド型電子回路ユニツト | |
| JPS592137U (ja) | 半導体装置 | |
| JPS59205793A (ja) | 半導体素子 | |
| JPS60179038U (ja) | Ｄｕｔ基板 |