TW202002210A - 帶狀配線基板以及半導體裝置 - Google Patents

帶狀配線基板以及半導體裝置 Download PDF

Info

Publication number
TW202002210A
TW202002210A TW108120196A TW108120196A TW202002210A TW 202002210 A TW202002210 A TW 202002210A TW 108120196 A TW108120196 A TW 108120196A TW 108120196 A TW108120196 A TW 108120196A TW 202002210 A TW202002210 A TW 202002210A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
wiring
insulating film
semiconductor
semiconductor device
Prior art date
Application number
TW108120196A
Other languages
English (en)
Other versions
TWI734993B (zh
Inventor
淺山宣明
Original Assignee
日商夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商夏普股份有限公司 filed Critical 日商夏普股份有限公司
Publication of TW202002210A publication Critical patent/TW202002210A/zh
Application granted granted Critical
Publication of TWI734993B publication Critical patent/TWI734993B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

帶狀配線基板具備：實裝半導體晶片的絕緣膜；及形成在絕緣膜的兩主平面的金屬層；在為絕緣膜的一方的主平面且為實裝半導體晶片側即第一面形成的金屬層具有在第一面中的半導體晶片的實裝區域的大致中央附近配置的第一電極。

Description

帶狀配線基板以及半導體裝置
本發明涉及一種在兩主平面具有金屬層的帶狀配線基板以及半導體裝置。
最近，隨著攜帶電話用LCD（Liquid Crystal Display）、電腦用TFT LCD（Thin Film Transistor LCD）、家庭用PDP（Plasma Display Panel）等平板顯示器產業的發達，能夠發展平板顯示器裝置的驅動晶片部件即帶狀封裝的製造產業。這些帶狀封裝按照顯示器裝置的輕薄化，要求進一步細微的線間隔的配線圖案。
在此，使用帶狀配線基板的半導體裝置即帶狀封裝是帶狀載體封裝（Tape Carrier Package；TCP）以及晶粒軟模接合（Chip On Film；COF）封裝。TCP具有在帶狀配線基板的元件孔（window）暴露的內引腳，半導體晶片以內引腳接合（Inner Lead Bonding）方式實裝的構造。另一方面，COF封裝具有在沒有元件孔的帶狀配線基板，半導體晶片以覆晶接合（Flip Chip Bonding）方式實裝的構造。COF封裝具有能夠使用與TCP相比更薄的帶狀配線基板，能夠將配線圖案進一步細微設計的特徵。
例如，在日本特開第2007-27682號公報記載COF封裝。日本特開第2007-27682號公報記載的COF封裝在帶狀配線基板的上部面接合半導體晶片，在半導體晶片與帶狀配線基板之間填充成形樹脂。沿著半導體晶片的各邊緣（Chip Edge）配置一行的電極端子行。又，帶狀配線基板具備：形成貫通上下的通孔的膜；在膜的上部面形成並接合半導體晶片的電極且具有在半導體晶片的實裝區域的外部延伸的輸入輸出端子圖案的上部金屬層；在膜的下部面形成並具有接地層的下部金屬層。
然而，近年，由於謀求半導體裝置的多輸入輸出化，雖然能夠往配線圖案的細間距（fine pitch）化前進，但在配線加工技術以及組裝技術有極限。因此，如日本特開第2007-27682號公報記載，雖然進行藉由使用帶狀配線基板的兩面謀求多輸入輸出化，為了進一步謀求多輸入輸出化，例如如在日本特開第2002-299567號公報記載，也進行將半導體晶片的電極端子行設為兩行。
然而，在半導體裝置中要求低價格化，尤其在攜帶電話等的製品採用的半導體裝置中，低價格化的要求高。在此，由於半導體晶片的尺寸影響每個晶圓的取得數量，半導體晶片的尺寸對半導體裝置的成本造成大影響。在上述日本特開2007-27682號公報以及日本特開2002-299567號公報記載的配線基板中，由於形成沿著晶片邊緣與半導體晶片的端子連接的電極，對半導體晶片的尺寸有制約，成為半導體裝置的低價格化的障礙。
本發明是鑑於上述的事情，其目的在於提供一種半導體晶片的尺寸的縮小化為可能，能夠將半導體裝置低價格化的帶狀配線基板以及低價格化為可能的半導體裝置。
（1）本發明的一實施形態為具備：實裝半導體晶片的絕緣膜；形成在該絕緣膜的兩主平面的金屬層；在為該絕緣膜的一方的主平面且為實裝該半導體晶片側即第一面形成的該金屬層具有在該第一面中的該半導體晶片的實裝區域的大致中央附近配置的第一電極的帶狀配線基板。
（2）又，本發明的某實施形態的帶狀配線基板為，除了上述（1）的構成之外，進一步具備通孔，該通孔貫通該絕緣膜；在該絕緣膜的另一方的主平面即第二面形成的該金屬層具有背面配線；該第一電極經由該通孔與該背面配線連接。
（3）又，本發明的某實施形態的帶狀配線基板為，除了上述（1）的構成或上述（2）的構成之外，形成在該第一面的該金屬層具有端部位於該第一面中的該半導體晶片的實裝區域的大致中央附近的表面配線。
（4）又，本發明的某實施形態的帶狀配線基板為，除了上述（3）的構成之外，該表面配線為多個，以規定方向排列配置；相鄰的該表面配線的該端部彼此是在相對於該規定方向大致垂直方向偏移的配置。
（5）本發明的其他實施形態的半導體裝置為具備：半導體晶片；以及實裝該半導體晶片，在兩主平面形成金屬層的絕緣膜；該半導體晶片具有位於該絕緣膜側的面的大致中央附近的半導體連接端子；在為該絕緣膜的一方的主平面且為實裝該半導體晶片側即第一面形成的該金屬層具有位於該第一面中的該半導體晶片的實裝區域的大致中央附近，並與該半導體連接端子連接的第一電極。
（6）又，本發明的某實施形態的半導體裝置為，除了上述（5）的構成之外，進一步具備通孔，該通孔貫通該絕緣膜；在該絕緣膜的另一方的主平面即第二面形成的該金屬層具有背面配線；該第一電極經由該通孔與該背面配線連接。
（7）又，本發明的某實施形態的半導體裝置為，除了上述（5）的構成或上述（6）的構成之外，形成在該第一面的該金屬層具有端部位於該第一面中的該半導體晶片的實裝區域的大致中央附近，並與該半導體連接端子連接的表面配線。
（8）又，本發明的某實施形態的半導體裝置為，除了上述（7）的構成之外，該表面配線為多個，以規定方向排列配置；相鄰的該表面配線的該端部彼此是在相對於該規定方向大致垂直方向偏移的配置。
（9）又，本發明的某實施形態的半導體裝置為，除了上述（5）的構成至上述（8）的構成的任一個的構成之外，該半導體連接端子接觸到該第一電極，且配置在該第一電極內。
（10）又，本發明的某實施形態的半導體裝置為，除了上述（5）的構成至上述（8）的構成的任一個的構成之外，該半導體連接端子以一部分接觸到該第一電極的方式配置。
根據本發明，可縮小化半導體晶片的尺寸，能夠將半導體裝置低價格化。
以下，對本發明的實施形態參照圖式並進行說明。在以下的說明中，對相同的部件賦予相同的符號。這些的名稱以及功能也相同。因此，不重複對這些的詳細的說明。另外，各圖為用以理解本發明的簡略圖。
〔第一實施形態〕 以下，對本發明的第一實施形態參照圖式並進行說明。
圖1是表示本發明第一實施形態的端子的配置的半導體晶片100的概略平面圖。圖2是表示本發明第一實施形態的帶狀配線基板12中的半導體晶片100側的面的配線圖案的概略圖。圖3是表示本發明第一實施形態的帶狀配線基板12中與半導體晶片100為相反側的面的配線圖案的概略平面圖。圖4是表示本發明第一實施形態的半導體裝置101的構成的概略剖面圖，為在圖2的線A-A中的半導體裝置101的剖面圖。圖5是表示本發明第一實施形態的半導體裝置101的構成的概略剖面圖，為在圖2的線B-B中的半導體裝置101的剖面圖。
在此，圖1為將半導體晶片100從端子設置側觀察的圖。換言之，為從第一邊緣端子1、第二邊緣端子2以及中央端子3設置的面觀察半導體晶片100的圖。
如圖1所示，半導體晶片100具備沿著半導體晶片100的邊緣部即晶片邊緣以一行配置的第一邊緣端子1、沿著與第一邊緣端子1配置的晶片邊緣對向配置的晶片邊緣以一行配置的第二邊緣端子2、夾在第一邊緣端子1以及第二邊緣端子2的位置即配置在半導體晶片100的中央部附近的中央端子3。
第一邊緣端子1以及第二邊緣端子2的任一個皆沿著半導體晶片100的長邊方向即方向D1，分別排列配置。
中央端子3遍及第一邊緣端子1以及第二邊緣端子2之間，沿著相對於晶片邊緣傾斜的方向排列配置。換言之，相鄰的中央端子3彼此是在相對於方向D1大致垂直方向偏移的配置。又，如此排列配置的中央端子3以大致平行配置成多行。由此，中央端子3不配置在半導體晶片100的晶片邊緣而是配置在大致中央附近。
如圖2～圖5所示，在帶狀配線基板12的主平面的一方側實裝半導體晶片100。帶狀配線基板12具備絕緣膜8、表面電極墊片4、第一表面配線6、第二表面配線7、背面圖案9、通孔5。
另外，絕緣膜8具有主平面即第一面以及第二面，在絕緣膜8（帶狀配線基板12）中表面設為半導體晶片100實裝側的面（第一面），背面為與帶狀配線基板12的表面為相反側的面，設為半導體晶片100未實裝的面（第二面）。
又，圖2是表示在連接於半導體晶片100的端子的帶狀配線基板12的表面側形成的圖案的配置，表示形成在半導體晶片100以及帶狀配線基板12中的表面的金屬層即圖案。在此，形成在帶狀配線基板12中的表面的圖案是表面電極墊片4、第一表面配線6以及第二表面配線7，對於以貫通絕緣膜8的方式配置的通孔5也在圖2表示。
如上所述，在絕緣膜8的表面，形成表面電極墊片4、第一表面配線6、第二表面配線7，在絕緣膜8的背面，形成金屬層即背面圖案9。又，通孔5以貫通絕緣膜8的方式配置，藉由通孔5表面電極墊片4以及背面圖案9連接。又，背面圖案9由背面電極墊片9a以及背面配線9b構成。
尤其如圖2以及圖4所示，半導體晶片100的第一邊緣端子1與第一表面配線6連接，半導體晶片100的第二邊緣端子2與第二表面配線7連接，半導體晶片100的中央端子3與表面電極墊片4連接。另外，中央端子3以全部被表面電極墊片4覆蓋的方式，中央端子3與表面電極墊片4連接。
通孔5是如上所述，貫通絕緣膜8，將形成在絕緣膜8的表面的圖案以及形成在背面的圖案連接。具體而言，通孔5與表面電極墊片4以及背面圖案9連接，形成在絕緣膜8的表面的表面電極墊片4以及形成在絕緣膜8的背面的背面圖案9經由通孔5連接。
尤其如圖3所示，通孔5與背面圖案9中的背面電極墊片9a連接。另外，背面電極墊片9a以及背面配線9b為一體，構成背面圖案9。
尤其如圖4所示，在半導體晶片100與帶狀配線基板12之間填充成形樹脂11。又，在帶狀配線基板12的背面的整個面、與帶狀配線基板12的表面未形成成形樹脂11的位置，形成保護層10。
由於具有如此的構成，在半導體裝置101中，第一邊緣端子1與第一表面配線6連接並向帶狀配線基板12的外部拉出。又，第二邊緣端子2與第二表面配線7連接並向帶狀配線基板12的外部拉出。
中央端子3從表面電極墊片4經由通孔5與背面電極墊片9a連接，藉由背面配線9b向帶狀配線基板12的外部拉出。
因此，半導體裝置101藉由分別為多個即第一表面配線6、第二表面配線7以及背面配線9b，與外部的信號的輸出輸入為可能，可實現在半導體裝置101中多輸入輸出化。
半導體晶片100不僅在晶片邊緣設置第一邊緣端子1以及第二邊緣端子2，在大致中央附近也具有中央端子3。因此，與僅在晶片邊緣設置端子的半導體晶片相比，可不減少端子的數量並容易地小型化。換言之，可不降低性能並小型化半導體晶片100。又，由於可小型化，半導體晶片100也可低成本化，可降低半導體裝置101的成本。
又，由於可將表面電極墊片4、第一表面配線6、第二表面配線7、背面電極墊片9a以及背面配線9b充分地取得間隔而配置，難以產生配線彼此短路的缺陷。又，由於對於連接表面電極墊片4、第一表面配線6以及第二表面配線7的中央端子3、第一邊緣端子1以及第二邊緣端子2充分地取得間隔而形成在半導體晶片100，端子彼此不接觸而端子彼此的絕緣可靠度為高。
尤其，由於相鄰的中央端子3彼此是在相對於方向D1大致垂直方向偏移的配置，互相相鄰的中央端子3具有充分的間隔而絕緣可靠度為高。又，即使對於連接中央端子3的表面電極墊片4，與中央端子3相同地相鄰的表面電極墊片4彼此是在相對於方向D1大致垂直方向偏移的配置，取得充分的間隔而形成，難以產生短路的缺陷。
又，第一表面配線6、第二表面配線7以及背面配線9b分別以在相對於方向D1大致垂直方向延伸的方式形成，由於互相以大致平行配置，難以產生短路的缺陷。
又，雖然成形樹脂11在半導體晶片100與帶狀配線基板12之間填充，但第一表面配線6以及第二表面配線7以從半導體晶片100的晶片邊緣向半導體晶片100的外部延伸的方式形成，雖然在半導體晶片100的大致中央附近形成表面電極墊片4但不形成配線，在填充成形樹脂11時，起到不抑制成形樹脂11的流動性而難以形成氣泡的效果。
〔第二實施形態〕 以下，對本發明的第二實施形態參照圖式並進行說明。
圖6是表示本發明第二實施形態的端子的配置的半導體晶片200的概略平面圖。圖7是表示本發明第二實施形態的帶狀配線基板32中的半導體晶片200側的面的配線圖案的概略圖。圖8是表示本發明第二實施形態的帶狀配線基板32中與半導體晶片200為相反側的面的配線圖案的概略平面圖。圖9是表示本發明第二實施形態的半導體裝置201的構成的概略剖面圖，為在圖7的線C-C中的半導體裝置201的剖面圖。
在此，圖6為將半導體晶片200從端子設置側觀察的圖。換言之，為從第一中央端子21、第二中央端子22以及第三中央端子23設置的面觀察半導體晶片200的圖。
如圖6所示，半導體晶片200具有遍及在互相對向的晶片邊緣之間，沿著相對於半導體晶片200的長邊方向即方向D2傾斜的方向，分別排列配置的第一中央端子21、第二中央端子22以及第三中央端子23。另外，方向D2是沿著晶片邊緣的方向。
具體而言，相鄰的第一中央端子21彼此是在相對於方向D2大致垂直方向偏移的配置。又，如此排列配置的第一中央端子21以大致平行配置成多行。
又，相鄰的第二中央端子22彼此也是在相對於方向D2大致垂直方向偏移的配置。又，如此排列配置的第二中央端子22以大致平行配置成多行。
又，相鄰的第三中央端子23彼此也是在相對於方向D2大致垂直方向偏移的配置。又，如此排列配置的第三中央端子23以大致平行配置成多行。
在相對於方向D2傾斜的方向排列配置的第一中央端子21、第二中央端子22以及第三中央端子23的各個的行互相地配置成大致平行，沿著方向D2，以第一中央端子21的行、第三中央端子23的行、第二中央端子22的行的順序重複配置多個。由此，第一中央端子21、第二中央端子22以及第三中央端子23配置在半導體晶片200的大致中央附近。
如圖7～圖9所示，在帶狀配線基板32的主平面的一方側實裝半導體晶片200。帶狀配線基板32具備絕緣膜28、表面電極墊片24、第一表面配線26、第二表面配線27、背面圖案29、通孔25。
另外，絕緣膜28具有主平面即第一面以及第二面，在絕緣膜28（帶狀配線基板32）中表面設為半導體晶片200實裝側的面（第一面），背面為與帶狀配線基板32的表面為相反側的面，設為半導體晶片200未實裝的面（第二面）。
又，圖7是表示在連接於半導體晶片200的端子的帶狀配線基板32的表面側形成的圖案的配置，表示形成在半導體晶片200以及帶狀配線基板32中的表面的金屬層即圖案。在此，形成在帶狀配線基板32中表面的圖案是表面電極墊片24、第一表面配線26以及第二表面配線27，對於以貫通絕緣膜28的方式配置的通孔25也在圖7表示。
如上所述，在絕緣膜28的表面，形成表面電極墊片24、第一表面配線26、第二表面配線27，在絕緣膜28的背面，形成金屬層即背面圖案29。又，通孔25以貫通絕緣膜28的方式配置，藉由通孔25表面電極墊片24以及背面圖案29連接。又，背面圖案29由背面電極墊片29a以及背面配線29b構成。
尤其如圖7以及圖9所示，半導體晶片200的第一中央端子21與第一表面配線26連接，半導體晶片200的第二中央端子22與第二表面配線27連接。另外，第一表面配線26的端部與第一中央端子21連接，第二表面配線27的端部與第二中央端子22連接。
又，半導體晶片100的第三中央端子23與表面電極墊片24連接。另外，第三中央端子23以全部被表面電極墊片24覆蓋的方式，第三中央端子23與表面電極墊片24連接。
通孔25是如上所述，貫通絕緣膜28，將形成在絕緣膜28的表面的圖案以及形成在背面的圖案連接。具體而言，通孔25與表面電極墊片24以及與背面圖案29連接，形成在絕緣膜28的表面的表面電極墊片24以及形成在絕緣膜28的背面的背面圖案29經由通孔25連接。
尤其如圖8所示，通孔25與背面圖案29中的背面電極墊片29a連接。另外，背面電極墊片29a以及背面配線29b為一體，構成背面圖案29。
尤其如圖9所示，在半導體晶片200與帶狀配線基板32之間填充成形樹脂31。又，在帶狀配線基板32的背面的整個面、與帶狀配線基板32的表面未形成成形樹脂31的位置，形成保護層30。
由於具有如此的構成，在半導體裝置201中，第一中央端子21與第一表面配線26連接並向帶狀配線基板32的外部拉出。又，第二中央端子22與第二表面配線27連接並向帶狀配線基板32的外部拉出。
第三中央端子23從表面電極墊片24經由通孔25與背面電極墊片29a連接，藉由背面配線29b向帶狀配線基板32的外部拉出。
因此，半導體裝置201藉由分別為多個即第一表面配線26、第二表面配線27以及背面配線29b，與外部的信號的輸出輸入為可能，可實現在半導體裝置201中多輸入輸出化。
半導體晶片200在大致中央附近具有第一中央端子21、第二中央端子22以及第三中央端子23、中央端子3。因此，可不減少端子的數量並容易地小型化。換言之，可不降低性能並小型化半導體晶片200。又，由於可小型化半導體晶片200也可低成本化，可降低半導體裝置201的成本。
又，由於可將表面電極墊片24、第一表面配線26、第二表面配線27、背面電極墊片29a以及背面配線29b充分地取得間隔而配置，難以產生配線彼此短路的缺陷。又，由於對於連接表面電極墊片24、第一表面配線26以及第二表面配線27的第三中央端子23、第一中央端子21以及第二中央端子22充分地取得間隔而形成在半導體晶片200，端子彼此不接觸而端子彼此的絕緣可靠度高。
具體而言，由於相鄰的第一中央端子21彼此是在相對於方向D2大致垂直方向偏移的配置，互相相鄰的第一中央端子21具有充分的間隔而絕緣可靠度為高。又，與第一中央端子21相同地，相鄰的第一表面配線26的端部彼此取得充分的間隔而形成，難以產生短路的缺陷。
又，由於相鄰的第二中央端子22彼此也是在相對於方向D2大致垂直方向偏移的配置，互相相鄰的第二中央端子22具有充分的間隔而絕緣可靠度為高。又，與第二中央端子22相同地，相鄰的第二表面配線27的端部彼此取得充分的間隔而形成，難以產生短路的缺陷。
又，由於相鄰的第三中央端子23彼此是在相對於方向D2大致垂直方向偏移的配置，互相相鄰的第三中央端子23具有充分的間隔而絕緣可靠度為高。又，關於連接第三中央端子23的表面電極墊片24，與第三中央端子23相同地相鄰的表面電極墊片24彼此取得充分的間隔而形成，難以產生短路的缺陷。
又，第一表面配線26、第二表面配線27以及背面配線29b分別以在相對於方向D2大致垂直方向延伸的方式形成，由於互相以大致平行配置，難以產生短路的缺陷。
〔第三實施形態〕 以下，對本發明的第三實施形態參照圖式並進行說明。
圖10是表示本發明第三實施形態的帶狀配線基板中與半導體晶片的端子連接的電極的構成的概略圖。另外，第三實施形態的半導體裝置與上述的第一實施形態的半導體裝置101以及第二實施形態的半導體裝置201的表面電極墊片的形狀不同，除此之外的點是與半導體裝置101、201大致相同的構成。因此，僅進行關於此不同點的說明，省略除此之外的說明。
如圖10所示，第三實施形態的表面電極墊片44是具有突出部44a的形狀，與通孔45連接。此突出部44a與半導體晶片的中央端子43連接。在此，不是中央端子43的全部與突出部44a連接，而僅中央端子43的一部分與突出部44a連接。換言之，中央端子43不是全部藉由突出部44a覆蓋，而是僅覆蓋一部分的構成。
由此，由於不是中央端子43的整個面，而是僅一部分與表面電極墊片44（突出部44a）連接的構成，表面電極墊片44與中央端子43的接觸面積變得比較小。由此，在製造半導體裝置時中央端子43與表面電極墊片44接合時，能夠抑制半導體晶片破損。
〔第四實施形態〕 以下，對本發明的第四實施形態參照圖式並進行說明。
圖11是表示本發明第四實施形態的帶狀配線基板中與半導體晶片的端子連接的電極的構成的概略圖。另外，第四實施形態的半導體裝置與上述的第一實施形態的半導體裝置101以及第二實施形態的半導體裝置201的表面電極墊片的形狀不同，除此之外的點是與半導體裝置101、201大致相同的構成。因此，僅進行關於此不同點的說明，省略除此之外的說明。
如圖11所示，第四實施形態的表面電極墊片54是形成有孔部54a的形狀，與通孔55連接。半導體晶片的中央端子53的一部分，以覆蓋在孔部54a的方式，表面電極墊片54與中央端子53連接。
由此，不是中央端子53的全部與表面電極墊片54連接，而僅中央端子53的一部分與表面電極墊片54連接。換言之，中央端子53不是全部藉由表面電極墊片54覆蓋，而是僅覆蓋一部分的構成。
由此，由於不是中央端子53的整個面，而是僅一部分與表面電極墊片54連接的構成，表面電極墊片54與中央端子53的接觸面積變得比較小。由此，在製造半導體裝置時中央端子53與表面電極墊片54接合時，能夠抑制半導體晶片破損。
另外，由第三實施形態以及第四實施形態所示的表面電極墊片44、54的形狀不限定為這些形狀。與半導體晶片的端子連接的電極墊片為不是覆蓋半導體晶片的端子的整個面而是僅覆蓋一部分的形狀即可。
本發明不限定為以上說明的實施形態，能夠以其他各種的形式實施。因此，實施形態只是以所有的點舉例說明，不作為限制性的解釋。本發明的範圍藉由申請專利範圍表示，不受說明書本文的任何拘束。此外，屬於在申請專利範圍的相等範圍的變形、變更也全部在本發明的範圍內。
100、200‧‧‧半導體晶片 101、201‧‧‧半導體裝置 1‧‧‧第一邊緣端子 2‧‧‧第二邊緣端子 3、43、53‧‧‧中央端子 4、24、44、54‧‧‧表面電極墊片 44a‧‧‧突出部 54a‧‧‧孔部 5、25、45、55‧‧‧通孔 6、26‧‧‧第一表面配線 7、27‧‧‧第二表面配線 8、28‧‧‧絕緣膜 9、29‧‧‧背面圖案 9a、29a‧‧‧背面電極墊片 9b、29b‧‧‧背面配線 10、30‧‧‧保護層 11、31‧‧‧成形樹脂 12、32‧‧‧帶狀配線基板 21‧‧‧第一中央端子 22‧‧‧第二中央端子 23‧‧‧第三中央端子 D1‧‧‧方向 D2‧‧‧方向
圖1是表示本發明第一實施形態的端子的配置的半導體晶片的概略平面圖。 圖2是表示本發明第一實施形態的帶狀配線基板中的半導體晶片側的面的配線圖案的概略圖。 圖3是表示本發明第一實施形態的帶狀配線基板中與半導體晶片為相反側的面的配線圖案的概略平面圖。 圖4是表示本發明第一實施形態的半導體裝置的構成的概略剖面圖，為在圖2的線A-A中的半導體裝置的剖面圖。 圖5是表示本發明第一實施形態的半導體裝置的構成的概略剖面圖，為在圖2的線B-B中的半導體裝置的剖面圖。 圖6是表示本發明第二實施形態的端子的配置的半導體晶片的概略平面圖。 圖7是表示本發明第二實施形態的帶狀配線基板中的半導體晶片側的面的配線圖案的概略圖。 圖8是表示本發明第二實施形態的帶狀配線基板中與半導體晶片為相反側的面的配線圖案的概略平面圖。 圖9是表示本發明第二實施形態的半導體裝置的構成的概略剖面圖，為在圖7的線C-C中的半導體裝置的剖面圖。 圖10是表示本發明第三實施形態的帶狀配線基板中與半導體晶片的端子連接的電極的構成的概略圖。 圖11是表示本發明第四實施形態的帶狀配線基板中與半導體晶片的端子連接的電極的構成的概略圖。
100‧‧‧半導體晶片
1‧‧‧第一邊緣端子
2‧‧‧第二邊緣端子
3‧‧‧中央端子
D1‧‧‧方向

Claims (12)

  1. 一種帶狀配線基板，其具備： 絕緣膜，實裝半導體晶片；以及 金屬層，形成在該絕緣膜的兩主平面； 在為該絕緣膜的一方的主平面且為實裝該半導體晶片側即第一面形成的該金屬層具有在該第一面中的該半導體晶片的實裝區域的大致中央附近配置的第一電極。
  2. 如申請專利範圍第1項的帶狀配線基板，其中， 進一步具備通孔，該通孔貫通該絕緣膜； 在該絕緣膜的另一方的主平面即第二面形成的該金屬層具有背面配線； 該第一電極經由該通孔與該背面配線連接。
  3. 如申請專利範圍第1項的帶狀配線基板，其中， 形成在該第一面的該金屬層具有端部位於該第一面中的該半導體晶片的實裝區域的大致中央附近的表面配線。
  4. 如申請專利範圍第3項的帶狀配線基板，其中， 該表面配線為多個，以規定方向排列配置； 相鄰的該表面配線的該端部彼此是在相對於該規定方向大致垂直方向偏移的配置。
  5. 一種半導體裝置，其具備： 半導體晶片；以及 絕緣膜，實裝該半導體晶片，在兩主平面形成金屬層； 該半導體晶片具有位於該絕緣膜側的面的大致中央附近的半導體連接端子； 在為該絕緣膜的一方的主平面且為實裝該半導體晶片側即第一面形成的該金屬層具有位於該第一面中的該半導體晶片的實裝區域的大致中央附近，並與該半導體連接端子連接的第一電極。
  6. 如申請專利範圍第5項的半導體裝置，其中， 進一步具備通孔，該通孔貫通該絕緣膜； 在該絕緣膜的另一方的主平面即第二面形成的該金屬層具有背面配線； 該第一電極經由該通孔與該背面配線連接。
  7. 如申請專利範圍第5項的半導體裝置，其中， 形成在該第一面的該金屬層具有端部位於該第一面中的該半導體晶片的實裝區域的大致中央附近，並與該半導體連接端子連接的表面配線。
  8. 如申請專利範圍第6項的半導體裝置，其中， 形成在該第一面的該金屬層具有端部位於該第一面中的該半導體晶片的實裝區域的大致中央附近，並與該半導體連接端子連接的表面配線。
  9. 如申請專利範圍第7項的半導體裝置，其中， 該表面配線為多個，以規定方向排列配置； 相鄰的該表面配線的該端部彼此是在相對於該規定方向大致垂直方向偏移的配置。
  10. 如申請專利範圍第8項的半導體裝置，其中， 該表面配線為多個，以規定方向排列配置； 相鄰的該表面配線的該端部彼此是在相對於該規定方向大致垂直方向偏移的配置。
  11. 如申請專利範圍第5項的半導體裝置，其中， 該半導體連接端子接觸到該第一電極，且配置在該第一電極內。
  12. 如申請專利範圍第5項的半導體裝置，其中， 該半導體連接端子以一部分接觸到該第一電極的方式配置。
TW108120196A 2018-06-12 2019-06-11 帶狀配線基板以及半導體裝置 TWI734993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862683634P 2018-06-12 2018-06-12
US62/683634 2018-06-12

Publications (2)

Publication Number Publication Date
TW202002210A true TW202002210A (zh) 2020-01-01
TWI734993B TWI734993B (zh) 2021-08-01

Family

ID=68764539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120196A TWI734993B (zh) 2018-06-12 2019-06-11 帶狀配線基板以及半導體裝置

Country Status (3)

Country Link
US (1) US11013120B2 (zh)
CN (1) CN110600446B (zh)
TW (1) TWI734993B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018188A (en) 1997-03-28 2000-01-25 Nec Corporation Semiconductor device
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP2002299567A (ja) 2001-04-02 2002-10-11 Sony Corp 半導体素子
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US8089148B1 (en) * 2009-08-11 2012-01-03 Amkor Technology, Inc. Circuit board and semiconductor device having the same

Also Published As

Publication number Publication date
TWI734993B (zh) 2021-08-01
US11013120B2 (en) 2021-05-18
CN110600446B (zh) 2021-12-07
CN110600446A (zh) 2019-12-20
US20190380207A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US7329597B2 (en) Semiconductor chip and tab package having the same
US7327411B2 (en) Driver chip and display apparatus having the same
US10304764B2 (en) Film product, film packages and package modules using the same
TWI567892B (zh) 薄膜覆晶封裝結構及封裝模組
TWI509750B (zh) 多晶片捲帶封裝結構
KR20070098246A (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
KR101061278B1 (ko) Ｃｏｆ 기판
US7154188B2 (en) Semiconductor chip, semiconductor device, circuit board, and electronic instrument
TWI734993B (zh) 帶狀配線基板以及半導體裝置
US10256174B2 (en) Film type semiconductor package
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
TWI447889B (zh) 晶片封裝結構
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
JP2005347489A (ja) 半導体装置
JP2006337829A (ja) 駆動用ｉｃ及びそれが実装された表示装置
CN111448539A (zh) 触控显示屏及其制作方法以及显示设备
US11189597B2 (en) Chip on film package
CN108933123B (zh) 半导体封装以及制造该半导体封装的方法
JP2005109377A (ja) 半導体装置およびその製造方法
CN109192738B (zh) 电子装置
TW594315B (en) Manufacturing method of electronic device
KR20070039732A (ko) 연결된 더미 배선 패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지
JP2004172604A (ja) 半導体集積回路装置