JP2017058755A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017058755A
JP2017058755A JP2015180896A JP2015180896A JP2017058755A JP 2017058755 A JP2017058755 A JP 2017058755A JP 2015180896 A JP2015180896 A JP 2015180896A JP 2015180896 A JP2015180896 A JP 2015180896A JP 2017058755 A JP2017058755 A JP 2017058755A
Authority
JP
Japan
Prior art keywords
housing
semiconductor device
plug
circuit board
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015180896A
Other languages
English (en)
Other versions
JP6495791B2 (ja
Inventor
宏貴 佐藤
Hirotaka Sato
宏貴 佐藤
向田　秀子
Hideko Mukoda
秀子 向田
慧至 築山
Keishi Tsukiyama
慧至 築山
尾山　勝彦
Katsuhiko Oyama
勝彦 尾山
明子 藤巻
Akiko Fujimaki
明子 藤巻
善幸 小坂
Yoshiyuki Kosaka
善幸 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015180896A priority Critical patent/JP6495791B2/ja
Priority to TW105106187A priority patent/TWI591902B/zh
Priority to CN201610239678.4A priority patent/CN106532298B/zh
Publication of JP2017058755A publication Critical patent/JP2017058755A/ja
Application granted granted Critical
Publication of JP6495791B2 publication Critical patent/JP6495791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/40—Securing contact members in or to a base or case; Insulating of contact members
    • H01R13/405—Securing in non-demountable manner, e.g. moulding, riveting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】プラグと回路基板との間の接続不良の発生を抑制する。
【解決手段】半導体装置は、第１の接続パッドを含む複数の接続パッドを有する配線基板と、配線基板に搭載された半導体チップと、を備える回路基板と、第１の面と第１の面の反対側に位置する第２の面とを含む外周面を有する筐体部と、外周面に囲まれた中空部と、筐体部から第１の面または第２の面と異なる方向に延在する突起と、を有する第１の筐体と、中空部の内部から外部に延在し、第１の接続パッドに電気的に接続された接続端子と、を備えるプラグと、回路基板を覆いつつ第１の面および第２の面に接し、突起と嵌合する差込穴を有する第２の筐体と、を具備する。
【選択図】図１

Description

実施形態の発明は、半導体装置に関する。
コンピュータ等の情報機器と周辺機器とを接続する際の接続規格の一つとしてＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ：ＵＳＢ）が知られている。ＵＳＢによる接続では、オスコネクタ（プラグともいう）およびメスコネクタ（レセプタクルともいう）からなるＵＳＢコネクタにより情報機器と周辺機器とを接続することにより、データの転送が可能になるだけでなく、例えば情報機器から周辺機器の動作に必要な電源を得ることや、ＵＳＢハブを介して複数の機器を接続することもできる。
ＵＳＢによるデータ転送が可能な半導体装置の一つとしてプラグ一体型の半導体装置が挙げられる。プラグ一体型の半導体装置では、例えばプラグから延在する接続端子と回路基板の接続パッドとをはんだを介して電気的に接続する。しかしながら、接続端子と接続パッドとの間の接続部に力が加わると、接続端子の変形等によりプラグと回路基板との間の接続不良が生じる場合がある。
米国特許第９０６５２２９号明細書
実施形態の発明が解決しようとする課題は、プラグと回路基板との間の接続不良の発生を抑制することである。
実施形態の半導体装置は、レセプタクルと接続することによりＵＳＢによるデータ転送が可能な半導体装置である。半導体装置は、第１の接続パッドを含む複数の接続パッドを有する配線基板と、配線基板に搭載された半導体チップと、を備える回路基板と、第１の面と第１の面の反対側に位置する第２の面とを含む外周面を有する筐体部と、外周面に囲まれた中空部と、筐体部から第１の面または第２の面と異なる方向に延在する突起と、を有する第１の筐体と、中空部の内部から外部に延在し、第１の接続パッドに電気的に接続された接続端子と、を備えるプラグと、回路基板を覆いつつ第１の面および第２の面に接し、突起と嵌合する差込穴を有する第２の筐体と、を具備する。
半導体装置の構造例を示す側面模式図である。 半導体装置の構造例を示す平面模式図である。 プラグの構造例を示す模式図である。 半導体装置の他の構造例を示す側面模式図である。 半導体装置の他の構造例を示す平面模式図である。 半導体装置の製造方法例を説明するための図である。 半導体装置の製造方法例を説明するための図である。
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
図１は、半導体装置の側面模式図である。図２は、半導体装置の平面模式図である。図１および図２に示す半導体装置１０は、筐体１と、回路基板２と、プラグ３と、を具備する。なお、図１および図２では、便宜のため、一部の構成要素は図示されていない。
筐体１は、回路基板２を覆うように設けられている。筐体１は、絶縁性を有し、例えばポリ塩化ビニル等の合成樹脂等により形成される。筐体１は、差込穴１１ａと溝１１ｂとを有する筐体部１１と、内壁に差込穴１１ａおよび溝１１ｂを有する開口部１ａを筐体部１１との間に有するように筐体部１１に結合された筐体部１２と、を備える。換言すると、開口部１ａの内壁は、差込穴１１ａを有する第１の内壁部と、開口部１ａの深さ方向において第１の内壁部の位置よりも深い位置に設けられた溝１１ｂを有する第２の内壁部と、を有する。差込穴１１ａの平面形状は矩形状であるが、これに限定されず円状であってもよい。差込穴１１ａは、貫通穴であってもよい。また、差込穴１１ａは溝１１ｂと連続する一つの開口部として設けられていてもよい。
回路基板２は、差込穴１１ａの全部に重畳しないように開口部１ａの第２の内壁部に設けられている。回路基板２は、図１および図２に示す回路基板２はＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ａ Ｐａｃｋａｇｅ：ＳｉＰ）であるがこれに限定されない。回路基板２は、開口部１ａの内壁に接して固定されていてもよい。
回路基板２は、面２１ａと面２１ａの反対側に位置する面２１ｂとを有する配線基板２１と、面２１ａ上に搭載されたメモリチップ２２と、面２１ａ上に搭載され、配線基板２１を介してメモリチップ２２に電気的に接続されたコントローラチップ２３と、メモリチップ２２およびコントローラチップ２３を封止する封止樹脂層２４と、を具備する。回路基板２は、例えば配線基板２１上のメモリチップ２２およびコントローラチップ２３を封止樹脂層２４により封止した後、パッケージダイシングを行うことにより形成される。よって、面２１ａの全体が封止樹脂層２４に覆われていてもよい。
配線基板２１は、面２１ａ上に設けられた複数の接続パッドと、面２１ｂ上、すなわちメモリチップ２２およびコントローラチップ２３の搭載面の反対側に位置する面に設けられ、接続パッド２１１を含む複数の接続パッドと、を有する。面２１ａおよび面２１ｂ上に設けられた複数の接続パッドを介してメモリチップ２２とコントローラチップ２３とが電気的に接続される。面２１ａ上の接続パッドは、例えば配線基板２１を貫通するビアを介して面２１ｂ上の接続パッドに電気的に接続することができる。配線基板２１としては、例えば表面に設けられた接続パッドを備える配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。
メモリチップ２２は、例えば複数積層された半導体チップを有する。複数の半導体チップは、接着層を介して一部が重畳するように互いに接着される。複数の半導体チップは、ワイヤボンディングによりそれぞれの半導体チップに設けられた電極を接続することにより電気的に接続される。半導体チップとしては、例えばＮＡＮＤフラッシュメモリ等の記憶素子を有するメモリチップ等を用いることができる。このとき、半導体チップは、メモリセルに加え、デコーダ等を備えていてもよい。
コントローラチップ２３は、メモリチップ２２に記憶されたデータの書き込みおよび読み出し動作の実行を制御する。コントローラチップ２３には、半導体チップを用い、例えばワイヤボンディングにより半導体チップに設けられた電極パッドと配線基板２１に設けられた接続パッドとを接続することにより配線基板２１に電気的に接続される。
メモリチップ２２およびコントローラチップ２３と配線基板２１との接続方法としては、ワイヤボンディングに限定されず、フリップチップボンディングやテープオートメーテッドボンディング等のワイヤレスボンディングを用いてもよい。また、配線基板２１の面２１ａにメモリチップ２２とコントローラチップ２３とを積層させたＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）方式等の３次元実装構造を用いてもよい。
回路基板２は、メモリチップ２２およびコントローラチップ２３の代わりに他の半導体チップや受動部品を有していてもよい。また、メモリチップ２２とコントローラチップ２３の位置は逆であってもよい。
封止樹脂層２４は、メモリチップ２２およびコントローラチップ２３を覆うように、配線基板２１の面２１ａ上に設けられている。封止樹脂層２４は、ＳｉＯ２等の無機充填材を含有する。また、無機充填材は、ＳｉＯ２に加え、例えば水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、またはチタン酸バリウム等を含んでいてもよい。無機充填材は、例えば粒状であり、封止樹脂層２４の粘度や硬度等を調整する機能を有する。封止樹脂層２４中の無機充填材の含有量は、例えば６０％以上９０％以下である。封止樹脂層２４としては、例えば無機充填材と絶縁性の有機樹脂材料との混合物を用いることができる。有機樹脂材料としては、例えばエポキシ樹脂が挙げられる。
封止樹脂層２４の形成法としては、例えば無機充填材と有機樹脂等との混合物を用いた、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法、シートモールド法、または樹脂ディスペンス法等が挙げられる。
図３は、プラグの構造例を示す模式図である。図３に示すプラグ３は、筐体３１と、端子部３２と、を備える。プラグ３としては、例えばＵＳＢ２．０またはＵＳＢ３．０のコネクタを構成するプラグが挙げられる。ＵＳＢ規格の一つであるＵＳＢ３．０では、ＵＳＢ２．０との互換性を保ちながら、ＵＳＢ２．０の１０倍以上の転送速度を有する高速転送を行うことが可能である。なお、プラグ３は、ＵＳＢ２．０およびＵＳＢ３．０以外のＵＳＢ規格のコネクタを構成してもよい。
筐体３１は、面３１ａ（下面）と、面３１ａの反対側に位置する面３１ｂ（上面）と、面３１ａまたは面３１ｂに垂直な方向に沿って設けられた面３１ｃ（左側面）と、面３１ｃの反対側に位置する面３１ｄ（右側面）とを含む外周面と、外周面に囲まれ、プラグ３の長さ方向に延在する中空部３１１と、筐体３１から面３１ａまたは面３１ｂと異なる方向に沿って延在する固定用突起３１ｅと、を有する。なお、筐体３１の外周面は、５面以上の面を有していてもよい。
図３において、固定用突起３１ｅは、プラグ３の基端（面３１ｂの基端）において、面３１ｃ側および面３１ｄ側のそれぞれに設けられている。固定用突起３１ｅは、面３１ｂから面３１ｂに垂直な方向（下方向）に沿って延在する。なお、固定用突起３１ｅは、例えば面３１ａから下方向に突出するように設けられていてもよい。
固定用突起３１ｅは、図１および図２に示すように、差込穴１１ａと嵌合される。このとき、筐体部１１は面３１ａに接し、筐体部１２は面３１ｂに接している。これにより、プラグ３は、上下方向から挟み込まれる。図１の筐体部１１において、筐体部１１と面３１ａとの接触部の厚さおよび筐体部１１と面３１ｂとの接触部の厚さは、固定用突起３１ｅと差込穴１１ａとの嵌合部の厚さよりも薄い。これにより、半導体装置１０を薄くすることができる。なお、固定用突起３１ｅは、筐体部１１に埋め込まれていてもよい。
端子部３２は、例えばポリ塩化ビニル等の合成樹脂等の絶縁部３２１と、絶縁部３２１上に設けられた複数の接続端子３２２と、を有する。接続端子３２２としては、例えば銅等を用いることができる。また、接続端子３２２としては、例えば銅合金（例えばベリリウム銅、リン青銅、コバルト銅）やニッケル合金（例えばベリリウムニッケル）等の材料を用いてもよい。
複数の接続端子３２２のそれぞれは、プラグ３の先端から基端に沿って設けられ、中空部３１１の内部から外部に延在している。プラグ３の先端側の中空部３１１内において、接続端子３２２の一端は露出している。複数の接続端子３２２は、レセプタクルに接続可能な外部接続端子としての機能を有する。
プラグ３の基端において、接続端子の３２２の他端は、図１および図２に示すように、はんだ５を介して接続パッド２１１に電気的に接続されている。接続端子３２２は、中空部３１１の内部から外部に延在し、第１の接続パッドに電気的に接続されている。なお、接続端子３２２は、中空部３１１の内部に設けられた外部接続端子と、当該外部接続端子に電気的に接続され、中空部３１１の外部に延在し、はんだ５を介して接続パッド２１１に電気的に接続された内部接続端子と、を有していてもよい。
半導体装置１０をレセプタクルに接続させる場合、プラグ３の先端側の中空部３１１内において露出された接続端子３２２は、レセプタクルの接続端子に接触する。これにより、半導体装置１０と、レセプタクルを具備する情報機器との間でＵＳＢによるデータ転送を行うことができる。
接続端子３２２としては、電源端子（ＶＢＵＳ）、差動信号である通常転送用のデータ信号のための信号端子（Ｄ＋、Ｄ−）、およびグランド端子（ＧＮＤ）等のＵＳＢ２．０またはＵＳＢ３．０によるデータ転送に必要な接続端子や、差動信号である高速転送用の送信データ信号のための信号端子（ＳＳＴＸ＋、ＳＳＴＸ−）、差動信号である高速転送用の受信データ信号のための信号端子（ＳＳＲＸ＋、ＳＳＲＸ−）等のＵＳＢ３．０による高速転送に必要な接続端子等が設けられる。図３では、一例として電源端子（ＶＢＵＳ）、通常転送用のデータ信号のための信号端子（Ｄ＋、Ｄ−）、およびグランド端子（ＧＮＤ）の４本の接続端子３２２を図示している。
接続端子３２２の一部を配線基板２１の接続パッド２１１に電気的に接続する場合やプラグ３自体を配線基板２１に電気的に接続する場合、例えばＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：ＳＭＴ）等のはんだ接合により接合が行われる。しかしながら、ＳＭＴ等のはんだ接合は、コストが高いため、はんだ接合箇所が増えるとその分製造コストが高くなってしまう。このように、ＵＳＢによるデータ転送が可能な半導体装置では、はんだ接合箇所を可能な限り少なくし、安価に製造が可能な構造が求められている。
上記半導体装置では、回路基板の代わりに筐体に差込穴を設け、プラグの固定用突起を差込穴に嵌合させることにより、プラグを固定する。仮に、回路基板とプラグとを固定する場合、固定強度を高めるためにＳＭＴによるはんだ接合で回路基板とプラグとを機械的に接続することが必要となる。また、封止樹脂層に差込穴を形成する場合、封止状態が悪化する等の問題がある。よって、プラグの固定用突起を筐体の差込穴に嵌合させてプラグを固定することにより、ＳＭＴによるはんだ接合箇所の増加を抑制しつつ、プラグを固定することができる。よって、例えば製造コストを低減することができる。また、回路基板に差込穴を設ける必要がないため、封止状態が保持され、また回路基板を小さくすることができる。
また、プラグを筐体に嵌合させて固定する場合、嵌合部が一方向のみであると例えばプラグに外力が与えられ、プラグの接続端子と回路基板の接続パッドとの間の接続部に力が加わる。よって、接続端子の変形等によりプラグと回路基板との間の接続不良が生じる場合がある。
上記半導体装置では、プラグを筐体に嵌合させるとともに筐体がプラグの筐体部の第１の面と第１の面の反対側に位置する第２の面に接している。筐体により、プラグを複数の方向から支持することができるため、プラグの接続端子と回路基板の接続パッドとの間の接続不良の発生を抑制することができる。
半導体装置１０の構造は、上記構造に限定されない。図４は、半導体装置の他の構造例を示す側面模式図である。図５は、半導体装置の他の構造例を示す平面模式図である。
図４および図５に示す半導体装置は、図１および図２に示す半導体装置と比較して筐体１が面３１ｃおよび面３１ｄに接している構成が異なる。すなわち、筐体１は、面３１ａないし面３１ｄに接して外周面の基端を含む一部（筐体３１の基端を含む一部）を囲むように設けられている。
上記半導体装置では、プラグを筐体に嵌合させるとともに筐体がプラグの筐体部の第１の面と第１の面の反対側の第２の面と第１の面または第２の面に垂直に設けられた第３の面に接している。筐体により、プラグを複数の方向から支持することができるため、プラグの接続端子と回路基板の接続パッドとの間の接続不良の発生を抑制することができる。
次に、上記半導体装置の製造方法例について図６および図７を参照して説明する。図６および図７は、半導体装置の製造方法例を説明するための図である。
上記半導体装置の製造方法例では、図６に示すように、差込穴１１ａと溝１１ｂとプラグ３を支持するための領域１１ｃとを有する筐体部１１を準備する。筐体部１１は、例えば金型に樹脂を流し込んで固化させることにより所望の形状に成形される。領域１１ｃは、差込穴１１ａよりも筐体部１１の先端側に設けられている。溝１１ｂは、差込穴１１ａよりも筐体部１１の基端側に設けられている。
次に、溝１１ｂ上に回路基板２を載置する。また、プラグ３を準備し、面３１ａを領域１１ｃに接触させつつ、固定用突起３１ｅを差込穴１１ａと嵌合させてプラグ３の一部を筐体部１１上に載置する。さらに、接続端子３２２の基端を例えばＳＭＴ等のはんだ接合によりはんだ５を介して接続パッド２１１に電気的に接続する。
インサート成形により筐体部１１とプラグ３とを固着してもよい。インサート成形とは、金型内に挿入した金属部品の周りに樹脂を注入して金属と樹脂を一体化する成形方法である。このとき、固定用突起３１ｅは、筐体部１１に埋め込まれるように固着されている。
次に、図７に示すように、プラグ３を支持するための領域１２ａを有する筐体部１２を準備する。筐体部１２は、例えば金型に樹脂を流し込んで固化させることにより所望の形状に形成される。領域１２ａは、筐体部１２の先端側に設けられている。なお、筐体部１１と同様に筐体部１２に溝を設け、筐体部１１の溝１１ｂと筐体部１２の溝とを対向させながら筐体部１１と筐体部１２とを結合させてもよい。
次に、側壁に差込穴１１ａを有する開口部を筐体部１１と筐体部１２との間に形成するように筐体部１１に筐体部１２を結合させる。このとき、例えばスナップフィット等を用いて筐体部１１と筐体部１２とを結合させてもよい。スナップフィットを用いた結合法では、筐体部１１および筐体部１２の一方に凸部を設け、他方に凹部を設け、材料の弾性を利用して凸部を凹部に嵌めこんで引っかけることにより筐体部１１と筐体部１２とを結合させる。また、接着剤等を用いて筐体部１１と筐体部１２とを互いに貼り合わせてもよい。上記工程により、半導体装置１０を製造することができる。
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…筐体、１ａ…開口部、２…回路基板、３…プラグ、１０…半導体装置、１１…筐体部、１１ａ…差込穴、１１ｂ…溝、１２…筐体部、２１…配線基板、２１ａ…面、２１ｂ…面、２２…メモリチップ、２３…コントローラチップ、２４…封止樹脂層、３１…筐体、３１ａ〜３１ｄ…面、３１ｅ…固定用突起、３２…端子部、２１１…接続パッド、３１１…中空部、３２１…絶縁部、３２２…接続端子。

Claims (5)

  1. レセプタクルと接続することによりデータ転送が可能な半導体装置であって、
    第１の接続パッドを含む複数の接続パッドを有する配線基板と、前記配線基板に搭載された半導体チップと、を備える回路基板と、
    第１の面と前記第１の面の反対側に位置する第２の面とを含む外周面を有する筐体部と、前記外周面に囲まれた中空部と、前記筐体部から前記第１の面または前記第２の面と異なる方向に延在する突起と、を有する第１の筐体と、前記中空部の内部から外部に延在し、前記第１の接続パッドに電気的に接続された接続端子と、を備えるプラグと、
    前記回路基板を覆いつつ前記第１の面および前記第２の面に接し、前記突起と嵌合する差込穴を有する第２の筐体と、を具備する、半導体装置。
  2. 前記回路基板は、前記半導体チップを封止する封止樹脂層をさらに備え、
    前記第１の接続パッドは、前記配線基板の前記半導体チップの搭載面の反対側に位置する面に設けられている、請求項１に記載の半導体装置。
  3. 前記接続端子は、はんだを介して前記第１の接続パッドに電気的に接続されている、請求項２に記載の半導体装置。
  4. 前記第２の筐体は、
    前記第１の面に接し、且つ前記差込穴を有する第１の筐体部と、
    前記第２の面に接し、且つ内壁に前記差込穴を有する開口部を前記第１の筐体部との間に有するように前記第１の筐体部に結合された第２の筐体部と、を有し、
    前記回路基板は、前記開口部に設けられている、請求項１ないし請求項３のいずれか一項に記載の半導体装置。
  5. 前記外周面は、前記第１の面または前記第２の面に垂直に沿って設けられた第３の面をさらに含み、
    前記第２の筐体は、前記第１の面ないし前記第３の面に接して前記外周面の一部を囲むように設けられている、請求項１ないし請求項４のいずれか一項に記載の半導体装置。
JP2015180896A 2015-09-14 2015-09-14 半導体装置 Active JP6495791B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015180896A JP6495791B2 (ja) 2015-09-14 2015-09-14 半導体装置
TW105106187A TWI591902B (zh) 2015-09-14 2016-03-01 Semiconductor device
CN201610239678.4A CN106532298B (zh) 2015-09-14 2016-04-18 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180896A JP6495791B2 (ja) 2015-09-14 2015-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2017058755A true JP2017058755A (ja) 2017-03-23
JP6495791B2 JP6495791B2 (ja) 2019-04-03

Family

ID=58358062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015180896A Active JP6495791B2 (ja) 2015-09-14 2015-09-14 半導体装置

Country Status (3)

Country Link
JP (1) JP6495791B2 (ja)
CN (1) CN106532298B (ja)
TW (1) TWI591902B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259222A (ja) * 2008-04-17 2009-11-05 Hon Hai Precision Industry Co Ltd メモリ装置
JP3170687U (ja) * 2010-04-30 2011-09-29 鴻海精密工業股▲ふん▼有限公司 電気コネクタ及びこれを用いたメモリ記憶装置
JP3186095U (ja) * 2013-03-20 2013-09-19 竺科科技股▲ふん▼有限公司 Ｕｓｂコネクタ構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550180C (zh) * 2005-09-16 2009-10-14 株式会社东芝 半导体存储装置及使用它的usb存储器装置
US7581967B2 (en) * 2006-08-16 2009-09-01 Sandisk Corporation Connector with ESD protection
US7862377B2 (en) * 2008-11-18 2011-01-04 Kingston Technology Corporation USB connector and method of manufacture
CN201608336U (zh) * 2010-01-29 2010-10-13 蔡添庆 一种u盘使用的usb连接器
CN202206683U (zh) * 2011-09-22 2012-04-25 深圳市正耀科技有限公司 改进的u盘组装结构
CN202797347U (zh) * 2011-11-29 2013-03-13 蔡周贤 具有套接壳的电连接公头
CN203193014U (zh) * 2013-04-25 2013-09-11 常熟精微康电子元件有限公司 移动存储装置及其连接器
CN203950966U (zh) * 2014-05-04 2014-11-19 东莞市卡盟连接器有限公司 一种连接器端口

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259222A (ja) * 2008-04-17 2009-11-05 Hon Hai Precision Industry Co Ltd メモリ装置
JP3170687U (ja) * 2010-04-30 2011-09-29 鴻海精密工業股▲ふん▼有限公司 電気コネクタ及びこれを用いたメモリ記憶装置
JP3186095U (ja) * 2013-03-20 2013-09-19 竺科科技股▲ふん▼有限公司 Ｕｓｂコネクタ構造

Also Published As

Publication number Publication date
TW201711292A (zh) 2017-03-16
CN106532298B (zh) 2019-06-07
JP6495791B2 (ja) 2019-04-03
CN106532298A (zh) 2017-03-22
TWI591902B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
CN104966702A (zh) 半导体封装件
CN107204293B (zh) 半导体装置的制造方法及半导体装置
JP6495791B2 (ja) 半導体装置
JP6619269B2 (ja) Ｕｓｂ装置及びその製造方法
TWI645622B (zh) Usb裝置及其製造方法
CN109616802B (zh) 半导体装置及插头用端子零件的制造方法
JP6334342B2 (ja) 半導体装置
EP2426624A1 (en) A USB device structure
KR101118236B1 (ko) 초고속 유에스비 프로토콜에 적합한 씨오비 타입 휴대용 메모리 장치
TW201234545A (en) Packaging structure and packaging method of portable flash memory storage device
KR101118237B1 (ko) 초고속 유에스비 프로토콜을 이용한 휴대용 메모리 장치
TWI569515B (zh) Method for manufacturing terminal parts for semiconductor devices and plugs
JP3165265U (ja) マイクロ投影モジュール
KR200477911Y1 (ko) 유에스비 메모리 장치
TW202213448A (zh) Ｕｓｂ記憶體及其製造方法
WO2009113141A1 (ja) 集積回路パッケージ
KR20070000720A (ko) Ｆｂｇａ 패키지 모듈
JP2011145989A (ja) Ｉｃモジュール、及びこのｉｃモジュールを備えるｉｃカード

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190307

R150 Certificate of patent or registration of utility model

Ref document number: 6495791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350