JP3165265U

JP3165265U - マイクロ投影モジュール

Info

Publication number: JP3165265U
Application number: JP2010007071U
Authority: JP
Inventors: ミンツン，ユエ; ミンヤン，チア; フイリン，シュー; ウエイリウ，ユアン; ファンリン，ウエイ
Original assignee: Orient Semiconductor Electronics Ltd
Current assignee: Orient Semiconductor Electronics Ltd
Priority date: 2010-08-13
Filing date: 2010-10-25
Publication date: 2011-01-13
Anticipated expiration: 2020-10-25
Also published as: TWM398646U; US20120038839A1

Abstract

【課題】基板上の利用可能な空間を増加させる、マイクロ投影モジュールを提供する。【解決手段】当該マイクロ投影モジュールは、基板と、制御チップと、ＬＣＯＳチップと、ガラスと、液晶層とを含む。制御チップは、基板の上面上に配置され、基板に電気的に接続される。ＬＣＯＳチップは、制御チップ上に配置され、基板に電気的に接続される。ガラスはＬＣＯＳチップ上に配置され、液晶層はＬＣＯＳチップとガラスとの間に配置される。【選択図】図１

Description

関連出願に対する相互参照
本出願は、２０１０年８月１３日に出願された台湾国特許出願第０９９２１５５５３号の優先権利益を主張し、その完全な開示は本明細書で参照により組み込まれる。

本考案は、マイクロ投影モジュールに、より具体的には、積層構造を有するマイクロ投影モジュールに関する。

一般的に、従来のマイクロ投影モジュールの制御チップおよびＬＣＯＳチップは、基板上での異なる位置にて通常配列される。これにより、製造費用が増加し、結果的に基板上の利用可能な空間が減少することになる。

従って、上述の問題を解決する解決法を提供する必要性が存在する。

本考案は、ＬＣＯＳチップが、制御チップパッケージ上に、または、非パッケージ化制御チップ上に直接配置され、それにより、基板上の利用可能な空間を増加させる、マイクロ投影モジュールを提供する。

１つの実施形態では、本考案のマイクロ投影モジュールは、基板と、制御チップと、ＬＣＯＳチップと、ガラスと、液晶層とを含む。制御チップは、基板の上面に配置され、基板に電気的に接続される。ＬＣＯＳチップは、制御チップ上に配置され、基板に電気的に接続される。ガラスはＬＣＯＳチップ上に配置され、液晶層はＬＣＯＳチップとガラスとの間に配置される。

本考案の前述の特徴および利点、ならびに追加の目的は、添付図面を参照して進行する、以下の考案を実施するための形態からより容易に明白となるだろう。

本考案の第１実施形態に係るマイクロ投影モジュールの横断面図である。基板の上面図であり、当該基板はその上に溝穴を配置され、その中へ本考案のマイクロ投影モジュールを挿入することができる。本考案の第２実施形態に係るマイクロ投影モジュールの横断面図である。本考案の第３実施形態に係るマイクロ投影モジュールの横断面図である。本考案の第４実施形態に係るマイクロ投影モジュールの横断面図である。

図１を参照すると、本考案の第１実施形態に係るマイクロ投影モジュール１００は基板１１０を含み、制御チップパッケージ１２０は、基板１１０の上面１１２上に配置され、基板１１０に電気的に接続される。本実施形態では、制御チップパッケージ１２０は、ランドグリッドアレイ（ＬＧＡ）パッケージ、ボールグリッドアレイ（ＢＧＡ）パッケージ、クワッドフラット無鉛（ＱＦＮ）パッケージ、または他の種類のパッケージであってよい。ケイ素上液晶（ＬＣＯＳ）チップ１３０は、接着剤により制御チップパッケージに取り付けられる。複数の結合線１４０は、ＬＣＯＳチップ１３０を基板１１０に電気的に接続するために用いられる。結合線１４０の損傷を防ぐために、封止材１８０が基板１１０の上面１１２上に形成され、結合線１４０を被包する。透明なガラス１５０は、ＬＣＯＳチップ１３０上に配置され、ＬＣＯＳチップ１３０の端から突き出る。液晶層は、ガラス１５０とＬＣＯＳチップ１３０との間に配置される（図中には示さず）。加えて、導電性ブロック１６０が、ガラス１５０の下およびＬＣＯＳチップ１３０の端１３２の脇に形成される。導電性接着剤１７０は、ガラス１５０を導電性ブロック１６０に電気的に接続するために、導電性ブロック１６０上に形成される。

制御チップパッケージ１２０が外部回路に電気的に接続することを可能にするために、接続器１９０が基板１１０の下面１１４上に配置される。接続器１９０を、例えば、図２の基板２１０上にある溝穴２９０へ挿入することができる。加えて、複数の受動部品１９５が基板１１０の下面１１４上に配置され、マイクロ投影モジュール１００が十分に機能することを可能にする。

図３を参照すると、本考案の第２実施形態に係るマイクロ投影モジュール３００は、本考案の第１実施形態に係るマイクロ投影モジュール１００と同様であり、当該図に共通する実質的に同一の要素を指定する際に同一の参照番号が用いられている。それらの違いは、マイクロ投影モジュール３００が、線結合型パッケージである制御チップパッケージ３２０を有するという点にある。より具体的には、制御チップパッケージ３２０は基板３２１を含み、制御チップ３２５は接着剤により基板３２１の上面３２２に取り付けられる。複数の結合線３２４は、制御チップ３２５を基板３２１に電気的に接続する。封止材３２６は、基板３２１の上面３２２上に形成され、制御チップ３２５および結合線３２４を被包する。加えて、ハンダ球等の複数の金属隆起部３２７は、基板３２１の下面３２３上に配置され、制御チップ３２５を基板１１０に電気的に接続する。なお、マイクロ投影モジュール３００の他の要素およびその接続関係はマイクロ投影モジュール１００のものと同じであるので、マイクロ投影モジュール３００のこれ以上の例解は本明細書では省略される。

図４を参照すると、本考案の第３実施形態に係るマイクロ投影モジュール４００は、本考案の第１実施形態に係るマイクロ投影モジュール１００と同様であり、当該図に共通する実質的に同一の要素を指定する際に同一の参照番号が用いられている。それらの違いは、マイクロ投影モジュール４００が、あらかじめパッケージ化されない制御チップ４２０を有するという点にある。代わりに、制御チップ４２０は基板１１０上に結合されたフリップチップである。ハンダ球等の複数の金属隆起部４２７は、制御チップ４２０を基板１１０に電気的に接続するために用いられる。その後、ＬＣＯＳチップ１３０は制御チップ４２０の裏面に取り付けられる。なお、マイクロ投影モジュール４００の他の要素およびその接続関係はマイクロ投影モジュール１００のものと同じであるので、マイクロ投影モジュール４００のこれ以上の例解は本明細書では省略される。

図５を参照すると、本考案の第４実施形態に係るマイクロ投影モジュール５００は、本考案の第１実施形態に係るマイクロ投影モジュール１００と同様であり、当該図に共通する実質的に同一の要素を指定する際に同一の参照番号が用いられている。それらの違いは、マイクロ投影モジュール５００が、ＣＯＢ技術により基板１１０の上面１１２上に結合される制御チップ５２０を有するという点にある。より具体的には、非パッケージ化制御チップ５２０は接着剤により基板１１０の上面１１２に取り付けられ、複数の結合線５２２は制御チップ５２０を基板１１０の電気的に接続するために用いられる。封止材５２４は、基板１１０の上面１１２上に形成され、制御チップ５２０および結合線５２２を被包する。その後、ＬＣＯＳチップ１３０は封止材５２４に取り付けられる。なお、マイクロ投影モジュール５００の他の要素およびその接続関係はマイクロ投影モジュール１００のものと同じであるので、マイクロ投影モジュール５００のこれ以上の例解は本明細書では省略される。

本考案のマイクロ投影モジュールによれば、ＬＣＯＳチップは、制御チップパッケージ上に、または、非パッケージ化（裸）制御チップ上に直接配置され、それにより、基板上の利用可能な空間を増加させる。

例解する目的で本考案の好適な実施形態が開示されているが、当業者は、添付の特許請求の範囲で開示されている通りの本考案の範囲および趣旨から逸脱することなく、様々な修正、付加、および置換が可能であることを認識するだろう。

Claims

対向する上面および下面を有する基板と、
前記基板の上面上に配置され、かつ前記基板に電気的に接続された制御チップと、
前記制御チップ上に配置され、かつ前記基板と電気的に接続されたＬＣＯＳチップと、
前記ＬＣＯＳチップ上に配置されたガラスと、
前記ガラスと前記ＬＣＯＳチップとの間に配置された液晶層と、
を備えるマイクロ投影モジュール。
前記制御チップが、前記基板上に結合されたフリップチップであり、前記投影モジュールが、前記制御チップを前記基板に電気的に接続する複数の隆起部をさらに備える、請求項１に記載のマイクロ投影モジュール。
前記ＬＣＯＳチップを前記基板に電気的に接続する複数の結合線と、
前記結合線を被包する封止材と、
をさらに備える、請求項１に記載のマイクロ投影モジュール。
前記基板の上面上に形成された導電性ブロックと、
前記導電性ブロックを前記ガラスに電気的に接続するために、前記導電性ブロック上に形成された導電性接着剤と、
をさらに備える、請求項１に記載のマイクロ投影モジュール。
対向する上面および下面を有する基板と、
前記基板の上面上に結合された制御チップと、
前記制御チップを前記基板に電気的に接続する複数の第１結合線と、
前記制御チップおよび前記第１結合線を被包する第１封止材と、
前記第１封止材上に配置され、かつ前記基板に電気的に接続されたＬＣＯＳチップと、
前記ＬＣＯＳチップ上に配置されたガラスと、
前記ガラスと前記ＬＣＯＳチップとの間に配置された液晶層と、
を備えるマイクロ投影モジュール。
前記ＬＣＯＳチップを前記基板に電気的に接続する複数の第２結合線と、
前記第２結合線を被包する第２封止材と、
をさらに備える、請求項５に記載のマイクロ投影モジュール。
前記基板の上面上に形成された導電性ブロックと、
前記導電性ブロックを前記ガラスに電気的に接続するために、前記導電性ブロック上に形成された導電性接着剤と、
をさらに備える、請求項５に記載のマイクロ投影モジュール。
対向する上面および下面を有する第１基板と、
前記第１基板の上面上に配置され、かつ前記第１基板に電気的に接続された制御チップパッケージと、
前記制御チップパッケージ上に配置され、かつ前記第１基板に電気的に接続されたＬＣＯＳチップと、
前記ＬＣＯＳチップ上に配置されたガラスと、
前記ガラスと前記ＬＣＯＳチップとの間に配置された液晶層と、
を備えるマイクロ投影モジュール。
前記ＬＣＯＳチップを前記第１基板に電気的に接続する複数の第１結合線と、
前記第１結合線を被包する第１封止材と、
をさらに備える、請求項８に記載のマイクロ投影モジュール。
前記制御チップパッケージが、
対向する上面および下面を有する第２基板と、
前記第２基板の上面上に配置された制御チップと、
前記制御チップを前記第２基板に電気的に接続する複数の第２結合線と、
前記制御チップおよび前記第２結合線を被包する第２封止材と、
を備える、請求項８に記載のマイクロ投影モジュール。
前記第１基板の上面上に形成された導電性ブロックと、
前記導電性ブロックを前記ガラスに電気的に接続するために、前記導電性ブロック上に形成された導電性接着剤と、
をさらに備える、請求項８に記載のマイクロ投影モジュール。
前記第２基板の下面上に形成され、かつ前記第１基板に電気的に接続された複数の隆起部をさらに備える、請求項１０に記載のマイクロ投影モジュール。
前記制御チップパッケージがランドグリッドアレイパッケージである、請求項１０に記載のマイクロ投影モジュール。
前記制御チップパッケージがクワッドフラット無鉛パッケージである、請求項１０に記載のマイクロ投影モジュール。