CN106532298A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106532298A
CN106532298A CN201610239678.4A CN201610239678A CN106532298A CN 106532298 A CN106532298 A CN 106532298A CN 201610239678 A CN201610239678 A CN 201610239678A CN 106532298 A CN106532298 A CN 106532298A
Authority
CN
China
Prior art keywords
face
frame
semiconductor device
framework
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610239678.4A
Other languages
English (en)
Other versions
CN106532298B (zh
Inventor
佐藤宏贵
向田秀子
筑山慧至
尾山胜彦
藤卷明子
小坂善幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106532298A publication Critical patent/CN106532298A/zh
Application granted granted Critical
Publication of CN106532298B publication Critical patent/CN106532298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/40—Securing contact members in or to a base or case; Insulating of contact members
    • H01R13/405—Securing in non-demountable manner, e.g. moulding, riveting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明的实施方式提供一种能够抑制插塞与电路衬底之间的连接不良的产生的半导体装置。实施方式的半导体装置包括：电路衬底，具备具有包含第一连接焊垫的多个连接焊垫的配线衬底、及搭载在配线衬底的半导体芯片；插塞，具备第一框体及连接端子，该第一框体具有包含含有第一面及位于第一面的相反侧的第二面的外周面的框体部、被外周面包围的中空部、从框体部向与第一面或第二面不同的方向延伸的突起，该连接端子从中空部的内部延伸至外部且与第一连接焊垫电性连接；及第二框体，一面覆盖电路衬底一面接触于第一面及第二面，且具有与突起嵌合的插入孔。

Description

半导体装置
[相关申请案]
本申请案享有以日本专利申请案2015-180896号(申请日：2015年9月14日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为连接电脑等信息设备与周边设备时的连接标准之一而众所周知的是USB(Universal Serial Bus：USB(通用串行总线))。在利用USB的连接中，通过包含雄型连接器(也称为插塞)及雌型连接器(也称为插口)的USB连接器而连接信息设备与周边设备，由此不仅能够进行数据的传输，而且例如也能够从信息设备获得周边设备的动作所必需的电源、或经由USB集线器而连接多个设备。
作为能够利用USB传输数据的半导体装置之一而可列举插塞一体型的半导体装置。在插塞一体型的半导体装置中，例如将从插塞延伸的连接端子与电路衬底的连接焊垫经由焊料电性连接。然而，当对连接端子与连接焊垫之间的连接部施加力时，存在因连接端子的变形而产生插塞与电路衬底之间的连接不良的情况。
发明内容
本发明的实施方式提供一种能够抑制插塞与电路衬底之间的连接不良的产生的半导体装置。
实施方式的半导体装置为通过与插口连接而能够利用USB传输数据的半导体装置。半导体装置包括：电路衬底，具备具有包含第一连接焊垫的多个连接焊垫的配线衬底、搭载在配线衬底的半导体芯片；插塞，具备第一框体及连接端子，该第一框体具备具有包含第一面及位于第一面的相反侧的第二面的外周面的框体部、被外周面包围的中空部、及从框体部向与第一面或第二面不同的方向延伸的突起，该连接端子从中空部的内部延伸至外部且电性连接于第一连接焊垫；及第二框体，一面覆盖电路衬底一面接触于第一面及第二面，且具有与突起嵌合的插入孔。
附图说明
图1是表示半导体装置的构造例的侧视示意图。
图2是表示半导体装置的构造例的俯视示意图。
图3是表示插塞的构造例的示意图。
图4是表示半导体装置的其他构造例的侧视示意图。
图5是表示半导体装置的其他构造例的俯视示意图。
图6是用以说明半导体装置的制造方法例的图。
图7是用以说明半导体装置的制造方法例的图。
具体实施方式
以下，参照图式对实施方式进行说明。另外，图式为示意性的图式，例如存在厚度与平面尺寸的关系、各层的厚度的比率等与现实不同的情况。此外，在实施方式中，对实质上同一构成要素附上同一符号并省略说明。
图1为半导体装置的侧视示意图。图2是半导体装置的俯视示意图。图1及图2所示的半导体装置10包括框体1、电路衬底2、及插塞3。另外，在图1及图2中，为方便起见而未图示一部分构成要素。
框体1以覆盖电路衬底2的方式设置。框体1具有绝缘性，例如由聚氯乙烯等合成树脂等形成。框体1包括：框体部11，具有插入孔11a与槽11b；及框体部12，以在与框体部11之间具有在内壁具有插入孔11a及槽11b的开口部1a的方式结合于框体部11。换言之，开口部1a的内壁具有：第一内壁部，具有插入孔11a；及第二内壁部，具有在开口部1a的深度方向上设置在较第一内壁部的位置更深的位置的槽11b。插入孔11a的平面形状为矩形状，但并不限定于此，也可为圆形。插入孔11a也可为贯通孔。此外，插入孔11a也可作为与槽11b连续的一个开口部而设置。
电路衬底2以不重叠于插入孔11a的全部的方式设置在开口部1a的第二内壁部。对于电路衬底2，图1及图2所示的电路衬底2为SiP(System in a Package：SiP(系统级封装))，但并不限定于此。电路衬底2也可接触固定于开口部1a的内壁。
电路衬底2包括：配线衬底21，具有面21a及位于面21a的相反侧的面21b；存储器芯片22，搭载在面21a上；控制器芯片23，搭载在面21a上，经由配线衬底21而与存储器芯片22电性连接；及密封树脂层24，密封存储器芯片22及控制器芯片23。电路衬底2是通过例如在利用密封树脂层24密封配线衬底21上的存储器芯片22及控制器芯片23之后进行封装切割而形成。由此，面21a的全体也可被密封树脂层24覆盖。
配线衬底21具有设置在面21a上的多个连接焊垫、及设置在面21b上即位于存储器芯片22及控制器芯片23的搭载面的相反侧的面、且包含连接焊垫211的多个连接焊垫。存储器芯片22与控制器芯片23经由设置在面21a及面21b上的多个连接焊垫而电性连接。面21a上的连接焊垫例如能够经由贯通配线衬底21的通孔而与面21b上的连接焊垫电性连接。作为配线衬底21，能够使用例如具有具备设置在表面的连接焊垫的配线层的玻璃环氧树脂等树脂衬底等。
存储器芯片22具有例如积层有多个的半导体芯片。多个半导体芯片经由粘接层而以一部分重叠的方式相互粘接。多个半导体芯片通过利用打线接合来连接设置在各个半导体芯片的电极而电性连接。作为半导体芯片，能够使用例如NAND闪速存储器等具有存储元件的存储器芯片等。此时，半导体芯片除具备存储单元以外，还可具备解码器等。
控制器芯片23控制存储器芯片22中所存储的数据的写入及读出动作的执行。在控制器芯片23使用半导体芯片，例如通过利用打线接合来连接设置在半导体芯片的电极焊垫与设置在配线衬底21的连接焊垫而与配线衬底21电性连接。
作为存储器芯片22及控制器芯片23与配线衬底21的连接方法，并不限定于打线接合，也可使用倒装芯片接合或卷带自动接合等无导线接合。此外，也可使用使存储器芯片22与控制器芯片23积层在配线衬底21的面21a的TSV(Through Silicon Via：TSV(硅通孔))方式等三维安装构造。
电路衬底2也可具有其他半导体芯片或被动零件来代替存储器芯片22及控制器芯片23。此外，存储器芯片22与控制器芯片23的位置也可颠倒。
密封树脂层24以覆盖存储器芯片22及控制器芯片23的方式设置在配线衬底21的面21a上。密封树脂层24含有SiO2等无机填充材料。此外，无机填充材料除含有SiO2以外，也可含有例如氢氧化铝、碳酸铝、氧化铝、氮化硼、氧化钛、或钛酸钡等。无机填充材料例如为粒状，具有调整密封树脂层24的粘度或硬度等的功能。密封树脂层24中的无机填充材料的含量例如为60％以上且90％以下。作为密封树脂层24，能够使用例如无机填充材料与绝缘性的有机树脂材料的混合物。作为有机树脂材料而列举例如环氧树脂。
作为密封树脂层24的形成方法，列举例如使用无机填充材料与有机树脂等的混合物的转注成形法、压缩模塑法、注射模塑法、片状模塑法、或树脂点胶法等。
图3是表示插塞的构造例的示意图。图3所示的插塞3具备框体31、及端子部32。作为插塞3，列举例如构成USB2.0或USB3.0的连接器的插塞。在USB标准之一即USB3.0中，能够一面保持与USB2.0的相容性，一面进行具有USB2.0的10倍以上的传输速度的高速传输。另外，插塞3也可构成除USB2.0及USB3.0以外的USB标准的连接器。
框体31具有：外周面，包含面31a(下表面)、位于面31a的相反侧的面31b(上表面)、沿与面31a或面31b垂直的方向设置的面31c(左侧面)、及位于面31c的相反侧的面31d(右侧面)；中空部311，被外周面包围，且在插塞3的长度方向延伸；及固定用突起31e，从框体31向与面31a或面31b不同的方向延伸。另外，框体31的外周面也可具有5面以上的面。
图3中，固定用突起31e在插塞3的基端(面31b的基端)分别设置在面31c侧及面31d侧。固定用突起31e沿与面31b面31b垂直的方向(向下方向)延伸。另外，固定用突起31e也可例如以从面31a向下方向突出的方式设置。
固定用突起31e如图1及图2所示般与插入孔11a嵌合。此时，框体部11接触于面31a，且框体部12接触于面31b。由此，插塞3被从上下方向夹持。在图1的框体部11，框体部11与面31a的接触部的厚度及框体部11与面31b的接触部的厚度，薄于固定用突起31e与插入孔11a的嵌合部的厚度。由此，能够使半导体装置10变薄。另外，固定用突起31e埋入于框体部11。
端子部32具有例如聚氯乙烯等合成树脂等的绝缘部321、及设置在绝缘部321上的多个连接端子322。作为连接端子322，能够使用例如铜等。此外，作为连接端子322，也可使用例如铜合金(例如铍铜、磷青铜、钴铜)或镍合金(例如铍镍)等材料。
多个连接端子322的各者从插塞3的前端沿基端设置，且从中空部311的内部延伸至外部。连接端子322的一端在插塞3的前端侧的中空部311内露出。多个连接端子322具有作为能够连接于插口的外部连接端子的功能。
在插塞3的基端，连接端子的322的另一端如图1及图2所示般，经由焊料5而与连接焊垫211电性连接。连接端子322从中空部311的内部延伸至外部，且与第一连接焊垫电性连接。另外，连接端子322也可具有：外部连接端子，设置在中空部311的内部；及内部连接端子，与该外部连接端子电性连接，延伸至中空部311的外部，且经由焊料5而与连接焊垫211电性连接。
在将半导体装置10连接于插口的情况下，在插塞3的前端侧的中空部311内露出的连接端子322接触于插口的连接端子。由此，能够在半导体装置10与包括插口的信息设备之间利用USB进行数据传输。
作为连接端子322，设置有电源端子(VBUS)、用于差动信号即通常传输用的数据信号的信号端子(D+、D-)、及接地端子(GND)等利用USB2.0或USB3.0传输数据所必需的连接端子、或用于差动信号即高速传输用的发送数据信号的信号端子(SSTX+、SSTX-)、用于差动信号即高速传输用的接收数据信号的信号端子(SSRX+、SSRX-)等利用USB3.0的高速传输所必需的连接端子等。图3中，作为一例而图示有电源端子(VBUS)、用于通常传输用的数据信号的信号端子(D+、D-)、及接地端子(GND)的4个连接端子322。
在将连接端子322的一部分电性连接于配线衬底21的连接焊垫211的情况下或将插塞3自身电性连接于配线衬底21的情况下，例如通过SMT(Surface Mount Technology：SMT(表面安装技术))等焊料接合而进行接合。然而，SMT等焊料接合因成本较高而当焊料接合部位增加时制造成本会相应地变高。如此，在能够利用USB传输数据的半导体装置中，需要尽量减少焊料接合部位而能够低价地制造的构造。
在所述半导体装置中，代替在电路衬底而在框体设置插入孔，且使插塞的固定用突起嵌合于插入孔，由此固定插塞。假设在固定电路衬底与插塞的情况下，为了提高固定强度而必须利用采用SMT的焊料接合来将电路衬底与插塞机械性地连接。此外，于在密封树脂层形成插入孔的情况下，存在密封状态恶化等问题。由此，通过使插塞的固定用突起嵌合于框体的插入孔来固定插塞，而能够一面抑制利用SMT的焊料接合部位的增加，一面固定插塞。由此，例如能够降低制造成本。此外，由于无需在电路衬底设置插入孔，因此能够保持密封状态，此外能够使电路衬底变小。
此外，在使插塞嵌合固定于框体的情况下，当嵌合部仅为单方向时，例如会对插塞施加外力，从而对插塞的连接端子与电路衬底的连接焊垫之间的连接部施加力。由此，存在因连接端子的变形而产生插塞与电路衬底之间的连接不良的情况。
在所述半导体装置中，使插塞嵌合于框体并且框体接触于插塞的框体部的第一面及位于第一面的相反侧的第二面。能够通过框体而从多个方向支撑插塞，因此能够抑制插塞的连接端子与电路衬底的连接焊垫之间的连接不良的产生。
半导体装置10的构造并不限定于所述构造。图4是表示半导体装置的其他构造例的侧视示意图。图5是表示半导体装置的其他构造例的俯视示意图。
图4及图5所示的半导体装置与图1及图2所示的半导体装置相比，框体1接触于面31c及面31d的构成不同。即，框体1以接触于面31a及面31d且包围外周面的包含基端的一部分(框体31的包含基端的一部分)的方式设置。
在所述半导体装置中，使插塞嵌合于框体，并且框体接触于插塞的框体部的第一面、第一面的相反侧的第二面、及与第一面或第二面垂直地设置的第三面。能够通过框体从多个方向支撑插塞，因此能够抑制插塞的连接端子与电路衬底的连接焊垫之间的连接不良的产生。
其次，参照图6及图7对所述半导体装置的制造方法例进行说明。图6及图7是用以说明半导体装置的制造方法例的图。
在所述半导体装置的制造方法例中，如图6所示般，准备具有插入孔11a、槽11b、及用以支撑插塞3的区域11c的框体部11。框体部11例如是通过将树脂灌入至模具中并使之固化而成形为所需形状。区域11c设置在较插入孔11a更靠框体部11的前端侧。槽11b设置在较插入孔11a更靠框体部11的基端侧。
其次，将电路衬底2载置在槽11b上。此外，准备插塞3，一面使面31a接触于区域11c，一面使固定用突起31e与插入孔11a嵌合而将插塞3的一部分载置在框体部11上。进而，将连接端子322的基端通过例如SMT等焊料接合而经由焊料5电性连接于连接焊垫211。
也可通过嵌入成形而固定框体部11与插塞3。嵌入成形是指将树脂注入至插入于模具内的金属零件的周围而使金属与树脂一体化的成形方法。此时，固定用突起31e以埋入于框体部11的方式固定。
继而，如图7所示般，准备具有用以支撑插塞3的区域12a的框体部12。框体部12例如是通过将树脂灌入至模具中并使之固化而形成为所需的形状。区域12a设置在框体部12的前端侧。另外，也可与框体部11相同在框体部12设置槽，一面使框体部11的槽11b与框体部12的槽对向一面使框体部11与框体部12结合。
其次，以在框体部11与框体部12之间形成有在侧壁具有插入孔11a的开口部的方式使框体部12结合于框体部11。此时，也可使用例如卡扣等使框体部11与框体部12结合。在使用卡扣的结合方法中，在框体部11及框体部12的一者设置凸部，且在另一者设置凹部，通过利用材料的弹性将凸部嵌入并卡止于凹部中而使框体部11与框体部12结合。此外，也可使用粘接剂等使框体部11与框体部12相互贴合。通过所述步骤而能够制造半导体装置10。
另外，各实施方式是作为例而提示者，并未意图限定发明的范围。这些新颖的实施方式能够以其他各种形态实施，且能够在不脱离发明主旨的范围进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书中所记载的发明及其均等的范围。
[符号的说明]
1 框体
1a 开口部
2 电路衬底
3 插塞
10 半导体装置
11 框体部
11a 插入孔
11b 槽
12 框体部
21 配线衬底
21a 面
21b 面
22 存储器芯片
23 控制器芯片
24 密封树脂层
31 框体
31a～31d 面
31e 固定用突起
32 端子部
211 连接焊垫
311 中空部
321 绝缘部
322 连接端子

Claims (5)

1.一种半导体装置，其特征在于：能够通过与插口连接而进行数据传输，且包括：
电路衬底，具备具有包含第一连接焊垫的多个连接焊垫的配线衬底、及搭载在所述配线衬底的半导体芯片；
插塞，具备第一框体及连接端子，该第一框体具有包含含有第一面及位于所述第一面的相反侧的第二面的外周面的框体部、被所述外周面包围的中空部、及从所述框体部向与所述第一面或所述第二面不同的方向延伸的突起，该连接端子从所述中空部的内部延伸至外部，且与所述第一连接焊垫电性连接；及
第二框体，一面覆盖所述电路衬底一面接触于所述第一面及所述第二面，且具有与所述突起嵌合的插入孔。
2.根据权利要求1所述的半导体装置，其特征在于：
所述电路衬底进而具备密封所述半导体芯片的密封树脂层，且
所述第一连接焊垫设置在所述配线衬底的位于所述半导体芯片的搭载面的相反侧的面。
3.根据权利要求2所述的半导体装置，其特征在于：
所述连接端子经由焊料而与所述第一连接焊垫电性连接。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述第二框体具有：
第一框体部，接触于所述第一面，且具有所述插入孔；及
第二框体部，接触于所述第二面，且以在与所述第一框体部之间具有在内壁具有所述插入孔的开口部的方式结合于所述第一框体部；且
所述电路衬底设置在所述开口部。
5.根据权利要求1至3中任一项所述的半导体装置，其特征在于：
所述外周面进而包含沿与所述第一面或所述第二面垂直设置的第三面，且
所述第二框体以接触于所述第一面至所述第三面而包围所述外周面的一部分的方式设置。
CN201610239678.4A 2015-09-14 2016-04-18 半导体装置 Active CN106532298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015180896A JP6495791B2 (ja) 2015-09-14 2015-09-14 半導体装置
JP2015-180896 2015-09-14

Publications (2)

Publication Number Publication Date
CN106532298A true CN106532298A (zh) 2017-03-22
CN106532298B CN106532298B (zh) 2019-06-07

Family

ID=58358062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610239678.4A Active CN106532298B (zh) 2015-09-14 2016-04-18 半导体装置

Country Status (3)

Country Link
JP (1) JP6495791B2 (zh)
CN (1) CN106532298B (zh)
TW (1) TWI591902B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933011A (zh) * 2005-09-16 2007-03-21 株式会社东芝 半导体存储装置及使用它的usb存储器装置
US7581967B2 (en) * 2006-08-16 2009-09-01 Sandisk Corporation Connector with ESD protection
US20100124847A1 (en) * 2008-11-18 2010-05-20 Kingston Technology Corporation Usb connector and method of manufacture
CN201608336U (zh) * 2010-01-29 2010-10-13 蔡添庆 一种u盘使用的usb连接器
CN202206683U (zh) * 2011-09-22 2012-04-25 深圳市正耀科技有限公司 改进的u盘组装结构
CN202797347U (zh) * 2011-11-29 2013-03-13 蔡周贤 具有套接壳的电连接公头
CN203193014U (zh) * 2013-04-25 2013-09-11 常熟精微康电子元件有限公司 移动存储装置及其连接器
CN203950966U (zh) * 2014-05-04 2014-11-19 东莞市卡盟连接器有限公司 一种连接器端口

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7540786B1 (en) * 2008-04-17 2009-06-02 Hon Hai Precision Ind. Co., Ltd. Flash memory device with improved contact arrangement
CN201708305U (zh) * 2010-04-30 2011-01-12 富士康(昆山)电脑接插件有限公司 移动存储装置及其电连接器
TWM459553U (zh) * 2013-03-20 2013-08-11 Zk Tek Technologies Co Ltd Ｕｓｂ連接器改良結構

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933011A (zh) * 2005-09-16 2007-03-21 株式会社东芝 半导体存储装置及使用它的usb存储器装置
US7581967B2 (en) * 2006-08-16 2009-09-01 Sandisk Corporation Connector with ESD protection
US20100124847A1 (en) * 2008-11-18 2010-05-20 Kingston Technology Corporation Usb connector and method of manufacture
CN201608336U (zh) * 2010-01-29 2010-10-13 蔡添庆 一种u盘使用的usb连接器
CN202206683U (zh) * 2011-09-22 2012-04-25 深圳市正耀科技有限公司 改进的u盘组装结构
CN202797347U (zh) * 2011-11-29 2013-03-13 蔡周贤 具有套接壳的电连接公头
CN203193014U (zh) * 2013-04-25 2013-09-11 常熟精微康电子元件有限公司 移动存储装置及其连接器
CN203950966U (zh) * 2014-05-04 2014-11-19 东莞市卡盟连接器有限公司 一种连接器端口

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体

Also Published As

Publication number Publication date
TW201711292A (zh) 2017-03-16
CN106532298B (zh) 2019-06-07
JP6495791B2 (ja) 2019-04-03
JP2017058755A (ja) 2017-03-23
TWI591902B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
US8946566B2 (en) Heterogeneous encapsulation
CN104919586A (zh) 模块及其制造方法
CN106611212A (zh) 双接口ic卡
US7633763B1 (en) Double mold memory card and its manufacturing method
CN107204293B (zh) 半导体装置的制造方法及半导体装置
CN106532298B (zh) 半导体装置
CN105990725B (zh) 半导体装置及插头用端子零件的制造方法
JP2004095818A (ja) リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法
CN107221817B (zh) Usb装置及其制造方法
CN105990257B (zh) 半导体装置
CN206480825U (zh) 电连接器
EP2426624A1 (en) A USB device structure
TWI651897B (zh) Usb裝置及其製造方法
KR101118236B1 (ko) 초고속 유에스비 프로토콜에 적합한 씨오비 타입 휴대용 메모리 장치
TWI569515B (zh) Method for manufacturing terminal parts for semiconductor devices and plugs
WO2008061450A1 (en) Card with interface contact and its manufacturing method
CN114206002B (zh) Usb存储器及其制造方法
CN105119073A (zh) 耐环境高速集成连接器
CN205303467U (zh) 接触式图像传感器封装结构
CN102403305A (zh) 一种usb装置结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170810

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220211

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right